CN109391604B - 一种管理数据输入输出协议的桥接装置及管理*** - Google Patents

Abstract

本发明实施例公开了一种管理数据输入输出协议的桥接装置和管理***，所述桥接装置包括：第一连接器、分发器和至少一个第二连接器；所述第一连接器，与所述分发器连接，用于接收管理数据输入输出协议信息，将接收到的信息转化为并行传输的通信协议信息；所述分发器，与所述至少一个第二连接器连接，用于将所述通信协议信息分发至所述至少一个第二连接器；所述至少一个第二连接器，用于将所述内部协议转换为所述管理数据输入输出协议信息并输出，根据输出的信息管理与所述至少一个第二连接器连接的目标装置。

Description

一种管理数据输入输出协议的桥接装置及管理***

技术领域

本发明涉及桥接技术，尤其涉及一种管理数据输入输出协议的桥接装置。

背景技术

在网络应用越来越广泛的背景下，基于电气和电子工程师协会(IEEE，Instituteof Electrical and Electronics Engineers)制定的以太网协议(如IEEE802.3协议、IEEE802.3ba协议和IEEE802.3u)的设备越来越多，单颗芯片内部的物理层(PHY，PhysicalLayer)芯片或者单个单板上的PHY芯片也越来越多，兼容以太网协议、且支持管理数据输入输出(MDIO，Management Data Input/Output)接口协议的PHY芯片也越来越多，因此，通过MDIO接口实现对多个PHY芯片的统一管理显得尤为重要。

MDIO接口实现对多个PHY芯片进行管理，需要将管理装置发出的MDIO分发到多个PHY芯片，PHY芯片接收到上述信息后，通过内部的MDIO接口实现对PHY芯片的管理，如图1所示，当需要管理PHY芯片越多，管理PHY芯片的工作速率将受到限制，对于宽带高速化的以太网中，如何保证工作速率的同时管理更多的PHY芯片，相关技术尚无有效解决方案。

发明内容

有鉴于此，本发明实施例期望提供一种管理数据输入输出协议的桥接装置及管理***，保证工作速率的同时管理更多的PHY芯片。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了管理数据输入输出协议的桥接装置，包括：第一连接器、分发器和至少一个第二连接器；其中，

所述第一连接器，与所述分发器连接，用于接收管理数据输入输出协议信息，将接收到的信息转化为并行传输的通信协议信息；

所述分发器，与所述至少一个第二连接器连接，用于将所述通信协议信息分发至所述至少一个第二连接器；

所述至少一个第二连接器，用于将所述内部协议转换为所述管理数据输入输出协议信息并输出，根据输出的信息管理与所述至少一个第二连接器连接的目标装置。

上述方案中，所述分发器包括至少一个寄存器，用于缓存管理所述目标装置的数据信息。

上述方案中，所述通信协议信息包括所述数据信息和访问地址；

所述第一连接器包括第一数据端和地址端；其中，

所述地址端，用于根据所述访问地址访问对应的所述寄存器；

所述数据端，用于将所述数据信息传输至所述寄存器缓存。

上述方案中，所述至少一个第二连接器均包括管理端；其中，

所述管理端与所述目标装置连接，用于向所述目标装置传输所述管理数据输入输出协议信息，根据输出的信息管理所述目标装置。

上述方案中，所述分发器包括地址转换端和读写端；其中，

所述地址转换端，用于将所述第一连接器传输的地址转换成所述目标装置的访问地址；

所述读写端，用于读取所述寄存器中针对所述目标装置中的数据，并将所述数据传输至所述第二连接器。

上述方案中，所述分发器包括数据选择器，用于根据接收到的选择指令从所述至少一个寄存器中选择目标寄存器。

上述方案中，所述第一连接器、所述分发器和所述至少一个第二连接器均包括时钟控制端和复位端；其中，

所述时钟控制端，用于接收时钟控制信息，所述时钟控制信息用于控制工作状态；

所述复位端，用于接收复位信息，所述复位信息时用于控制复位。

上述方案中，所述分发器包括速率控制端和状态查询端；其中，

所述速率控制端，用于控制与所述至少一个第二连接器连接的目标装置的工作速率；

所述状态查询端，用于查询与所述至少一个第二连接器连接的目标装置的状态信息。

上述方案中，所述第一连接器包括协议转换模块，用于将所述管理数据输入输出协议信息转换为所述通信协议信息。

上述方案中，所述第一连接器和所述至少一个第二连接器包括：使能端，用于传输使能信号，根据所述使能信号控制信息的输入和输出。

本发明实施例还提供了一种管理***，包括：桥接装置、管理装置和至少一个目标装置；其中，

所述管理装置，与所述桥接装置连接，用于产生并输出管理数据输入输出协议信息，根据输出的信息管理所述至少一个目标装置；

所述桥接装置，与所述至少一个目标装置连接，用于接收所述管理数据输入输出协议信息，将接收到的信息转换为并行的通信协议信息；将所述通信协议信息进行多路分发，将分发后的信息转换为多路的所述管理数据输入输出协议信息；

所述至少一个目标装置，用于接收所述桥接装置传输的所述管理数据输入输出协议信息，根据接收到的信息进行相应的管理操作。

上述方案中，所述目标装置为物理层芯片或下一级的所述桥接装置。

通过实施本发明实施例的方案，能将接收到的MDIO协议信息转换为并行的内部通信协议信息，然后将该内部通信协议信息分发至不同的第二连接器，通过第二连接器将该内部通信协议信息转换为多路MDIO协议信息进行输出，从而实现对多个支持MDIO协议的设备进行统一管理；此外，第二连接器之间的工作速率相互独立，与传统方式相比，避免了目标装置完全受限于最低的MDIO速率，从而提升了统一管理的工作速率。

附图说明

图1为本发明实施提供的一种MDIO的多个设备连接示意图；

图2为本发明实施例提供的OSI参考模型中的MAC子层、PHY层及两层之间的MII的示意图；

图3为本发明实施提供的一种MDIO协议的桥接装置的结构示意图；

图4为本发明实施提供的另一种MDIO协议的桥接装置的结构示意图；

图5为本发明实施提供的一种第一连接器的组成结构示意图；

图6为本发明实施提供的一种分发器的组成结构示意图

图7为本发明实施提供的一种第二连接器的组成结构示意图；

图8为本发明实施提供的一种管理***的组成结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

对本发明进行进一步详细说明之前，对本发明实施例中涉及的名词和术语进行说明，本发明实施例中涉及的名词和术语适用于如下的解释。

1)MDIO，MDIO是一种简单的双线串行接口，将管理器件(如MAC器件、微处理器)与具备管理功能的PHY芯片相连接，从而实现对PHY芯片的管理。

2)PHY，是指物理层，具有PHY功能的芯片可以与外部器件进行通信，其中，PHY芯片具备符合IEEE802.3u标准22款所规定的标准管理接口，即媒体独立接口(MII，MediaIndepended Interface)，也可称为MII管理接口，该接口包含元数据分发器(MDC，MetaData Controller)和MDIO两个接口。其中，MDC接口是管理数据的时钟输入，即输入的为时钟信号，最高速率可达8.3兆赫兹(MHz)；MDIO是管理数据的输入输出双向接口，即输入的为MDIO协议信息。

以太网(Ethernet)是一种计算机局域网组网技术，基于IEEE制定的IEEE 802.3标准，它规定了包括物理层的连线、电信号和媒体访问控制(MAC，Media Access Control)子层协议的内容。对于Ethernet的接口，其实质是MAC子层的器件通过MII总线控制PHY芯片或设备的过程。

结合图2，图2为本发明实施例提供的OSI参考模型中的MAC子层、PHY层及两层之间的MII的示意图。

1)MAC子层

MAC协议位于OSI七层协议中数据链路层的一个子层，主要负责控制与连接物理层的物理介质。在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至逻辑链路控制(LLC，Logical Link Control)子层。以太网MAC由IEEE-802.3以太网标准定义。

2)MII管理接口

MII管理接口即媒体独立接口，“媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。

MII管理接口以4比特(bit)，即半字节方式双向传送数据，当时钟速率25MHz时，其工作速率可达100Mb/s。MII管理接口是个双信号接口，一个是时钟信号，即MDC信号；另一个是数据信号，即MDIO信号，通过MII管理接口，上层能监视和控制PHY芯片；PHY芯片将自身的当前状态(如连接速度、双工能力等)反映到寄存器里面，MAC器件通过通过串行管理接口(SMI，Serial Management Interface)读写PHY芯片的寄存器获取其当前状态；此外，还可以读取寄存器中的相应指令，实现对PHY芯片的控制。对PHY芯片的控制，还可以通过SMI设置PHY的寄存器达到控制的目的，例如流控的打开关闭，自协商模式还是强制模式等。

简化媒体独立接口(RMII，Reduced Media Independant Interface)是标准的以太网接口之一，比MII有更少的输入/输出(I/O，Input/Output)输出。

千兆媒体独立接口(GMII，Gigabit Medium Independent Interface)是千兆网的MII管理接口。

关于RMII管理接口、GMII管理接口和MII口的区别：RMII管理接口是用2根线来传输数据，MII管理接口是用4根线来传输数据，GMII接是用8根线来传输数据。

MII/RMII是一种接口，对于10M线速，MII的时钟是2.5M，RMII则是5M；对于100M线速，MII的时钟是25M，RMII的时钟则是50M。

3)PHY层

PHY包括MII/GMII子层、物理编码子层(PCS，Physical Code Sublayer)、物理介质附加(PMA，Physical Media Attachment)子层、物理介质相关(PMD，Physical MediumDependent)子层、介质相关接口(MDI，Medium Dependent Interface)子层。

对于传输速率为100兆比特每秒(Mbit/s)的基带传输(100BaseTX)信号，采用4B/5B编码，PHY芯片或设备在发送数据时，收到MAC过来的数据，每4bit就增加1bit的检错码，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去。当PHY芯片或设备在收数据时，流程与发送数据的流程相反。此外，PHY还可以实现载波监听多点接入/碰撞检测(CSMA/CD，Carrier Sense Multiple Access withCollision Detection)的部分功能，检测网络上是否有数据在传送，若有，则等待，继续检测；若无，则等待一个随机时间将送数据出去，这里，上述随机时间并不是一个常数，而是在不同的时刻计算出来的随机时间都是不同的，而且有多重算法来应付出现概率很低的两台主机之间的第二次冲突。

对于PHY和MAC之间的数据交互是通过IEEE定义的标准，即MII管理接口连接MAC和PHY实现，MII管理接口传递了网络的所有数据和数据的控制。而MAC对PHY的工作状态的确定和对PHY的控制则是使用串行管理接口(SMI，Serial Management Interface)通过读写PHY的寄存器来完成的。此外，PHY将自身的当前状态反映到寄存器里面，MAC通过SMI总线不断的读取PHY的状态寄存器以得知目前PHY的状态，例如连接速度、双工的能力等。

在网络应用越来越广泛的背景下，基于以太网协议设备越来越多，兼容以太网协议、且支持MDIO接口协议的PHY芯片也越来越多，对于MDIO接口实现对多个PHY芯片的管理，需要将主控设备发出的MDIO和MDC分别分发到多个PHY芯片，PHY芯片接收到上述信息后，通过内部的MDIO接口实现对PHY芯片的管理，如图1所示。当需要管理PHY芯片越多，接口的总体工作速率不能高于连接设备中的最低速率，因此，工作速率将受到限制。为此，本发明实施例提出了一种解决方案，如图3所示，为本发明实施提供的一种MDIO协议的桥接装置300的结构示意图，其中，桥接装置300可以通过第一管理数据(S_MDI)接口接收外部设备发送的MDIO协议信息，将接收到的信息转换为并行的通信协议信息，然后，将通信协议信息进行多路分发，将分发后的信息转换为多路的MDIO协议信息，然后将转换的后的MDIO协议信息通过第二管理数据(Mi_MDI)接口输出，其中，i＝0、1、2、……、n(n为非负整数)。

因此，通过本发明实施例中的桥接装置300，将外部设备发送的一路MDIO协议信息，转换成多路的MDIO协议信息，从而实现对多个PHY芯片的管理或控制；此外，Mi_MDI接口除了可以连接PHY芯片，还可以级联下一级的桥接装置，从而管理或控制的PHY芯片数量更多。

至此，介绍了桥接装置300整体的工作，这里，结合图4，从桥接装置300的内部结构阐述所实现的功能，图4为本发明实施提供的一种MDIO协议的桥接装置300的结构示意图，包括：第一连接器310、分发器320和至少一个第二连接器330；其中，

第一连接器310，与分发器320连接，用于接收管理数据输入输出协议信息，将接收到的信息转化为并行传输的通信协议信息；

分发器320，与至少一个第二连接器330连接，用于将通信协议信息分发至至少一个第二连接器330；

至少一个第二连接器330，用于将内部协议转换为管理数据输入输出协议信息并输出，根据输出的信息管理与至少一个第二连接器330连接的目标装置。

结合图5，对第一连接器310的内部结构及功能进行阐述，图5为本发明实施提供的一种第一连接器310的结构示意图，包括：时钟控制(WCLK)端、复位(Reset)端、PHY标识(ID)端、元数据控制(S_MDC)端、使能(S_OEN)端、管理数据输入(S_MDI)端、管理数据输出(S_MDO)端、端口选择(Port)端、地址(Addr)端、读写控制(OP)端、管理数据输出(DATA_O)端和管理数据输入(DATA_I)端；其中，S_MDI端和S_MDO端组成本发明实施例中所述的数据端。

第一连接器310，用于接收管理数据输入输出协议信息，将接收到的信息转化为并行传输的通信协议信息。

这里，管理数据输入输出协议信息为串行通信信息，通信协议信息为并行通信协议信息，转换的过程主要是，将管理数据输入输出协议信息中的访问地址、访问方向、读写控制指令和数据信息等信息提取出来，因此，得到并行通信的通信协议信息，其中，通信协议信息包括数据信息、访问地址、读写控制指令和访问方向等信息。需要说明的是，访问方向指的是需要访问哪一个目标装置，如目标PHY芯片。

其中，WCLK端，用于接收外部时钟信号，假设该外部时钟信号为时钟信号A，根据WCLK端接收的时钟信号A对S_MDC端和S_MDI端的输入信息(或电平信号)进行采样，从而得到与时钟信号A同频的并行通信协议信息。

Reset端，用于对第一连接器310进行复位。

PHY ID端，用于接收关于PHY芯片或物理层协议的标识。

S_MDC端，用于接收管理接口的时钟信号，该时钟信号是一个非周期信号。

S_MDI端，用于传送MAC层的控制信息和物理层的状态信息，该状态信息采样的是MDIO协议传输，S_MDI端输入的信息与S_MDC端输入的时钟同步，如时钟的上升沿到来时，S_MDI端开始输入信息。

S_OEN端，用于输出使能信号，控制与第一连接器连接的设备或芯片的输入与输出，低电平，用于指示该设备或芯片输入数据；高电平，用于指示该设备或芯片输出数据。

S_MDO端，与S_MDI端类似，用于接收MAC层的控制信息和物理层的状态信息，该状态信息采样的是MDIO协议传输，S_MDO端输出的信息与S_MDC端输入的时钟同步。

Port端，与分发器320中的Port端连接，以便将选择指令传输至数据选择器连接，其中，该选择指令为从至少一个寄存器中选择目标寄存器的选择指令，以便控制相应的目标装置。

Addr端，与分发器320中的Addr端连接，传输上述的访问地址，根据该访问地址查找到分发器320中相应的寄存器。

OP端，与分发器320中的OP端连接，传输上述的读写控制指令，该指令用于控制目标装置的读写操作，其中，读写控制指令可以用二进制进行表示，比特“10”表示为读操作，比特“01”表示为写操作。

DATA_O端，与分发器320的Din端连接，用于传输上述的数据信息，以便将该数据信息缓存至分发器320中相应的寄存器中，然后，根据时钟控制指令分发至相应的第二连接器330。

DATA_I端，与分发器320的Dout端连接，用于接收目标装置通过第二连接器330和分发器320返回的数据信息。

因此，由上述结构部分组成的连接器310，实现将接收到的MDIO协议信息转换中并行传输的通信协议信息，然后，通过相应的端口，将该并行的通信协议信息传输至分发器320，以便完成后续操作。

结合图6，对分发器的内部结构及功能进行阐述，图6为本发明实施提供的一种分发器320的结构示意图，包括：WCLK端、复位(Rst_n)端、至少一个寄存器321、Port端、地址转换(Addr)端、OP端、管理数据输入(Din)端、管理数据输出(Dout)端、数据选择器322，以及速率控制(Pi_div)端、Pi_DEV端、地址(Pi_Addr)端、管理数据输出(Pi_Dout)端、读写控制(Pi_OP)端、管理数据输入(Pi_Din)端、状态查询(Pi_Status)端；其中，Pi_Dout端和Pi_Din端组成本发明实施例中所述的管理端，i为大于等于0的整数。

WCLK端，用于接收外部时钟信号，假设该外部时钟信号为时钟信号B，根据WCLK端接收的时钟信号B对并行的通信协议信息进行采样，从而得到与时钟信号B同频的并行通信协议信息。需要说明的是，上述的时钟信号A和时钟信号B可以是来自同一个时钟源产生的时钟信号。

Rst_n端，用于对分发器320进行复位。

至少一个寄存器321，用于缓存管理目标装置的数据信息。

Port端，与第一连接器310中的Port端连接，以便将选择指令传输至数据选择器322连接，其中，该选择指令为从至少一个寄存器321中选择目标寄存器的选择指令，以便控制相应的目标装置。

数据选择器322，用于根据Port端传输的选择指令选择从Addr端、OP端和Din端选出指定的一个送至输出端，从而将相应的数据传输至寄存器321中进行相应的操作。

Addr端，与第一连接器310中的Addr端连接，传输上述的访问地址，根据该访问地址查找到分发器320中相应的寄存器321。

OP端，与第一连接器310中的OP端连接，传输上述的读写控制指令，该指令用于控制目标装置的读写操作。

Din端，与第一连接器310的DATA_O端连接，用于传输上述的数据信息，以便将该数据信息缓存至分发器320中相应的寄存器321中，然后，根据时钟控制指令分发至相应的第二连接器330。

Dout端，与第一连接器310的DATA_I端连接，用于输出目标装置通过第二连接器330和分发器320返回的数据信息。

Pi_div端，与第i个第二连接器330的div端连接，用于传输第一连接器310的工作速率，以使第i个第二连接器330、与第i个第二连接器330连接的目标装置的工作速率与第一连接器310的工作速率保持一致。

Pi_Addr端，与第i个第二连接器330的Addr端连接，用于将第一连接器310传输的地址转换成目标装置的访问地址，并将转换的访问地址通过第i个第二连接器330传输至目标装置，从而对该目标装置的进行访问。

Pi_Dout端，与第i个第二连接器330的DATA_I端连接，用于读取寄存器321中针对目标装置中的数据，并将读取的数据传输至第二连接器330。

Pi_OP端，与第i个第二连接器330的OP端连接，用于控制目标装置的读写操作。

Pi_Din端，与第i个第二连接器330的DATA_O端连接，用于输入第二连接器330输出的数据信息。

Pi_Status端，与第i个第二连接器330的Status端连接，用于查询第一连接器310的工作状态。

这里，i表示与第二连接器330连接的端口组数，也表示寄存器321的个数，Pi表示分发器中与第二连接器之间连接的第i组端口，不同的Pi连接不同的第二连接器330，且不同Pi之间相互独立，工作速率、工作频率相互独立，因此，与第二连接器330连接的目标装置之间的工作速率和工作频率相互独立，避免了传统方式中接口的总体工作速率不能高于连接设备中的最低速率，从而使得所有目标装置不必完全受限于最低的MDIO速率。

由上述结构构成的分发器320，实现了将第一连接器310发送的并行通信协议信息分发至不同的第二连接器330。

结合图7，对第二连接器330的内部结构及功能进行阐述，图7为本发明实施提供的一种第二连接器330的结构示意图，包括：WCLK端、Reset端、div端、DEV端、Addr端、DATA_I端、OP端、Status端、DATA_O端，以及元数据控制(M_MDC)端、管理数据输入(M_MDI)端、使能(M_OEN)端和管理数据输出(M_MDO)端；这里，DATA_I端和DATA_O端组成所述的第二数据端，以第i个第二连接器330为例，其中，

WCLK端，用于接收外部时钟信号，假设该外部时钟信号为时钟信号C，根据WCLK端接收的时钟信号C对并行的通信协议信息进行采样，进过并/串转换，从而得到与时钟信号C同频的MDIO协议信息。需要说明的是，上述的时钟信号A、时钟信号B和时钟信号C可以是来自同一个时钟源产生的时钟信号。

Reset端，用于对第二连接器330进行复位。

div端，与分发器320中的Pi_div端连接，用于传输第一连接器310的工作速率，以使第i个第二连接器330、与第i个第二连接器330连接的目标装置的工作速率与第一连接器310的工作速率保持一致。

Addr端，与分发器320中的Pi_Addr端连接，用于分发器320将转换的访问地址通过第i个第二连接器330传输至目标装置，从而对该目标装置的进行访问。

DATA_I端，与分发器320中的Pi_Dout端连接，用于输入在寄存器321中读取针对目标装置中的数据。

OP端，与分发器320中的Pi_OP端连接，用于控制目标装置的读写操作。

Status端，与分发器320中的Pi_Status端连接，用于查询端口Pi的工作状态。

需要说明的是，上述div端、DEV端、Addr端、DATA_I端、OP端、Status端输入或输出的信号(或信息)为并行的通信协议信号(或信息)。

DATA_O端，与分发器320中的Pi_Din端连接，用于输出第二连接器330输出的数据信息。

M_MDC端，用于输出管理接口的时钟信号，该时钟信号为非周期信号。

M_MDI端，用于传送MAC层的控制信息和物理层的状态信息，该状态信息采样的是MDIO协议传输，M_MDI端输出的信息与M_MDC端输入的时钟同步，如时钟的上升沿到来时，M_MDI端开始输入信息。

M_OEN端，用于输入使能信号，控制与第一连接器310连接的设备或芯片的输入与输出，低电平，用于指示该设备或芯片输入数据；高电平，用于指示该设备或芯片输出数据。

M_MDO端，与M_MDI端类似，用于接收MAC层的控制信息和物理层的状态信息，该状态信息采样的是MDIO协议传输，M_MDO端输出的信息与M_MDC端输入的时钟同步。

由上述结构构成的第二连接器330，将并行的通信协议转换为串行的MDIO协议。

因此，通过本发明实施例的方案，将输入的MDIO协议信息经过内部转换，转换为多个支路的MDIO协议信息，从而实现对多个目标装置的统一管理；此外，不同支路的MDIO协议信息之间相互独立，使得不同目标装置之间的工作速率、工作状态和工作频率相互独立，彼此不受影响。

此外通过本发明实施例的方案，由于不同第二连接器之间相互独立，可以按照工作速率将第二连接器分组，速率相近的设备分为一组，速率差异较大的目标装置，如PHY芯片分成不同的组；然后，将这些组按照传统的方式连接到本桥接装置的不同第二连接器，因此，可以实现对不同速率的PHY芯片进行统一管理。

本发明实施例还提供了一种管理***，如图8所示，为本发明实施提供的一种一种管理***的结构示意图，包括：桥接装置300、管理装置400和至少一个目标装置500；其中，

管理装置400，与桥接装置300连接，用于产生并输出管理数据输入输出协议信息，以根据输出的信息管理所述至少一个目标装置500；

这里，管理装置400可以是MAC器件。

桥接装置300，与至少一个目标装置500连接，用于接收管理数据输入输出协议信息，将接收到的信息转换为并行的通信协议信息；将通信协议信息进行多路分发，将分发后的信息转换为多路的管理数据输入输出协议信息；

至少一个目标装置500，用于接收桥接装置500传输的管理数据输入输出协议信息，根据接收到的信息进行相应的管理操作。

在可选的实施例中，目标装置为物理层芯片或下一级的桥接装置。

桥接装置300的内部功能和结构，可参考图3至图7，这里不再赘述。

桥接装置300在管理******中，将管理装置400对于本接口访问转化，拓展成对于多个目标装置500的访问；转化关系如表一，需要说明的是，后续提到的寄存器地址只是为了说明方便，并不规定必须使用该地址或如此进行寄存器划分；在保证本转化关系所需必要信息的前提下，可灵活划分。

表一 转化关系

对于标准MDIO协议(寄存器地址位宽5bit)，本桥接结构最大可以支持3个第二连接器；对于扩展协议支持的地址寄存器位宽为16bit，则可以支持高达6千个第二连接器。

通过本桥接装置，对于接入的MDIO设备的访问变为如下方式，假设要访问设备的PHY挂在本桥接的端口1上，PHY的ID为PHY_ID，访问的寄存器地址为Addr：(MIIWrite为MDIO接口的写操作，MIIRead为MDIO接口读操作)。

A)读访问:

MIIWrite：{2’h1,3’h2}，PHY_ID；//写端口1的PHY/DEV寄存器为PHY_ID；

MIIWrite：{2’h1,3’h0}，Addr；//写端口1的Addr寄存器为Addr；

MIIWrite：{2’h1,3’h5}，16’h1；//写端口1的OP寄存器为1；触发对端口1MDIO的读操作；

MIIREAD：{2’h1,3’h4}，DATA；//读端口1的Status寄存器，DATA返回值为1表示正在执行读操作；为零表示读操作完成；

MIIREAD：{2’h1,3’h1}，DATA；//读端口1的DATA寄存器，当读操作完成时，返回读数据；

B)写访问：

MIIWrite：{2’h1,3’h2}，PHY_ID；//写端口1的PHY/DEV寄存器为PHY_ID；

MIIWrite：{2’h1,3’h0}，Addr；//写端口1的Addr寄存器为Addr；

MIIWrite：{2’h1,3’h1}，DATA；//写端口1的DATA寄存器，触发对端口1MDIO的写操作；

MIIREAD：{2’h1,3’h1}，DATA；//读端口1的Status寄存器，DATA返回值为1表示正在执行操作；为零表示操作完成。

当连续访问某个第二连接器的同一个PHY芯片或设备时，该芯片或设备中寄存器地址不需要每次进行读写更新；同样，当连续读写同一个地址时，寄存器中的地址不需要更新，以提升访问效率。在地址{2’h3,3’h0}的Status中，Status[1:0]表示端口P0的状态，Status[3:2]表示P1的状态，Status[5:4]表示P2的状态；通过优先查询该状态，访问空闲设备，可以使得各个Port并行，进一步提升访问效率。

通过本发明实施例的方案，可以具有以下有益效果：

1)桥接装置中的各个第二连接器间的工作速率相互独立，因此，可将速率差异较大的PHY芯片工作在不同的第二连接器上，与传统方式相比，避免了目标装置完全受限于最低的MDIO速率，从而提升了统一管理的工作速率。

2)桥接装置中的各个第二连接器既可以直接与多个目标芯片或设备连接，也可以与下一级的桥接装置级联，大大的提高了管理PHY芯片或设备的数量。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本发明的保护范围之内。

Claims (12)

1.一种管理数据输入输出协议的桥接装置，其特征在于，包括：第一连接器、分发器和至少一个第二连接器；其中，

所述第一连接器，与所述分发器连接，用于接收管理数据输入输出协议信息，将接收到的信息转化为并行传输的通信协议信息；

所述分发器，与所述至少一个第二连接器连接，用于将所述通信协议信息分发至所述至少一个第二连接器；

所述至少一个第二连接器，用于将分发的所述通信协议信息转换为所述管理数据输入输出协议信息并输出，根据输出的信息管理与所述至少一个第二连接器连接的目标装置。

2.根据权利要求1所述的装置，其特征在于，所述分发器包括至少一个寄存器，用于缓存管理所述目标装置的数据信息。

3.根据权利要求2所述的装置，其特征在于，所述通信协议信息包括所述数据信息和访问地址；

所述第一连接器包括第一数据端和地址端；其中，

所述地址端，用于根据所述访问地址访问对应的所述寄存器；

所述第一数据端，用于将所述数据信息传输至所述寄存器缓存。

4.根据权利要求2所述的装置，其特征在于，所述第二连接器包括第二数据端，用于获取缓存于所述寄存器的数据信息。

5.根据权利要求1所述的装置，其特征在于，所述至少一个第二连接器均包括管理端；其中，

所述管理端与所述目标装置连接，用于向所述目标装置传输所述管理数据输入输出协议信息，根据输出的信息管理所述目标装置。

6.根据权利要求3所述的装置，其特征在于，所述分发器包括地址转换端和读写端；其中，

所述地址转换端，用于将所述第一连接器传输的地址转换成所述目标装置的访问地址；

所述读写端，用于读取所述寄存器中针对所述目标装置中的数据，并将所述数据传输至所述第二连接器。

7.根据权利要求3所述的装置，其特征在于，所述分发器包括数据选择器，用于根据接收到的选择指令从所述至少一个寄存器中选择目标寄存器。

8.根据权利要求1所述的装置，其特征在于，所述第一连接器、所述分发器和所述至少一个第二连接器均包括时钟控制端和复位端；其中，

所述时钟控制端，用于接收时钟控制信息，所述时钟控制信息用于控制工作状态；

所述复位端，用于接收复位信息，所述复位信息时用于控制复位。

9.根据权利要求1所述的装置，其特征在于，所述分发器包括速率控制端和状态查询端；其中，

所述速率控制端，用于控制与所述至少一个第二连接器连接的目标装置的工作速率；

所述状态查询端，用于查询与所述至少一个第二连接器连接的目标装置的状态信息。

10.根据权利要求1所述的装置，其特征在于，所述第一连接器和所述至少一个第二连接器包括：使能端，用于传输使能信号，根据所述使能信号控制信息的输入和输出。

11.一种管理***，其特征在于，包括：桥接装置、管理装置和至少一个目标装置；其中，

所述管理装置，与所述桥接装置连接，用于产生并输出管理数据输入输出协议信息；

所述桥接装置，与所述至少一个目标装置连接，用于接收所述管理数据输入输出协议信息，将接收到的信息转换为并行的通信协议信息；将所述通信协议信息进行多路分发，将分发后的信息转换为多路的所述管理数据输入输出协议信息；

所述至少一个目标装置，用于接收所述桥接装置传输的所述管理数据输入输出协议信息，根据接收到的信息进行相应的管理操作。

12.根据权利要求11所述的***，其特征在于，所述目标装置为物理层芯片或下一级的所述桥接装置。

Images