CN109379078A - 一种ii型全数字锁相环的自适应环路滤波方法 - Google Patents
一种ii型全数字锁相环的自适应环路滤波方法 Download PDFInfo
- Publication number
- CN109379078A CN109379078A CN201810652514.3A CN201810652514A CN109379078A CN 109379078 A CN109379078 A CN 109379078A CN 201810652514 A CN201810652514 A CN 201810652514A CN 109379078 A CN109379078 A CN 109379078A
- Authority
- CN
- China
- Prior art keywords
- phase
- loop
- adpll
- value
- phi1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 10
- 238000012544 monitoring process Methods 0.000 claims abstract description 4
- 238000012805 post-processing Methods 0.000 claims abstract description 4
- 230000008859 change Effects 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 9
- 238000013016 damping Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 238000012935 Averaging Methods 0.000 claims description 6
- 101150052012 PPP1R14B gene Proteins 0.000 claims description 6
- 101100013829 Zea mays PHI1 gene Proteins 0.000 claims description 6
- 230000009466 transformation Effects 0.000 claims description 6
- 230000006698 induction Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000003786 synthesis reaction Methods 0.000 abstract description 2
- 238000010606 normalization Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 239000004576 sand Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种II型全数字锁相环的自适应环路滤波方法，包括以下步骤：步骤1、环路滤波器参数求解；步骤2、监测频率控制字FCW的变化；步骤3、通过观察环路滤波器中信号的变化，估算DCO锁定后的归一化调谐控制字NTWs；步骤4、完成首次环路滤波器参数切换，并进行切换参数补偿；步骤5、后续非参数补偿切换和后处理；本发明所述方法的优越效果是采用多组环路滤波器参数使对应带宽越来越小并通过选择切换时间依次更新参数，在使锁相环快速锁定的同时还能够降低锁相环带内噪声，进而改善锁相环的相位噪声。本发明能够应用于数字射频技术、时间同步、载波跟踪、频率综合、调制解调的技术领域。
Description
技术领域
本发明涉及一种II型全数字锁相环的自适应环路滤波方法,属于数字射频、全数字锁相环集成电路设计技术领域。
背景技术
目前，随着电源电压不断降低、集成度提高所致内噪声环境不断恶化，在CMOS工艺下射频电路的设计面临着越来越严峻的挑战。为了解决这一问题，美国TI公司根据在深亚微米工艺下电路数字域的时间精度要远高于模拟域的电压精度的特点，提出了数字射频技术。数字射频利用了深亚微米工艺下数字电路的优势，采用数字的方法来实现传统射频电路的功能，将原来全部由射频电路完成的功能分解成简单的模拟部分和软件指令字控制下的数字控制部分，尽可能多地利用高速的数字电路在时间域上表示和处理信号。全数字锁相环(All Digital Phase Locked Loop，简称“ADPLL”)是实现数字射频的关键模块，在接收端它作为频率综合器为接收机提供一个调频范围很宽的本地振荡信号；而在发射端和数控功率放大器一起构成一个通用的调制器，通过数字信号的控制能够实现不同的数字调制信号。在这种锁相环中几乎所有的模块都是数字的，有的模块甚至能够通过硬件描述语言进行设计并综合出电路。ADPLL：All Digital Phase Locked Loop，全数字锁相环，是一种应用与数字射频中的数字域锁相环，其数控振荡器输出时钟锁定在参数时钟的过程中整个锁相环完全工作在数字域中，即所有的信号都是数字信号，且各模块的设计和构造也是按照数字***的设计方法进行的。
DCO：Digital Controlled Osicallator，数控振动器，是通过数字信号控制输出不同频率信号的振动器。完整的全数字锁相环***由全数控振荡器(Digital ControlledOsicallator，简称“DCO”)、时间－数字转换器(Time-to-Digital Converter，简称“TDC”)、高速/低速数字相位累加器、数字鉴相器以及数字环路滤波器组成，TDC：Time-to-DigitalConverter，时间数字转换器，将两个数字时钟的边沿偏差转换成数字信号的转换器。如图1所示，DCO所产生的输出振荡信号经过高速的相位累积器来计算DCO输出信号的整数相位。而TDC测量出输出信号和参考时钟的分数相位差，并将其转化为相对应的数字信号。低速相位累加器在调整后参考时钟的控制下根据输入数字频率控制字进行累计，作为参考相位值。前面三项，经过数字鉴相器，即一个多输入的加法器，得到了相位差。该误差信号经过数字环路滤波器之后，直接控制DCO，使DCO经过一段时间后能够输出频率控制字FCW所指定的振荡频率。当改变频率控制字FCW，DCO就会输出不同的频率，从而实现频率综合器或频率调制的功能。
全数字锁相环ADPLL是一个离散的数字电路***，用z域的模型表述。当环路带宽小于参考频率10倍以上时，能够用s域的模型去近似它。下面给出了ADPLL的s域模型，如图2所示，ADPLL的误差传递函数公式：
其中N为频率控制字FCW的具体数值，ωn为自然角频率，为阻尼系数，fREF为ADPLL的参考信号的频率，且有：
其中α和ρ是图3环路滤波器中所标示的变量。
环路滤波器是ADPLL中重要的模块，对其的性能都有着重要的影响。根据锁相环基本原理，环路滤波器的带宽越宽锁相环锁定时间越短，对带内噪声的抑制作用越差；反之亦然。对于传统的环路滤波器这是一个无法调和的矛盾。传统的锁相环多采用RC滤波器进行环路滤波，动态地改变环路带宽往往代价很大，需要大量的硬件电路作为支持。而在数字射频技术中，由于全数字锁相环的信号多是数字的，只需要增加少量的信号处理就能实现动态改变环路带宽。
Syllaios I.L.在2007年提出了一种针对I型锁相环的自适应环路滤波器，其基本思想是根据环路带宽由大到小选取一组参数，在前一个参数进入了锁定状态条件下，依次进行参数切换，以实现环路带宽是在不断减小的目的，该方法与本发明内容最为接近；
公开号为CN104954016A的专利申请中，提出了一种具有自动变模控制的快速全数字锁相环，其中的数字环路滤波器模数能够根据相位误差的大小进行自动调节，实现对环路带宽的实时控制，有效地解决了捕捉速度和抗噪声性能之间的矛盾；
公开号为CN105610431A的专利申请中，从数控振动器DCO的特性入手，选择参数来补偿频率响应和相位响应，需要一个独立的处理器专门对DCO的参数进行监测和动态配置，以达到加快锁相环锁定时间的目的。
目前，针对I型锁相环的自适应环路滤波器，其技术构思是根据环路带宽由大到小选取一组参数，在前一个参数进入了锁定状态条件下，依次进行参数切换，以实现环路带宽是在不断减小的目的。由于在切换参数过程中会引入数控振动器DCO的控制字突变，因此每次切换都会针对切换进行补偿。第一个参数对应的环路带宽很宽，以使锁相环很快的锁定；而最后一个参数对应的环路带宽很窄，以使锁相环具有很好的带内噪声抑制性能。相对I型锁相环，II型锁相环在数字射频技术中更为常用，具有两个优点：1)相位噪声特性好，例如，对于参考时钟的相位噪声，I型锁相环只能提供-20dB/dec的滤波效果，而II型锁相环能够达到-40dB/dec的滤波效果；2)II型锁相环输出信号和参考信号之间的相位差趋向零，而I型锁相环存在一定相位偏差。
发明内容
本发明针对I型全数字锁相环自适应环路滤波器方法的不足，提出了一种II型全数字锁相环的自适应环路滤波方法，本发明所述方法包括以下步骤：
步骤1、环路滤波器参数求解：
步骤1.1、根据预定切换次数n，选择n+1组环路滤波器的相位裕度Φm和环路带宽ωu，相位裕度Φm和环路带宽ωu这两个参数选取的要求如下：每组参数满足Φm相位裕度不小于45度，并且环路带宽ωu由大到小，第一组参数环路带宽ωu的数值最大，以加快ADPLL的锁定过程；最后一组参数环路带宽ωu的数值最小，以使ADPLL锁定后能有好的相位噪声特性；
步骤1.2、将相位裕度Φm和环路带宽ωu按照以下公式转换成环路滤波器参数α和ρ：
ωz＝ωu/tan(Φm) (4)
其中，ωz为开环传输函数的零点，ωu为环路带宽，Φm为相位裕度，fREF为ADPLL的参考信号的频率；
步骤1.3、存储预先计算的参数序列{(α0 ρ0),(α1 ρ1),(α2 ρ2)...(αn ρn)}，以便在后续步骤中依次读出。
步骤2、监测频率控制字FCW的变化：
步骤2.1、当频率控制字FCW的变化值超过了锁相环滤波器能跟踪的频率范围，则启动参数切换流程，进入步骤2.2；否则，仍然监测频率控制字FCW的变化；
步骤2.2、令α＝α0、ρ＝ρ0，即将参数α0和ρ0写入对应的寄存器中，使锁相环进入快速跟踪模式，即进入步骤3。
步骤3、通过观察环路滤波器中信号的变化，估算DCO锁定后的归一化调谐控制字NTWs：
步骤3.1、观察信号phi1(k)的极值点，极值点包括极大值和极小值点，估计出前几个极值点所发生的时刻tm，m为极值点出现的序号，其取值1～L，L设为2或3；
所述步骤3.1之所以要估计前几个极值点发生的时刻是因为归一化频率调谐字NTW(tm)在不考虑噪声的条件下等于锁定后的归一化调谐控制字NTWs；
在连续时间域分析各信号，在ADPLL已经锁定的条件下改变频率控制字FCW的值，等效于***输入了一个频率阶跃信号，相位是频率的积分，所以频率的阶跃相应能够变换成输入相位的变化，即：
其中，为FCW的变化量，fREF为ADPLL的参考信号的频率，t是时间，的拉氏变换为：
由误差传递函数公式(1)得到phi1的s域变换PHI1(s)和phi2的s域变换PHI2(s)，如下：
其中，ωn为自然角频率，为阻尼系数，fREF为ADPLL的参考信号的频率，为FCW的变化量，当时，对以上公式(9)、(10)进行逆变换，并考虑初始值得：
其中，p1和p2是的两个根，ωn为自然角频率，为阻尼系数，NTW0为ADPLL中FCW更新前归一化频率调谐字的值：
NTW(t)＝phi1(t)+phi2(t) (13)
对公式(13)取其极限，并利用公式(2)和公式(3)得：
从公式(11)能够得到时，phi1有极大值或极小值，即：
其中，tm为phi1取极大值或极小值的时刻，m为整数，其取值1～L，L设为2或3，将公式(14)代入公式(13)，化解后得到：
即：
能够得到：phi1的极值点处，NTW为锁定值能够通过观察phi1和phi2来估计锁定后环路滤波器的输出值；
步骤3.2、读取NTW(tm)，NTW(tm)为锁定值NTWs的一个估值，通过观察L个极值点获取NTWs的L个估值序列，L设为2或3；
步骤3.3、利用公式对估值序列进行平均，以获得最终估计值实际***总存在各种噪声，通过平均的方式能够降低估值的误差。
步骤4、完成首次环路滤波器参数切换，并进行切换参数补偿：
步骤4.1、观察信号phi1(k)的过零点值，在tm＝L后的第一个phi1(k)过零点处进行参数切换，即令α＝α1、ρ＝ρ1；
当时，在phi1(k)的过零点处进行切换，并且对切换进行参数补偿以使ADPLL直接进入锁定状态；对于全数字锁相环ADPLL的II型环路滤波器，设定累加器的初始值为零，并且有归一化调谐控制字参数切换补偿值关系如下：
phi1(k)＝φerr(k)α1 (15)
其中，φerr(k)为鉴相器输出的相位误差，为归一化调谐控制字参数切换补偿值。
当锁相环相位裕度大于45度，则ADPLL会锁定，对于锁相环锁定的条件，用数学语言来描述就是：存在时间标识k1，当任意k＞k1有：
|NTW(k)-NTWs|≤C (19)
其中C是根据需求设定的一个小的正实数，就能够认为这时锁相环锁定了；对于相位裕度大于45度的锁相环，在不考虑噪声的情况下，同时还有：
其中NTWs为锁定后的环路滤波器输出的值；
对于II型ADPLL，且当时，由公式(11)知，存在k2＜k1，即当ADPLL还未锁定时，使得phi1(k2)＝0。令ADPLL在k＝k2时，进行参数切换。由公式(15)至公式(18)，能够得到环路滤波器各信号在k＝k2时有：
phi1(k2)＝0 (23)
根据公式(15)，有：
φerr(k2)＝0 (26)
此时，令即进行了参数切换补偿，则有：
根据上述公式(27)推导出k2+1时刻，也满足|NTW(k2+1)-NTWs|＜C。进而根据数学归纳法得出以下结论：当时，在phi1(k)的过零点处进行参数切换，并且对参数切换进行参数补偿，以使ADPLL直接进入锁定状态；
步骤4.2、同时针对参数切换进行补偿，即令其中A为phi2(k)在参数切换时刻的值。
步骤5、后续非参数补偿切换和后处理：
步骤5.1、以等间隔时间Ts进行后续参数切换，直至α＝αn、ρ＝ρn，其中Ts为步骤2.2到步骤4.2首次参数切换后的时间之差，后续参数切换时相位误差已经接近于零，不需要对后续参数切换进行补偿；
步骤5.2、ADPLL锁定后，令且为下次频率控制字FCW更新做准备。
本发明所述方法的优越效果是采用多组环路滤波器参数使对应带宽越来越小并通过选择切换时间依次更新参数，在使锁相环快速锁定的同时还能够降低锁相环带内噪声，进而改善锁相环的相位噪声。本发明能够应用于数字射频技术、时间同步、载波跟踪、频率综合、调制解调的技术领域。
附图说明
图1是本发明所述方法的全数字锁相环的基本结构示意图；
图2是本发明所述方法的全数字锁相环的s域模型示意图；
图3是本发明所述方法的Ⅱ型环路自适应滤波器框图；
图4是本发明所述方法的环路滤波器各信号响应示意图；
图5是本发明所述方法的不同环路滤波器参数和性能示意图；
图6是本发明所述方法的不同参数对应的频率响应示意图；
图7是本发明所述方法的自适应II型滤波器频率响应示意图。
具体实施方式
下面结合附图对本发明的实施方式进行详细描述。本发明所述方法包括以下步骤：
步骤1、环路滤波器参数求解：
步骤1.1、根据预定切换次数n，选择n+1组环路滤波器的相位裕度Φm和环路带宽ωu，相位裕度Φm和环路带宽ωu这两个参数选取的要求如下：每组参数满足Φm相位裕度不小于45度，并且环路带宽ωu由大到小，第一组参数环路带宽ωu的数值最大以加快ADPLL的锁定过程；最后一组参数环路带宽ωu的数值最小以使ADPLL锁定后能有好的相位噪声特性；
步骤1.2、按照以下公式将相位裕度Φm和环路带宽ωu转换成环路滤波器参数α和ρ，如图3所示：
ωz＝ωu/tan(Φm) (4)
其中，ωz为开环传输函数的零点，ωu为环路带宽，Φm为相位裕度，fREF为ADPLL的参考信号的频率；
步骤1.3、存储预先计算的参数序列{(α0 ρ0),(α1 ρ1),(α2 ρ2)...(αn ρn)}，以便在后续步骤中依次读出。
步骤2、监测频率控制字FCW的变化：
步骤2.1、当频率控制字FCW的变化值超过了锁相环滤波器能跟踪的频率范围，则启动参数切换流程，进入步骤2.2；否则，仍然监测频率控制字FCW的变化；
步骤2.2、令α＝α0、ρ＝ρ0，即将参数α0和ρ0写入对应的寄存器中，使锁相环进入快速跟踪模式，即进入步骤3。
步骤3、通过观察环路滤波器中信号的变化，估算DCO锁定后的归一化调谐控制字NTWs：
步骤3.1、观察信号phi1(k)的极值点，极值点包括极大值和极小值点，估计出前几个极值点所发生的时刻tm，m为极值点出现的序号，其取值1～L，L设为2或3，如图3所示；
所述步骤3.1之所以要估计前几个极值点发生的时刻是因为归一化频率调谐字NTW(tm)在不考虑噪声的条件下等于锁定后的归一化调谐控制字NTWs；在连续时间域分析各信号，如图2所示的***，在ADPLL已经锁定的条件下改变频率控制字FCW的值，等效于***输入了一个频率阶跃信号，相位是频率的积分，所以频率的阶跃相应能够变换成输入相位的变化，即：
其中，为FCW的变化量，fREF为ADPLL的参考信号的频率，t是时间，的拉氏变换为：
由误差传递函数公式(1)得到phi1的s域变换PHI1(s)和phi2的s域变换PHI2(s)，如下：
其中，ωn为自然角频率，为阻尼系数，fREF为ADPLL的参考信号的频率，为FCW的变化量，当时，对以上公式(9)、(10)进行逆变换，并考虑初始值得：
其中，p1和p2是的两个根，ωn为自然角频率，为阻尼系数，NTW0为ADPLL中FCW更新前归一化频率调谐字的值：
NTW(t)＝phi1(t)+phi2(t) (13)
对公式(13)取其极限，并利用公式(2)和公式(3)得：
从公式(11)能够得到时，phi1有极大值或极小值，即：
其中，tm为phi1取极大值或极小值的时刻，m为整数，其取值1～L，L设为2或3，将公式(14)代入公式(13)，化解后得到：
即：
能够得到：phi1的极值点处，NTW为锁定值能够通过观察phi1和phi2来估计锁定后环路滤波器的输出值；
步骤3.2、读取NTW(tm)，NTW(tm)为锁定值NTWs的一个估值，通过观察L个极值点获取NTWs的L个估值序列，L设为2或3；
步骤3.3、利用公式对估值序列进行平均，以获得最终估计值实际***总存在各种噪声，通过平均的方式能够降低估值的误差。
步骤4、完成首次环路滤波器参数切换，并进行切换参数补偿：
步骤4.1、观察信号phi1(k)的过零点值，在tm＝L后的第一个phi1(k)过零点处进行参数切换，即令α＝α1、ρ＝ρ1；
当时，在phi1(k)的过零点处进行切换，并且对切换进行参数补偿以使ADPLL直接进入锁定状态；对于全数字锁相环ADPLL的II型环路滤波器，设定图3中累加器的初始值为零，并且有归一化调谐控制字参数切换补偿值对于图3中标识的信号关系如下：
phi1(k)＝φerr(k)α1 (15)
其中，φerr(k)为鉴相器输出的相位误差，为归一化调谐控制字参数切换补偿值；
当锁相环相位裕度大于45度，则ADPLL会锁定，对于锁相环锁定的条件，用数学语言来描述就是：存在时间标识k1，当任意k＞k1有：
|NTW(k)-NTWs|≤C (19)
其中C是根据需求设定的一个小的正实数，就能够认为这时锁相环锁定了；对于相位裕度大于45度的锁相环，在不考虑噪声的情况下，同时还有：
其中NTWs为锁定后的环路滤波器输出的值；
对于II型ADPLL，且当时，由公式(11)知，存在k2＜k1，即当ADPLL还未锁定时，使得phi1(k2)＝0，令ADPLL在k＝k2时，进行参数切换，由公式(15)至公式(18)，能够得到环路滤波器各信号在k＝k2时有：
phi1(k2)＝0 (23)
根据公式(15)，有：
φerr(k2)＝0 (26)
此时令即进行了参数切换补偿，则有：
根据上述公式(27)推导出k2+1时刻，也满足|NTW(k2+1)-NTWs|＜C。进而根据数学归纳法得出以下结论：当时，在phi1(k)的过零点处进行参数切换，并且对参数切换进行参数补偿，以使ADPLL直接进入锁定状态；
步骤4.2、同时针对参数切换进行补偿，即令其中A为phi2(k)在参数切换时刻的值。
步骤5、后续非参数补偿切换和后处理：
步骤5.1、以等间隔时间Ts进行后续参数切换，直至α＝αn、ρ＝ρn，其中Ts为步骤2.2到步骤4.2首次参数切换后的时间之差，后续参数切换时相位误差已经接近于零，不需要对后续参数切换进行补偿；
步骤5.2、ADPLL锁定后，令且为下次频率控制字FCW更新做准备。
图4(a)是滤波器参数α＝2-5，ρ＝2-9时环路滤波器的仿真结果，从图4(a)能够看出，phi1的每个极值点对应NTW的锁定值。图4(b)是滤波器参数由α＝2-5，ρ＝2-9切换到α＝2-7，ρ＝2-12时的仿真结果。从图4(b)中能够看出，首次参数切换后通过参数补偿ADPLL能够直接进入锁定状态，大大加快了锁相环的锁定过程。
本发明实施例设计了一个有三组参数、经两次参数切换的自适应环路滤波器，仿真验证平台采用Verilog-A语音描述。ADPLL中，TDC的分辨率设为40皮秒，ADPLL输出信号的相位噪声是由低通特性的TDC量化噪声构成的。输入的阶跃信号为45MHz，三组参数对应的基本指标和性能如图5所示，仿真在主频为3GHz且内存为2G的电脑上运行，仿真工具为Synopsys公司的HSPICE2016。
图6给出了第一组参数和第三组参数对应锁相环的频率响应仿真结果。瞬态仿真时间为60微秒，每组耗时25分钟。从图5(a)知，第一组参数的环路带宽很宽，锁定时间短，但是对带内噪声的抑制差。从图5(b)知，第三组参数的环路带宽很窄，对带内噪声的抑制能力强，但锁定时间长。
图7给出了自适应环路滤波器锁相环在相同的频率阶跃输入下的仿真的频率响应。环路滤波器开始使用第一组参数，环路带宽大锁定时间快。ADPLL在3.2微秒处，即phi1(k)第二个过零处进行了首次参数切换。此时ADPLL基本上进入锁定状态，为了得到良好的带内噪声抑制，在6.4微秒处进行了第二次参数切换，经过第二次参数切换后，在10微秒处ADPLL已经进入了锁定状态，而此时的抖动方差为17飞秒。因此通过使用这种自适应的环路滤波器能够使得锁相环不仅锁定时间短，还能够具有良好的带内噪声抑制的性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明公开的范围内，能够轻易想到的变化或替换，都应涵盖在本发明权利要求的保护范围内。
Claims (4)
1.一种II型全数字锁相环的自适应环路滤波方法，其特征在于，包括以下步骤：
步骤1、环路滤波器参数求解：
步骤1.1、根据预定切换次数n，选择n+1组环路滤波器的相位裕度Φm和环路带宽ωu，相位裕度Φm和环路带宽ωu这两个参数选取的要求如下：每组参数满足Φm相位裕度不小于45度，并且环路带宽ωu由大到小，第一组参数环路带宽ωu的数值最大以加快ADPLL的锁定过程；最后一组参数环路带宽ωu的数值最小以使ADPLL锁定后能有好的相位噪声特性；
步骤1.2、将相位裕度Φm和环路带宽ωu按照以下公式转换成环路滤波器参数α和ρ；
ωz＝ωu/tan(Φm) (4)
其中，ωz为开环传输函数的零点，ωu为环路带宽，Φm为相位裕度，fREF为ADPLL的参考信号的频率；
步骤1.3、存储预先计算的参数序列{(α0 ρ0),(α1 ρ1),(α2 ρ2)...(αn ρn)}，以便在后续步骤中依次读出；
步骤2、监测频率控制字FCW的变化：
步骤2.1、当频率控制字FCW的变化值超过了锁相环滤波器能跟踪的频率范围，则启动参数切换流程，进入步骤2.2；否则，仍然监测频率控制字FCW的变化；
步骤2.2、令α＝α0、ρ＝ρ0，即将参数α0和ρ0写入对应的寄存器中，使锁相环进入快速跟踪模式，即进入步骤3；
步骤3、通过观察环路滤波器中信号的变化，估算DCO锁定后的归一化调谐控制字NTWs：
步骤3.1、观察信号phi1(k)的极值点，极值点包括极大值和极小值点，估计出前几个极值点所发生的时刻tm，m为极值点出现的序号；
步骤3.2、读取NTW(tm)，NTW(tm)为锁定值NTWs的一个估值，通过观察L个极值点获取NTWs的L个估值序列；
步骤3.3、利用公式对估值序列进行平均，以获得最终估计值实际***总存在各种噪声，通过平均的方式能够降低估值的误差；
步骤4、完成首次环路滤波器参数切换，并进行切换参数补偿：
步骤4.1、观察信号phi1(k)的过零点值，在tm＝L后的第一个phi1(k)过零点处进行参数切换，即令α＝α1、ρ＝ρ1；
步骤4.2、同时针对参数切换进行补偿，即令其中A为phi2(k)在参数切换时刻的值；
步骤5、后续非参数补偿切换和后处理：
步骤5.1、以等间隔时间Ts进行后续参数切换，直至α＝αn、ρ＝ρn，其中Ts为步骤2.2到步骤4.2首次参数切换后的时间之差，后续参数切换时相位误差已经接近于零，不需要对后续参数切换进行补偿；
步骤5.2、ADPLL锁定后，令且为下次频率控制字FCW更新做准备。
2.根据权利要求1所述的一种II型全数字锁相环的自适应环路滤波方法，其特征在于，所述步骤3.1中，归一化频率调谐字NTW(tm)在不考虑噪声的条件下等于锁定后的归一化调谐控制字NTWs；在连续时间域分析各信号，在ADPLL已经锁定的条件下改变频率控制字FCW的值，等效于***输入了一个频率阶跃信号，相位是频率的积分，频率的阶跃相应能够变换成输入相位的变化，即：
其中，为FCW的变化量，fREF为ADPLL的参考信号的频率，t是时间，的拉氏变换为：
由误差传递函数公式(1)得到phi1的s域变换PHI1(s)和phi2的s域变换PHI2(s)，如下：
其中，ωn为自然角频率，为阻尼系数，fREF为ADPLL的参考信号的频率，为FCW的变化量，当时，对以上公式(9)、(10)进行逆变换，并考虑初始值得：
其中，p1和p2是的两个根，ωn为自然角频率，为阻尼系数，NTW0为ADPLL中FCW更新前归一化频率调谐字的值：
NTW(t)＝phi1(t)+phi2(t) (13)
对公式(13)取其极限，并利用公式(2)和公式(3)得：
从公式(11)能够得到时，phi1有极大值或极小值，即：
其中，tm为phi1取极大值或极小值的时刻，m为整数，其取值1～L，L设为2或3，将公式(14)代入公式(13)，化解后得到：
即：
能够得到：phi1的极值点处，NTW为锁定值能够通过观察phi1和phi2来估计锁定后环路滤波器的输出值。
3.根据权利要求1所述的一种II型全数字锁相环的自适应环路滤波方法，其特征在于，所述步骤4.1中，当时，在phi1(k)的过零点处进行切换，并且对切换进行参数补偿以使ADPLL直接进入锁定状态；对于全数字锁相环ADPLL的II型环路滤波器，设定累加器的初始值为零，并且有归一化调谐控制字参数切换补偿值关系如下：
phi1(k)＝φerr(k)α1 (15)
其中，φerr(k)为鉴相器输出的相位误差，为归一化调谐控制字参数切换补偿值；
当锁相环相位裕度大于45度，则ADPLL会锁定，对于锁相环锁定的条件，用数学语言来描述就是：存在时间标识k1，当任意k＞k1有：
|NTW(k)-NTWs|≤C (19)
其中C是根据需求设定的一个小的正实数，就能够认为这时锁相环锁定了；对于相位裕度大于45度的锁相环，在不考虑噪声的情况下，同时还有：
其中NTWs为锁定后的环路滤波器输出的值。
4.根据权利要求3所述的一种II型全数字锁相环的自适应环路滤波方法，其特征在于，
对于II型ADPLL，且当时，由公式(11)知，存在k2＜k1，即当ADPLL还未锁定时，使得phi1(k2)＝0，令ADPLL在k＝k2时，进行参数切换，由公式(15)至公式(18)，能够得到环路滤波器各信号在k＝k2时有：
phi1(k2)＝0 (23)
根据公式(15)，有：
φerr(k2)＝0 (26)
令即进行了参数切换补偿，则有：
根据上述公式(27)推导出k2+1时刻，也满足|NTW(k2+1)-NTWs|＜C，进而根据数学归纳法得出以下结论：当时，在phi1(k)的过零点处进行参数切换，并且对参数切换进行参数补偿，以使ADPLL直接进入锁定状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810652514.3A CN109379078A (zh) | 2018-06-22 | 2018-06-22 | 一种ii型全数字锁相环的自适应环路滤波方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810652514.3A CN109379078A (zh) | 2018-06-22 | 2018-06-22 | 一种ii型全数字锁相环的自适应环路滤波方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109379078A true CN109379078A (zh) | 2019-02-22 |
Family
ID=65404242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810652514.3A Pending CN109379078A (zh) | 2018-06-22 | 2018-06-22 | 一种ii型全数字锁相环的自适应环路滤波方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109379078A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110855289A (zh) * | 2019-11-14 | 2020-02-28 | 芯原微电子(上海)股份有限公司 | 全数字锁相环的锁定方法及全数字锁相环电路 |
| CN112152609A (zh) * | 2020-08-21 | 2020-12-29 | 中车株洲电力机车研究所有限公司 | 锁相环、控制电网电压信息同步的方法和电力电子装置 |
| CN114826426A (zh) * | 2022-06-24 | 2022-07-29 | 国科大杭州高等研究院 | 一种参数自适应的高精度数字激光锁相***及方法 |
| CN117092444A (zh) * | 2023-10-19 | 2023-11-21 | 成都电科星拓科技有限公司 | 不依靠仪器间接测量dtc步进的方法、***、设备及介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6653186A (en) * | 1985-12-18 | 1987-06-25 | N.V. Philips Gloeilampenfabrieken | Phase-locked loop coefficient generator for a filter arrangement having a non-rational ratio between input and output sampling frequencies |
| CN101242181A (zh) * | 2008-03-20 | 2008-08-13 | 北京创毅视讯科技有限公司 | 一种频率合成器及频率合成方法 |
| CN104954016A (zh) * | 2015-04-29 | 2015-09-30 | 南华大学 | 一种快速自适应全数字锁相环及其设计方法 |
-
2018
- 2018-06-22 CN CN201810652514.3A patent/CN109379078A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6653186A (en) * | 1985-12-18 | 1987-06-25 | N.V. Philips Gloeilampenfabrieken | Phase-locked loop coefficient generator for a filter arrangement having a non-rational ratio between input and output sampling frequencies |
| CN101242181A (zh) * | 2008-03-20 | 2008-08-13 | 北京创毅视讯科技有限公司 | 一种频率合成器及频率合成方法 |
| CN104954016A (zh) * | 2015-04-29 | 2015-09-30 | 南华大学 | 一种快速自适应全数字锁相环及其设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 周郭飞: "数字射频中全数字锁相环技术的研究", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110855289A (zh) * | 2019-11-14 | 2020-02-28 | 芯原微电子(上海)股份有限公司 | 全数字锁相环的锁定方法及全数字锁相环电路 |
| CN110855289B (zh) * | 2019-11-14 | 2024-03-22 | 芯原微电子(上海)股份有限公司 | 全数字锁相环的锁定方法及全数字锁相环电路 |
| CN112152609A (zh) * | 2020-08-21 | 2020-12-29 | 中车株洲电力机车研究所有限公司 | 锁相环、控制电网电压信息同步的方法和电力电子装置 |
| CN114826426A (zh) * | 2022-06-24 | 2022-07-29 | 国科大杭州高等研究院 | 一种参数自适应的高精度数字激光锁相***及方法 |
| CN114826426B (zh) * | 2022-06-24 | 2022-10-18 | 国科大杭州高等研究院 | 一种参数自适应的高精度数字激光锁相***及方法 |
| CN117092444A (zh) * | 2023-10-19 | 2023-11-21 | 成都电科星拓科技有限公司 | 不依靠仪器间接测量dtc步进的方法、***、设备及介质 |
| CN117092444B (zh) * | 2023-10-19 | 2023-12-29 | 成都电科星拓科技有限公司 | 不依靠仪器间接测量dtc步进的方法、***、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109379078A (zh) | 一种ii型全数字锁相环的自适应环路滤波方法 | |
| US8045670B2 (en) | Interpolative all-digital phase locked loop | |
| EP2339753B1 (en) | A digital phase locked loop | |
| Saber et al. | A simple design to mitigate problems of conventional digital phase locked loop | |
| US8126401B2 (en) | Transmitter PLL with bandwidth on demand | |
| JP2002504772A (ja) | 角度変調ｒｆ信号の正確かつ安定した直接ディジタルシンセシス | |
| CN107040488A (zh) | 基于fpga的极低信噪比的载波跟踪方法及跟踪装置 | |
| US8184762B2 (en) | Digital phase lock loop with multi-phase master clock | |
| Kihara et al. | Digital clocks for synchronization and communications | |
| US7310021B2 (en) | Phase-locked loop with tunable-transfer function | |
| Thomas | An analysis of digital phase-locked loops | |
| US8670512B1 (en) | Acceleration of phase and frequency tracking for low-latency timing recovery | |
| JPH05505085A (ja) | パラメータに寛容なｐｌｌシンセサイザ | |
| Moradi et al. | Design of an FPGA based DPLL with fuzzy logic controllable loop filters with application customization capability | |
| CN104467825B (zh) | 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 | |
| Sithamparanathan | Digital-PLL assisted frequency estimation with improved error variance | |
| KR100550630B1 (ko) | 스퓨리어스 특성의 개선을 위한 직접디지털주파수합성기구동 위상잠금루프 주파수합성 장치 및 그 방법 | |
| Moradi et al. | An FPGA based robust and intelligent DPLL with application customisation capability | |
| Moradi et al. | An FPGA based DPLL with fuzzy logic controllable loop filters | |
| JP6428498B2 (ja) | 信号発生器 | |
| US20230393184A1 (en) | Device and methods for phase noise measurement | |
| Saber et al. | Frequency and power estimator for digital receivers in Doppler shift environments | |
| Saber et al. | Design and Implementation of Low Ripple Low Power Digital Phase-Locked Loop | |
| CN102307048A (zh) | 一种基于Pico RRU的时钟及其实现方法 | |
| Namgoong | An all-digital approach to supply noise cancellation in digital phase-locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190222 |