CN109359074A - 一种pcie信号扩展设备及通讯测试方法 - Google Patents

一种pcie信号扩展设备及通讯测试方法 Download PDF

Info

Publication number
CN109359074A
CN109359074A CN201811159112.6A CN201811159112A CN109359074A CN 109359074 A CN109359074 A CN 109359074A CN 201811159112 A CN201811159112 A CN 201811159112A CN 109359074 A CN109359074 A CN 109359074A
Authority
CN
China
Prior art keywords
pcie
capacitor
signal
serial ports
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811159112.6A
Other languages
English (en)
Inventor
周苗苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201811159112.6A priority Critical patent/CN109359074A/zh
Publication of CN109359074A publication Critical patent/CN109359074A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4009Coupling between buses with data restructuring
    • G06F13/4018Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种PCIE信号扩展设备,包括PCIE总线接口电路单元、PCIE转串口电路单元、串口测试电路单元和供电电路单元,测试方法包括串口自测和串口对测;其结构简单、容易实现、操作方便的设备,其方法测试快速有效,且精度高;测试步骤及测试连接简单;采用此方法搭建的测试平台仅需要一块板卡连接,不需要过多的测试线缆。

Description

一种PCIE信号扩展设备及通讯测试方法
技术领域
本发明涉及计算机设计领域,特别涉及一种PCIE(Peripheral ComponentInterconnect Express,高速***设备互联标准)信号扩展设备及通讯测试方法。
背景技术
随着信息技术计算机技术的快速发展,PCIE总线因其高带宽、扩展灵活、支持热插拔和热交换等优良性能越来越多的应用于处理器***,随着计算机***需要挂载的PCIE总线设备逐渐增多,基于PCIE switch的PCIE信号扩展设备应运而生,而在计算机板卡测试方面发明一种准确有效的PCIE信号扩展设备测试方法以实现对基于PCIE switch 的PCIE信号扩展设备的快速有效测试具有重要意义。
现有技术中计算机主板的PCIE总线通信功能的测试设备均采用带有PCIE接口的网卡或PCIE接口的1394等设备,采用该类设备对PCIE通信功能进行测试,其测试方法及步骤复杂繁琐,测试便捷性较低。
发明内容
本发明的目的在于提供一种PCIE信号扩展设备及通讯测试方法,它可以克服现有技术的不足,是一种结构简单、容易实现、操作方便的设备,其方法测试快速有效,且精度高。
本发明的技术方案:一种PCIE信号扩展设备,其特征在于它包括PCIE总线接口电路单元、PCIE转串口电路单元、串口测试电路单元和供电电路单元;所述PCIE转串口电路单元分别与PCIE总线接口电路单元和串口测试电路单元呈双向连接;所述供电电路单元与PCIE转串口电路单元连接,为该信号扩展设备提供工作电源。
所述PCIE总线接口电路单元用于实现待测PCIE信号扩展设备中扩展PCIE信号的输入,它是由两路VPX(VITA46标准)连接器构成;其中,一个为VPX P0连接器,用于实现电源信号的输入,生成+12V供电电压,与PCIE转串口电路单元连接;另一个为VPX P1连接器用于实现待测PCIE信号扩展设备中扩展PCIE信号的通信,与PCIE转串口电路单元连接。
所述VPX P0连接器是ERNI公司的CPCI Express 254018 连接器,可实现+12V电源的输入;所述VPX P1连接器是ERNI公司的CPCI Express 973028连接器,实现PCIE信号的输入。
所述PCIE转串口电路单元用于实现PCIE总线协议到串口总线协议的转换,是由PCIE转串口芯片、EEP芯片和晶振构成;所述PCIE转串口芯片的一端与PCIE总线接口电路单元中VPX P1连接器相连,实现PCIE信号的通信,另一端与串口测试电路相连,实现串口信号的通信;所述EEP芯片与PCIE转串口芯片连接用于存储PCIE转串口芯片的软件配置;所述晶振与PCIE转串口芯片连接用于提供时钟输入。
所述PCIE转串口芯片采用DIODES公司的PI7C9X795芯片,完成一路x1的PCIE总线协议到2路串口总线协议的转换;所述EEP芯片是ATMEL公司的AT93C56芯片;所述晶振是唐山精锐公司的ZPB-26-14.7456MHz晶振。
所述串口测试电路用于实现不同测试方式下的串口信号测试连接,是由测试连接器构成;所述测试连接器是由1个2x2的2.54mm插针连接器及2个跳帽构成;所述插针连接器有4个端子,分别记作串口0发送信号1端子、串口0接收信号2端子、串口1发送信号3端子和串口1接收信号4端子;所述4个端子两两之间可以分别依1个跳帽实现相互间的数据通讯及测试。
所述供电电路单元是由2个供电电路模块构成,分别用于实现对PCIE转串口电路的+1.8V电平和+3.3V电平的供电,分别记作+1.8V电平供电电路模块和+3.3V电平供电电路模块。
所述+3.3V电平供电电路模块是由电平转换芯片U20、电容C347、电容C350、电容C41、电阻R502、电阻R510、电容N2、电容C34、电阻R499、电容C35、贴片电感器L2、电容C36、电阻R494、电阻R495、电容C47、电容C44、电容C29和电容M29构成;所述电平转换芯片U20是TI公司的电平转换芯片TPS56428芯片,它有EN管脚、PG管脚、2个VREG5管脚、PWPD管脚、4个GND管脚、2个VIN管脚、2个SW管脚、VBST管脚和VFB管脚;所述电阻R502的一端接+12V电源,其另一端与电容C41连接后接地;所述电阻R502与电容C41的连接点与EN管脚连接;所述电阻R510的一端接PG管脚,其另一端与电容N2连接后接地;所述2个VREG5管脚短接后连接至电阻R510与电容N2的连接点;所述2个VIN管脚短接,连接至+12V电源;所述电容C347和电容C350呈并联连接,其一端连接+12V电源,另一端接地;所述电容C34的一端连接VBST管脚,另一端连接电阻R499;所述2个SW管脚短接,输出+3.3V电压,并连接至电阻R499;所述电阻R499的另一端与电容C35连接后接所述贴片电感器L2的一端与电阻R499连接;所述电容C36和电阻R494分别并联在贴片电感器L2的另一端与VFB管脚之间;所述电阻R495的一端与VFB管脚连接,另一端接地;所述电容C47、电容C44、电容C29和电容M29相互并联,一端连接相互短接的2个SW管脚,一端接地。
所述+1.8V电平供电电路模块是由电平转换芯片U21、电容C346、电容C349、电容C42、电阻R503、电阻R511、电容N3、电容C37、电阻R500、电容C38、贴片电感器L3、电容C39、电阻R496、电阻R497、电容C48、电容C45、电容C30和电容M30构成;所述电平转换芯片U21是TI公司的电平转换芯片TPS56428芯片,它有EN管脚、PG管脚、2个VREG5管脚、PWPD管脚、4个GND管脚、2个VIN管脚、2个SW管脚、VBST管脚和VFB管脚;所述电阻R503的一端接+12V电源,其另一端与电容C42连接后接地;所述电阻R503与电容C42的连接点与EN管脚连接;所述电阻R511的一端接PG管脚,其另一端与电容N3连接后接地;所述2个VREG5管脚短接后连接至电阻R511与电容N3的连接点;所述2个VIN管脚短接,连接至+12V电源;所述电容C346和电容C349呈并联连接,其一端连接+12V电源,另一端接地;所述电容C37的一端连接VBST管脚,另一端连接电阻R500;所述2个SW管脚短接,输出+1.8V电压,并连接至电阻R500;所述电阻R500的另一端与电容C38连接后接地;所述贴片电感器L2的一端与电阻R500连接;所述电容C39和电阻R496分别并联在贴片电感器L2的另一端与VFB管脚之间;所述电阻R497的一端与VFB管脚连接,另一端接地;所述电容C48、电容C45、电容C30和电容M30相互并联,一端连接相互短接的2个SW管脚,一端接地。
一种PCIE信号扩展设备的通讯测试方法,其特征在于测试方法包括串口自测和串口对测;其中,
所述串口自测的测试方法由以下步骤构成:
(1)将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与PCIE信号扩展设备连接;
(2)驱动PCIE信号扩展设备,对串口通讯进行测试;
(3)PCIE总线接口电路单元与被测PCIE信号扩展设备连接,通过PCIE转串口电路单元将PCIE信号转换成2路串口信号,分别是串口0信号和串口1信号;
(4)将串口测试电路单元中的插针连接器端子进行连接,其中,用1各跳帽连接串口0发送信号1端子和串口0接收信号2端子,用另一个跳帽连接串口1发送信号3端子和串口1接收信号4端子;
(5)打开串口测试软件,向串口0发送信号1端子发送任意数据,查看串口0接收信号2端子是否接收数据;同时向串口1发送信号3端子发送任意数据,查看串口1接收信号4端子是否接收数据;若串口0接收信号2端子接收到的数据与串口0发送信号1端子发送的数据相同,且串口1接收信号4端子接收到的数据与串口1发送信号3端子发送的数据相同,则证明PCIE信号扩展设备的该路PCIEx1通道通讯正常,完成串口自测;
所述串口对测的测试方法由以下步骤构成:
(1)将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与PCIE信号扩展设备连接;
(2)驱动PCIE信号扩展设备,对串口通讯进行测试;
(3)PCIE总线接口电路单元与被测PCIE信号扩展设备连接,通过PCIE转串口电路单元将PCIE信号转换成2路串口信号,分别是串口0信号和串口1信号;
(4)将串口测试电路单元中的插针连接器端子进行连接,其中,用1各跳帽连接串口0发送信号1端子和串口1发送信号3端子,用另一个跳帽连接串口0接收信号2端子和串口1接收信号4端子;
(5)打开串口测试软件,向串口0发送信号1端子发送任意数据,查看串口1接收信号4端子是否接收数据;若串口1接收信号4端子接收到的数据与串口0发送信号1端子发送的数据相同,则证明PCIE信号扩展设备的该路PCIEx1通道通讯正常,完成串口对测。
本发明的优越性:将PCIE信号转换成串口信号进行通讯测试,测试步骤简单;采用此方法搭建的测试平台仅需要一块板卡连接,不需要过多的测试线缆,测试连接简单;其结构简单、容易实现、操作方便的设备,其方法测试快速有效,且精度高。
附图说明
图1为本发明所涉一种PCIE信号扩展设备的整体结构示意图。
图2为本发明所涉一种PCIE信号扩展设备的一种实施方式的结构示意图。
图3为本发明所涉一种PCIE信号扩展设备中PCIE总线接口电路单元的结构示意图。
图4为本发明所涉一种PCIE信号扩展设备中PCIE转串口电路单元的结构示意图。
图5为本发明所涉一种PCIE信号扩展设备中串口测试电路单元的结构示意图。
图6为本发明所涉一种PCIE信号扩展设备中供电电路单元的结构示意图。
图7为本发明所涉一种PCIE信号扩展设备中供电电路单元的电路结构示意图(其中7-a为+3.3V电平供电电路模块,7-b为+1.8电平供电电路模块)。
图8为本发明所涉一种PCIE信号扩展设备的通讯测试方法的工作流程结构示意图。
具体实施方式
实施例:一种PCIE信号扩展设备,如图1、图2所示,其特征在于它包括PCIE总线接口电路单元、PCIE转串口电路单元、串口测试电路单元和供电电路单元;所述PCIE转串口电路单元分别与PCIE总线接口电路单元和串口测试电路单元呈双向连接;所述供电电路单元与PCIE转串口电路单元连接,为该信号扩展设备提供工作电源。
所述PCIE总线接口电路单元用于实现待测PCIE信号扩展设备中扩展PCIE信号的输入,它是由两路VPX连接器构成;其中,一个为VPX P0连接器,用于实现电源信号的输入,生成+12V供电电压,与PCIE转串口电路单元连接;另一个为VPX P1连接器用于实现待测PCIE信号扩展设备中扩展PCIE信号的通信,与PCIE转串口电路单元连接,如图3所示。
所述VPX P0连接器是ERNI公司的CPCI Express 254018 连接器,可实现+12V电源的输入;所述VPX P1连接器是ERNI公司的CPCI Express 973028连接器,实现PCIE信号的输入,如图3所示。
所述PCIE转串口电路单元用于实现PCIE总线协议到串口总线协议的转换,是由PCIE转串口芯片、EEP芯片和晶振构成;所述PCIE转串口芯片的一端与PCIE总线接口电路单元中VPX P1连接器相连,实现PCIE信号的通信,另一端与串口测试电路相连,实现串口信号的通信;所述EEP芯片与PCIE转串口芯片连接用于存储PCIE转串口芯片的软件配置;所述晶振与PCIE转串口芯片连接用于提供时钟输入,如图4所示。
所述PCIE转串口芯片采用DIODES公司的PI7C9X795芯片,完成一路x1的PCIE总线协议到2路串口总线协议的转换;所述EEP芯片是ATMEL公司的AT93C56芯片;所述晶振是唐山精锐公司的ZPB-26-14.7456MHz晶振,如图4所示。
所述串口测试电路用于实现不同测试方式下的串口信号测试连接,是由测试连接器构成;所述测试连接器是由1个2x2的2.54mm插针连接器及2个跳帽构成;所述插针连接器有4个端子,分别记作串口0发送信号1端子、串口0接收信号2端子、串口1发送信号3端子和串口1接收信号4端子;所述4个端子两两之间可以分别依1个跳帽实现相互间的数据通讯及测试,如图5所示。
所述供电电路是由2个供电电路模块构成,分别用于实现对PCIE转串口电路的+1.8V电平和+3.3V电平的供电,分别记作+1.8V电平供电电路模块和+3.3V电平供电电路模块,如图6、图7所示。
所述+3.3V电平供电电路模块是由电平转换芯片U20、电容C347、电容C350、电容C41、电阻R502、电阻R510、电容N2、电容C34、电阻R499、电容C35、贴片电感器L2、电容C36、电阻R494、电阻R495、电容C47、电容C44、电容C29和电容M29构成,如图7-a所示;所述电平转换芯片U20是TI公司的电平转换芯片TPS56428芯片,它有EN管脚、PG管脚、2个VREG5管脚、PWPD管脚、4个GND管脚、2个VIN管脚、2个SW管脚、VBST管脚和VFB管脚;所述电阻R502的一端接+12V电源,其另一端与电容C41连接后接地;所述电阻R502与电容C41的连接点与EN管脚连接;所述电阻R510的一端接PG管脚,其另一端与电容N2连接后接地;所述2个VREG5管脚短接后连接至电阻R510与电容N2的连接点;所述2个VIN管脚短接,连接至+12V电源;所述电容C347和电容C350呈并联连接,其一端连接+12V电源,另一端接地;所述电容C34的一端连接VBST管脚,另一端连接电阻R499;所述2个SW管脚短接,输出+3.3V电压,并连接至电阻R499;所述电阻R499的另一端与电容C35连接后接所述贴片电感器L2的一端与电阻R499连接;所述电容C36和电阻R494分别并联在贴片电感器L2的另一端与VFB管脚之间;所述电阻R495的一端与VFB管脚连接,另一端接地;所述电容C47、电容C44、电容C29和电容M29相互并联,一端连接相互短接的2个SW管脚,一端接地。
所述+1.8V电平供电电路模块是由电平转换芯片U21、电容C346、电容C349、电容C42、电阻R503、电阻R511、电容N3、电容C37、电阻R500、电容C38、贴片电感器L3、电容C39、电阻R496、电阻R497、电容C48、电容C45、电容C30和电容M30构成,如图7-b所示;所述电平转换芯片U21是TI公司的电平转换芯片TPS56428芯片,它有EN管脚、PG管脚、2个VREG5管脚、PWPD管脚、4个GND管脚、2个VIN管脚、2个SW管脚、VBST管脚和VFB管脚;所述电阻R503的一端接+12V电源,其另一端与电容C42连接后接地;所述电阻R503与电容C42的连接点与EN管脚连接;所述电阻R511的一端接PG管脚,其另一端与电容N3连接后接地;所述2个VREG5管脚短接后连接至电阻R511与电容N3的连接点;所述2个VIN管脚短接,连接至+12V电源;所述电容C346和电容C349呈并联连接,其一端连接+12V电源,另一端接地;所述电容C37的一端连接VBST管脚,另一端连接电阻R500;所述2个SW管脚短接,输出+1.8V电压,并连接至电阻R500;所述电阻R500的另一端与电容C38连接后接地;所述贴片电感器L2的一端与电阻R500连接;所述电容C39和电阻R496分别并联在贴片电感器L2的另一端与VFB管脚之间;所述电阻R497的一端与VFB管脚连接,另一端接地;所述电容C48、电容C45、电容C30和电容M30相互并联,一端连接相互短接的2个SW管脚,一端接地。
一种PCIE信号扩展设备的通讯测试方法,如图8所示,其特征在于测试方法包括串口自测和串口对测;其中,
所述串口自测的测试方法由以下步骤构成:
(1)将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与PCIE信号扩展设备连接;
(2)驱动PCIE信号扩展设备,对串口通讯进行测试;
(3)PCIE总线接口电路单元与被测PCIE信号扩展设备连接,通过PCIE转串口电路单元将PCIE信号转换成2路串口信号,分别是串口0信号和串口1信号;
(4)将串口测试电路单元中的插针连接器端子进行连接,其中,用1各跳帽连接串口0发送信号1端子和串口0接收信号2端子,用另一个跳帽连接串口1发送信号3端子和串口1接收信号4端子;
(5)打开串口测试软件,向串口0发送信号1端子发送任意数据,查看串口0接收信号2端子是否接收数据;同时向串口1发送信号3端子发送任意数据,查看串口1接收信号4端子是否接收数据;若串口0接收信号2端子接收到的数据与串口0发送信号1端子发送的数据相同,且串口1接收信号4端子接收到的数据与串口1发送信号3端子发送的数据相同,则证明PCIE信号扩展设备的该路PCIEx1通道通讯正常,完成串口自测;
所述串口对测的测试方法由以下步骤构成:
(1)将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与PCIE信号扩展设备连接;
(2)驱动PCIE信号扩展设备,对串口通讯进行测试;
(3)PCIE总线接口电路单元与被测PCIE信号扩展设备连接,通过PCIE转串口电路单元将PCIE信号转换成2路串口信号,分别是串口0信号和串口1信号;
(4)将串口测试电路单元中的插针连接器端子进行连接,其中,用1各跳帽连接串口0发送信号1端子和串口1发送信号3端子,用另一个跳帽连接串口0接收信号2端子和串口1接收信号4端子;
(5)打开串口测试软件,向串口0发送信号1端子发送任意数据,查看串口1接收信号4端子是否接收数据;若串口1接收信号4端子接收到的数据与串口0发送信号1端子发送的数据相同,则证明PCIE信号扩展设备的该路PCIEx1通道通讯正常,完成串口对测。
下面结合实施例及附图对本发明进一步详细说明。
请参照图1,所述一种PCIE信号扩展设备的通讯测试方法,其方法实现电路包括:PCIE总线接口电路、PCIE转串口电路、串口测试电路和供电电路。所述PCIE总线接口电路与PCIE转串口电路相连接,所述PCIE转串口电路与串口测试电路相连接,所述供电电路与PCIE转串口电路相连接。
请参照图3,所述发明方法实现电路的PCIE总线接口电路包含VPX连接器,用于实现电源信号的输入和待测PCIE信号扩展设备中扩展PCIE信号的输入,具体可采用ERNI公司的CPCI Express 254018 连接器实现+12V电源的输入,CPCI Express 973028连接器实现PCIE信号的输入。
请参照图4,所述发明方法实现电路的PCIE转串口电路用于实现PCIE总线协议到串口总线协议的转换,包含PCIE转串口芯片、EEP芯片和晶振,具体可采用DIODES公司的PI7C9X795芯片完成一路x1的PCIE总线协议到2路串口总线协议的转换,EEP芯片用于存储PI7C9X795芯片的软件配置,具体可选择ATMEL公司的AT93C56芯片,晶振为PI7C9X795芯片提供时钟输入,具体可采用唐山精锐公司的ZPB-26-14.7456MHz晶振。
请参照图5,所述发明方法实现电路的串口测试电路用于实现不同测试方式下的串口信号测试连接,包含测试连接器,具体可采用2x2的2.54mm插针连接器及跳帽实现测试所需连接关系的切换,串口测试电路中2x2的2.54mm插针连接器的1脚与串口0发送信号相连,2脚与串口0接收信号相连,3脚与串口1接收信号相连,4脚与串口1接收信号相连,测试过程中:采用一个跳帽连接1,2脚并采用另一个跳帽连接3,4脚,可实现串口0的通信自测试和串口1的通信自测试;采用一个跳帽连接1,3脚并采用另一个跳帽连接2,4脚,可实现串口0发送串口1接收的通信对测试和串口1发送串口0接收的通信对测试;
请参照图6,所述发明方法实现电路的供电电路用于实现对PCIE转串口电路的+1.8Vaux电平、+1.8V电平和+3.3V电平的供电,包含电平转换芯片、电感、电阻及电容,具体可采用TI公司的TPS56428芯片实现电平转换,分别完成+12V电平到+1.8V电平的转换以及+12V电平到+3.3V电平的转换。
所述发明的自测测试方法为:
步骤一:请参照图5,在串口测试电路2x2的2.54mm插针连接器中,采用一个跳帽连接1,2脚并采用另一个跳帽连接3,4脚。
步骤二:请参照图8,将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与本发明电路相连。
步骤三:安装PCIE信号扩展设备软件驱动及串口测试软件。
步骤四:打开串口测试软件,向串口0发送任意数据,查看串口0接收数据,并向串口1发送任意数据,查看串口1接收数据,当串口0接收数据与串口0发送数据相同且串口1接收数据与串口1发送数据相同,证明PCIE信号扩展设备的该路PCIEx1通道通讯正常。
所述发明的对侧测试方法为:
步骤一:请参照图4,在串口测试电路2x2的2.54mm插针连接器中,采用一个跳帽连接1,3脚并采用另一个跳帽连接2,4脚。
步骤二:请参照图6,将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与本发明电路相连。
步骤三:安装PCIE信号扩展设备软件驱动及串口测试软件。
步骤四:打开串口测试软件,向串口0发送任意数据,查看串口1接收数据,并向串口1发送任意数据,查看串口0接收数据,当串口1接收数据与串口0发送数据相同且串口0接收数据与串口1发送数据相同,证明PCIE信号扩展设备的该路PCIEx1通道通讯正常。
请参照图2,根据被测PCIE信号扩展设备的通道数量,可采用多套本发明电路集成在同一板卡上,以实现PCIE信号扩展设备多通道PCIE信号的通信测试,集成方法的实现电路包括:PCIE总线接口电路、PCIE转串口电路、串口测试电路和供电电路。所述PCIE总线接口电路与PCIE转串口电路相连接,所述PCIE转串口电路与串口测试电路相连接,所述供电电路与PCIE转串口电路相连接。
所述发明方法实现电路的PCIE总线接口电路用于实现N路待测PCIE信号扩展设备中扩展PCIE信号的输入,具体可采用ERNI公司的CPCI Express 973028连接器实现PCIE信号的输入。
所述发明方法实现电路的PCIE转串口电路用于实现N路PCIE总线协议到串口总线协议的转换,具体可采用N片DIODES公司的PI7C9X795芯片完成N路PCIE x1总线协议到2N路串口总线协议的转换。
所述发明方法实现电路的串口测试电路用于实现不同测试方式下的2N路串口信号测试连接,具体可采用2x2的2.54mm插针连接器及跳帽实现测试所需连接转系的切换。
所述发明方法实现电路的供电电路用于实现对PCIE转串口电路的+1.8Vaux电平、+1.8V电平和+3.3V电平的供电,具体可采用ERNI公司的CPCI-E UPM 254018连接器实现+12V电源的引入,并采用3片TI公司的TPS56428芯片实现电平转换,分别完成+12V电平到+1.8Vaux电平的转换、+12V电平到+1.8V电平的转换以及+12V电平到+3.3V电平的转换。

Claims (10)

1.一种PCIE信号扩展设备,其特征在于它包括PCIE总线接口电路单元、PCIE转串口电路单元、串口测试电路单元和供电电路单元;所述PCIE转串口电路单元分别与PCIE总线接口电路单元和串口测试电路单元呈双向连接;所述供电电路单元与PCIE转串口电路单元连接,为该信号扩展设备提供工作电源。
2.根据权利要求1所述一种PCIE信号扩展设备,其特征在于所述PCIE总线接口电路单元用于实现待测PCIE信号扩展设备中扩展PCIE信号的输入,它是由两路VPX连接器构成;其中,一个为VPX P0连接器,用于实现电源信号的输入,生成+12V供电电压,与PCIE转串口电路单元连接;另一个为VPX P1连接器用于实现待测PCIE信号扩展设备中扩展PCIE信号的通信,与PCIE转串口电路单元连接。
3.根据权利要求2所述一种PCIE信号扩展设备,其特征在于所述VPX P0连接器是ERNI公司的CPCI Express 254018 连接器,可实现+12V电源的输入;所述VPX P1连接器是ERNI公司的CPCI Express 973028连接器,实现PCIE信号的输入。
4.根据权利要求1所述一种PCIE信号扩展设备,其特征在于所述PCIE转串口电路单元用于实现PCIE总线协议到串口总线协议的转换,是由PCIE转串口芯片、EEP芯片和晶振构成;所述PCIE转串口芯片的一端与PCIE总线接口电路单元中VPX P1连接器相连,实现PCIE信号的通信,另一端与串口测试电路相连,实现串口信号的通信;所述EEP芯片与PCIE转串口芯片连接用于存储PCIE转串口芯片的软件配置;所述晶振与PCIE转串口芯片连接用于提供时钟输入。
5.根据权利要求4所述一种PCIE信号扩展设备,其特征在于所述PCIE转串口芯片采用DIODES公司的PI7C9X795芯片,完成一路x1的PCIE总线协议到2路串口总线协议的转换;所述EEP芯片是ATMEL公司的AT93C56芯片;所述晶振是唐山精锐公司的ZPB-26-14.7456MHz晶振。
6.根据权利要求1所述一种PCIE信号扩展设备,其特征在于所述串口测试电路单元用于实现不同测试方式下的串口信号测试连接,是由测试连接器构成;所述测试连接器是由1个2x2的2.54mm插针连接器及2个跳帽构成;所述插针连接器有4个端子,分别记作串口0发送信号1端子、串口0接收信号2端子、串口1发送信号3端子和串口1接收信号4端子;所述4个端子两两之间可以分别依1个跳帽实现相互间的数据通讯及测试。
7.根据权利要求1所述一种PCIE信号扩展设备,其特征在于所述供电电路单元是由2个供电电路模块构成,分别用于实现对PCIE转串口电路的+1.8V电平和+3.3V电平的供电,分别记作+1.8V电平供电电路模块和+3.3V电平供电电路模块。
8.根据权利要求7所述一种PCIE信号扩展设备,其特征在于所述+3.3V电平供电电路模块是由电平转换芯片U20、电容C347、电容C350、电容C41、电阻R502、电阻R510、电容N2、电容C34、电阻R499、电容C35、贴片电感器L2、电容C36、电阻R494、电阻R495、电容C47、电容C44、电容C29和电容M29构成;所述电平转换芯片U20是TI公司的电平转换芯片TPS56428芯片,它有EN管脚、PG管脚、2个VREG5管脚、PWPD管脚、4个GND管脚、2个VIN管脚、2个SW管脚、VBST管脚和VFB管脚;所述电阻R502的一端接+12V电源,其另一端与电容C41连接后接地;所述电阻R502与电容C41的连接点与EN管脚连接;所述电阻R510的一端接PG管脚,其另一端与电容N2连接后接地;所述2个VREG5管脚短接后连接至电阻R510与电容N2的连接点;所述2个VIN管脚短接,连接至+12V电源;所述电容C347和电容C350呈并联连接,其一端连接+12V电源,另一端接地;所述电容C34的一端连接VBST管脚,另一端连接电阻R499;所述2个SW管脚短接,输出+3.3V电压,并连接至电阻R499;所述电阻R499的另一端与电容C35连接后接所述贴片电感器L2的一端与电阻R499连接;所述电容C36和电阻R494分别并联在贴片电感器L2的另一端与VFB管脚之间;所述电阻R495的一端与VFB管脚连接,另一端接地;所述电容C47、电容C44、电容C29和电容M29相互并联,一端连接相互短接的2个SW管脚,一端接地。
9.根据权利要求1所述一种PCIE信号扩展设备,其特征在于所述+1.8V电平供电电路模块是由电平转换芯片U21、电容C346、电容C349、电容C42、电阻R503、电阻R511、电容N3、电容C37、电阻R500、电容C38、贴片电感器L3、电容C39、电阻R496、电阻R497、电容C48、电容C45、电容C30和电容M30构成;所述电平转换芯片U21是TI公司的电平转换芯片TPS56428芯片,它有EN管脚、PG管脚、2个VREG5管脚、PWPD管脚、4个GND管脚、2个VIN管脚、2个SW管脚、VBST管脚和VFB管脚;所述电阻R503的一端接+12V电源,其另一端与电容C42连接后接地;所述电阻R503与电容C42的连接点与EN管脚连接;所述电阻R511的一端接PG管脚,其另一端与电容N3连接后接地;所述2个VREG5管脚短接后连接至电阻R511与电容N3的连接点;所述2个VIN管脚短接,连接至+12V电源;所述电容C346和电容C349呈并联连接,其一端连接+12V电源,另一端接地;所述电容C37的一端连接VBST管脚,另一端连接电阻R500;所述2个SW管脚短接,输出+1.8V电压,并连接至电阻R500;所述电阻R500的另一端与电容C38连接后接地;所述贴片电感器L2的一端与电阻R500连接;所述电容C39和电阻R496分别并联在贴片电感器L2的另一端与VFB管脚之间;所述电阻R497的一端与VFB管脚连接,另一端接地;所述电容C48、电容C45、电容C30和电容M30相互并联,一端连接相互短接的2个SW管脚,一端接地。
10.一种PCIE信号扩展设备的通讯测试方法,其特征在于测试方法包括串口自测和串口对测;其中,
所述串口自测的测试方法由以下步骤构成:
(1)将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与PCIE信号扩展设备连接;
(2)驱动PCIE信号扩展设备,对串口通讯进行测试;
(3)PCIE总线接口电路单元与被测PCIE信号扩展设备连接,通过PCIE转串口电路单元将PCIE信号转换成2路串口信号,分别是串口0信号和串口1信号;
(4)将串口测试电路单元中的插针连接器端子进行连接,其中,用1各跳帽连接串口0发送信号1端子和串口0接收信号2端子,用另一个跳帽连接串口1发送信号3端子和串口1接收信号4端子;
(5)打开串口测试软件,向串口0发送信号1端子发送任意数据,查看串口0接收信号2端子是否接收数据;同时向串口1发送信号3端子发送任意数据,查看串口1接收信号4端子是否接收数据;若串口0接收信号2端子接收到的数据与串口0发送信号1端子发送的数据相同,且串口1接收信号4端子接收到的数据与串口1发送信号3端子发送的数据相同,则证明PCIE信号扩展设备的该路PCIEx1通道通讯正常,完成串口自测;
所述串口对测的测试方法由以下步骤构成:
(1)将PC机与被测PCIE信号扩展设备相连,并将被测PCIE信号扩展设备与PCIE信号扩展设备连接;
(2)驱动PCIE信号扩展设备,对串口通讯进行测试;
(3)PCIE总线接口电路单元与被测PCIE信号扩展设备连接,通过PCIE转串口电路单元将PCIE信号转换成2路串口信号,分别是串口0信号和串口1信号;
(4)将串口测试电路单元中的插针连接器端子进行连接,其中,用1各跳帽连接串口0发送信号1端子和串口1发送信号3端子,用另一个跳帽连接串口0接收信号2端子和串口1接收信号4端子;
(5)打开串口测试软件,向串口0发送信号1端子发送任意数据,查看串口1接收信号4端子是否接收数据;若串口1接收信号4端子接收到的数据与串口0发送信号1端子发送的数据相同,则证明PCIE信号扩展设备的该路PCIEx1通道通讯正常,完成串口对测。
CN201811159112.6A 2018-09-30 2018-09-30 一种pcie信号扩展设备及通讯测试方法 Pending CN109359074A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811159112.6A CN109359074A (zh) 2018-09-30 2018-09-30 一种pcie信号扩展设备及通讯测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811159112.6A CN109359074A (zh) 2018-09-30 2018-09-30 一种pcie信号扩展设备及通讯测试方法

Publications (1)

Publication Number Publication Date
CN109359074A true CN109359074A (zh) 2019-02-19

Family

ID=65348590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811159112.6A Pending CN109359074A (zh) 2018-09-30 2018-09-30 一种pcie信号扩展设备及通讯测试方法

Country Status (1)

Country Link
CN (1) CN109359074A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851377A (zh) * 2019-11-08 2020-02-28 英业达科技有限公司 高速串行计算机扩展总线电路拓扑
CN113568855A (zh) * 2021-07-30 2021-10-29 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202838320U (zh) * 2012-10-16 2013-03-27 浪潮集团有限公司 一种可配置的pcie2.0转串口终端
CN203455836U (zh) * 2013-09-28 2014-02-26 郑州人民医院 一种电脑com口数据通讯的测试装置
CN205375068U (zh) * 2015-12-03 2016-07-06 湖南兴天电子科技有限公司 一种基于x86加fpga体系架构的飞控计算机装置
CN207601786U (zh) * 2017-11-23 2018-07-10 研祥智能科技股份有限公司 一种计算机多功能扩展电路
CN108446193A (zh) * 2018-03-05 2018-08-24 深圳怡化电脑股份有限公司 一种串口测试***及方法
CN207867496U (zh) * 2018-02-06 2018-09-14 西安凌北电子科技有限公司 一种基于PXIe总线的多路串口卡

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202838320U (zh) * 2012-10-16 2013-03-27 浪潮集团有限公司 一种可配置的pcie2.0转串口终端
CN203455836U (zh) * 2013-09-28 2014-02-26 郑州人民医院 一种电脑com口数据通讯的测试装置
CN205375068U (zh) * 2015-12-03 2016-07-06 湖南兴天电子科技有限公司 一种基于x86加fpga体系架构的飞控计算机装置
CN207601786U (zh) * 2017-11-23 2018-07-10 研祥智能科技股份有限公司 一种计算机多功能扩展电路
CN207867496U (zh) * 2018-02-06 2018-09-14 西安凌北电子科技有限公司 一种基于PXIe总线的多路串口卡
CN108446193A (zh) * 2018-03-05 2018-08-24 深圳怡化电脑股份有限公司 一种串口测试***及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZEROARCHIVES: "怎样测试串口和串口线是否正常", 《HTTPS://WWW.CNBLOGS.COM/NETLYF/P/6265796.HTML》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851377A (zh) * 2019-11-08 2020-02-28 英业达科技有限公司 高速串行计算机扩展总线电路拓扑
CN110851377B (zh) * 2019-11-08 2023-09-12 英业达科技有限公司 高速串行计算机扩展总线电路拓扑
CN113568855A (zh) * 2021-07-30 2021-10-29 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置
CN113568855B (zh) * 2021-07-30 2024-05-14 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置

Similar Documents

Publication Publication Date Title
CN104239169A (zh) 信号测试卡及方法
CN201319606Y (zh) 测试治具
CN204405775U (zh) 多接口线缆测试仪
CN109359074A (zh) 一种pcie信号扩展设备及通讯测试方法
CN210742925U (zh) 一种仿真器接口转接电路板和开发测试***
CN204539303U (zh) 带复用功能的高清晰度多媒体接口及电视机
CN201780572U (zh) 一种调试电路板
CN201629463U (zh) 一种rj45连接器和以太网供电***
CN109358995A (zh) 一种多功能测试背板及测试方法
CN217562026U (zh) 硬件仿真加速器的串口转接板及***
CN104994040A (zh) 一种以太网交换机及其应用的端口复用方法
CN206363306U (zh) 一种终端及其串口通信电路
CN103150280A (zh) 一种总线接口转接板和数据传输***
CN205080389U (zh) 底座内可通过有线网络联接internet的控制电路
CN205139898U (zh) 一种物联网硬件开发板
CN209330163U (zh) 适用于230MHz电力无线专网集中器上行通信模块
CN201656197U (zh) 一种具有无线上网功能的转接装置
CN211375588U (zh) 一种多调试接口切换电路
CN204008993U (zh) 一种小型化非原理性复用自动测试装置
CN204697180U (zh) 机芯主板及电视机
CN210807520U (zh) 一种双***联网一体机
CN202206391U (zh) 无线通信网络有线扩展装置
CN207397258U (zh) 一种测试用九针转sfp接口电路
Chen et al. FPGA-based Train Onboard PCIe Board Design and Implementation
CN202662010U (zh) Fpga互联装置、验证板及soc***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190219