CN109345442A - 一种基于以太网传输的fpga幸运成像***及方法 - Google Patents
一种基于以太网传输的fpga幸运成像***及方法 Download PDFInfo
- Publication number
- CN109345442A CN109345442A CN201811082832.7A CN201811082832A CN109345442A CN 109345442 A CN109345442 A CN 109345442A CN 201811082832 A CN201811082832 A CN 201811082832A CN 109345442 A CN109345442 A CN 109345442A
- Authority
- CN
- China
- Prior art keywords
- module
- ethernet
- data
- image
- ddr3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000005540 biological transmission Effects 0.000 title claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 55
- 230000007704 transition Effects 0.000 claims abstract description 7
- 230000006870 function Effects 0.000 claims description 16
- 238000011161 development Methods 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 8
- 238000003672 processing method Methods 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009510 drug design Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
本发明涉及一种基于以太网传输的FPGA幸运成像***及方法，属图像处理技术领域。本发明通过PC端的千兆以太网将图像数据发送到FPGA的以太网芯片，通过FIFO过渡，将所接收到图像数据保存到DDR3存储模块。随后FPGA从DDR3存储模块中读取出图像数据，并通过比较得出每一张图像的最大值，并将比较出的最大值保存。然后，通过将这些最大值排序从而找到效果最好的1%张图像。最后，将所得的这些图像配准叠加，得到一张人工合成的图像并将这张图像通过以太网芯片回传到上位机，同时通过VGA模块显示出来，方便观测。以上就是整个***的传输和处理过程，整个处理过程相对于传统的幸运成像处理方法在速度上会有很大的提升。
Description
技术领域
本发明涉及一种基于以太网传输的FPGA幸运成像***及方法，属于图像处理技术领域和电子***技术领域。
背景技术
千兆以太网是1997年提出，1998年获得批准的局域网通信规范。发展到如今，千兆以太网已经获得极大的普及。虽然万兆以太网的技术也已经成熟，但是目前就普及度而言远远不如千兆以太网。本设计采用千兆以太网也是考虑到在很多天文CCD相机上配备的都是千兆以太网接口。此外，千兆以太网的高速和全双工的特性也非常符合本设计的要求。在FPGA上实现以太网的收发技术也已十分成熟，准确的说，以太网是FPGA数据传输的主要方式之一。而在以太网的各种通信协议中，本***选用了速度快且控制简单的UDP协议。
幸运成像技术是为了解决大气噪声干扰而应运而生的一种事后处理技术。具体的是在一系列短曝光图像中选出少量高质量的图像，然后对这些图像进行配准和叠加的事后处理技术。通过这种技术处理出来的图像会更加清晰，方便观测，相较于使用天文望远镜来拍摄，费用低了很多。然而这种事后处理技术的缺陷是必须在对选定天文目标观测完成之后再对所得图像进行处理，这就使得天文学家无法知道关于所拍摄图像的实时信息，以至于不能及时发现观测过程中可能出现的问题，并做出快速决策。解决这一问题的办法是改进算法，增加硬件的处理能力，将幸运成像技术实时或准实时化。相较于传统的在PC上用matlab靠CPU做串行处理的方式而言，FPGA具有并行性和灵活性的特点，还能提供强大的并行计算能力和内存带宽。而当前，FPGA的主要应用领域之一就是图像处理。此外，本课题最大的突破是实现了半实时处理。若有需要，只要在本工程上稍加修改，将本来由PC发送到FPGA的图像数据变为把相机连接到FPGA上，将拍摄到的图像直接发送给FPGA进行处理，即可以实现实时处理。
发明内容
本发明要解决的技术问题是：本发明提供一种基于以太网传输的FPGA幸运成像***及方法，用于解决现有PC机上利用MATLAB进行幸运成像处理速度慢、现有的FPGA幸运成像***图像数据来源传输速度过慢、且不能实时处理的问题。
本发明技术方案是：一种基于以太网传输的FPGA幸运成像***，包括上位机、FPGA开发板、VGA显示器；FPGA开发板包括以太网模块、FIFO模块、DDR3写数据模块、DDR3读数据模块、DDR3存储模块、幸运成像算法处理模块、VGA显示模块；
所述上位机用于通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；
所述以太网模块用于接收上位机传送过来的图像数据后将数据传送给FIFO模块、且接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；
所述FIFO模块用于过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；
所述DDR3写数据模块用于接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；
所述DDR3读数据模块用于将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；
所述DDR3存储模块用于存储FIFO模块传输过来的图像数据；
所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块；
所述VGA显示模块用于驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示，VGA显示器用于对高分辨率图像数据进行显示。
所述上位机采用有千兆以太网收发功能的PC或者具有以太网接口的相机；所述以太网模块采用RTL8211EG以太网PHY芯片。
一种基于以太网传输的FPGA幸运成像方法，所述方法的具体步骤如下：
Step1、首先上位机通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；
Step2、以太网模块接收上位机传送过来的图像数据后将数据传送给FIFO模块；
Step3、FIFO模块过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；
Step4、DDR3写数据模块接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；
Step5、DDR3读数据模块将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；
Step6、幸运成像算法处理模块接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给以太网模块和VGA显示模块；
Step7、以太网模块接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；
Step8、VGA显示模块驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示。
本发明的工作原理是：
所述以太网模块由以太网接收模块和发送模块组成。其中，以太网接收模块如图3左侧所示，用于接收上位机发送过来的图像，并将图像借助FIFO模块保存到DDR3存储模块中。在接收过程中，以太网模块先接收前导码，若前导码正确，则继续接收目标的MAC地址，若MAC地址正确，再接收剩余的IP TYPE、虚拟包头、UDP端口号、以及数据包长。这些数据接收完毕后，包文中过来的数据就是真正的图像数据了，此时，本***会将这些图像数据接收到FIFO模块内。以太网发送模块则是在整个幸运成像算法处理模块进行图像处理的过程结束后，将所得的结果发送到上位机。以太网的发送流程如图3右侧所示，先发送前导码再发送MAC地址、IP TYPE、虚拟包头、UDP端口号、数据包长和真正的图像数据（即处理结果）。
所述DDR3存储模块，其功能是缓存以太网接收的全部图像数据，并在需要时，为选图模块和配准模块提供数据。
所述以太网模块传给DDR3存储模块的数据必须要经过FIFO模块过渡到DDR3存储模块，因为通过千兆以太网的UDP协议发送的数据是以数据包的形式发送过去的。一个包里面的数据无法直接保存到DDR3存储模块内，以此，本***采用FIFO模块起到一个过渡作用。
所述DDR3存储模块，其意义在于为进行像素最大值的比较以及进行后续的处理提供数据；由于以太网的数据是通过数据包形式发送到FPGA核心板的，所以，比较最大值就不能在接收数据的过程中同时进行。综上所述，本***要将数据先存到DDR3存储模块内再依次读出进行比较。
所述上位机可以采用安装了以太网收发功能软件的PC，所述以太网模块，其功能是实现接收从上位机发送过来的图像数据，将数据通过FIFO模块发送给DDR3存储模块，并且在整个幸运成像算法处理模块完成后，将图像通过以太网模块回传给上位机。因此，该以太网模块又可以细分为接收和发送两个模块。
所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块。
所述幸运成像算法处理模块由选图模块、配准模块和叠加模块三个模块组成，而在选图模块又细分成两个子模块，即最大灰度值求解模块以及最大灰度值排序模块。
所述选图模块中的最大灰度值求解模块，其功能是将保存到DDR3内的图像读取出来，并逐个进行比较该图像的所有像素值，以找出每帧图像的最大灰度值并将其保存在片内RAM中供排序使用。在该模块处理过程中，要判断像素数据是否满足配准对最大灰度值位置的要求。满足，则在RAM相应的地址空间中保存该像素值；不满足，则在RAM相应的地址空间中存入与该最大灰度值相同比特位数的零值。此外，在向RAM中保存每帧图像最大灰度值时，要同时将该最大灰度值所在的图像序号及位置参数一并保存在RAM相应地址空间中，以便于排序模块使用。
所述选图模块中的最大灰度值排序模块，其功能是对保存在片内RAM中的最大灰度值进行排序，并保存所需最大灰度值及其相关信息。在排序过程中，每取出一个最大灰度值后，要判断此时读出的最大灰度值是否为已排过序并保存的像素值。若是，则保持上一缓存的像素值数据不变；否则，若当前像素值大于缓存的上一像素值时，则改变缓存的像素值数据为当前较大者。每进行完一轮比较，保存一次当前缓存的像素值。按此方法进行排序，直到满足要取出的像素个数为止。与此同时，选图模块工作完成后会发出图像序号及最大灰度值位置的信号以启动配准模块工作。
所述幸运成像算法处理模块中的配准模块，其功能是用选图模块中得出的最大灰度值所在图像序号以及其位置参数，计算出要截取的图像首地址，然后发送给DDR3读数据模块，以便从DRR3存储模块中读出相应的图像像素值，供叠加模块使用。
所述幸运成像算法处理模块中的叠加模块，其功能是将选出并配准过的全部图像叠加在一起，但在处理第一帧图像时该图像的各像素依次进入缓存器1，待存储完成后再从缓存器1中依次读出，同时与初值为0的叠加图像的对应像素依次相加；相当于第一帧图像直接缓存到缓存器3，为下一次的叠加做准备。在第一帧图像各像素依次从缓存器3缓存进入缓存器2的同时，第二帧图像各像素也在依次缓存进缓存器1，当缓存器1和缓存器2同时完成缓存后，再同时将两个缓存器中的像素依次读出并相加后缓存进入缓存器3。依此方式，将选出的所有图像叠加。最后所得的叠加图像就是重建的高分辨率图像，它是暂存在缓存器3中，当读出信号到来后再将其逐像素的读出存入相应位置。
所述VGA显示驱动模块，其功能是为外部VGA显示设备（如液晶或CRT显示器）准备图像数据，以便将***处理所得到的最终重建高分辨图像输出至FPGA芯片外部的显示驱动单元。
本发明的有益效果是：本发明针对在PC上用MATLAB来进行幸运成像处理在速度上的不足，提供了一种基于以太网传输的FPGA幸运成像***及其实现方法，以实现在FPGA上进行幸运成像处理技术，并且用以太网来通信，提升传输速度。本***不仅提升了幸运成像技术的处理速度，也为幸运成像的实时处理打下了坚实的基础；
本发明结合了以太网来传输数据，相较于从内存设备中读取数据，速度提高了很多。此外，本发明在一定程度上克服了传统CPU+MATLAB处理幸运成像算法速度过慢并且资源配置需求特别大的缺点，推动了幸运成像技术实时化的发展。本发明设计合理，构思巧妙，实时性好，在天文图像处理领域有一定的应用价值。
附图说明
图1是本发明的***框图；
图2是本发明的FPGA控制框图；
图3是本发明的以太网模块控制框图。
具体实施方式
下面结合附图和具体实施例，对本发明作进一步说明。
实施例1：如图1-3所示，一种基于以太网传输的FPGA幸运成像***，包括上位机、FPGA开发板、VGA显示器；FPGA开发板包括以太网模块、FIFO模块、DDR3写数据模块、DDR3读数据模块、DDR3存储模块、幸运成像算法处理模块、VGA显示模块；
所述上位机用于通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；
所述以太网模块用于接收上位机传送过来的图像数据后将数据传送给FIFO模块、且接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；
所述FIFO模块用于过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；
所述DDR3写数据模块用于接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；
所述DDR3读数据模块用于将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；
所述DDR3存储模块用于存储FIFO模块传输过来的图像数据；
所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块；
所述VGA显示模块用于驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示，VGA显示器用于对高分辨率图像数据进行显示。
所述上位机采用有千兆以太网收发功能的PC或者具有以太网接口的相机；所述以太网模块采用RTL8211EG以太网PHY芯片。
一种基于以太网传输的FPGA幸运成像方法，所述方法的具体步骤如下：
Step1、首先上位机通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；
Step2、以太网模块接收上位机传送过来的图像数据后将数据传送给FIFO模块；
Step3、FIFO模块过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；
Step4、DDR3写数据模块接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；
Step5、DDR3读数据模块将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；
Step6、幸运成像算法处理模块接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给以太网模块和VGA显示模块；
Step7、以太网模块接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；
Step8、VGA显示模块驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示。
本发明的工作原理是：
所述以太网模块由以太网接收模块和发送模块组成。其中，以太网接收模块如图3左侧所示，用于接收上位机发送过来的图像，并将图像借助FIFO模块保存到DDR3存储模块中。在接收过程中，以太网模块先接收前导码，若前导码正确，则继续接收目标的MAC地址，若MAC地址正确，再接收剩余的IP TYPE、虚拟包头、UDP端口号、以及数据包长。这些数据接收完毕后，包文中过来的数据就是真正的图像数据了，此时，本***会将这些图像数据接收到FIFO模块内。以太网发送模块则是在整个幸运成像算法处理模块进行图像处理的过程结束后，将所得的结果发送到上位机。以太网的发送流程如图3右侧所示，先发送前导码再发送MAC地址、IP TYPE、虚拟包头、UDP端口号、数据包长和真正的图像数据（即处理结果）。
所述DDR3存储模块，其功能是缓存以太网接收的全部图像数据，并在需要时，为选图模块和配准模块提供数据。
所述以太网模块传给DDR3存储模块的数据必须要经过FIFO模块过渡到DDR3存储模块，因为通过千兆以太网的UDP协议发送的数据是以数据包的形式发送过去的。一个包里面的数据无法直接保存到DDR3存储模块内，以此，本***采用FIFO模块起到一个过渡作用。
所述DDR3存储模块，其意义在于为进行像素最大值的比较以及进行后续的处理提供数据；由于以太网的数据是通过数据包形式发送到FPGA核心板的，所以，比较最大值就不能在接收数据的过程中同时进行。综上所述，本***要将数据先存到DDR3存储模块内再依次读出进行比较。
所述上位机可以采用安装了以太网收发功能软件的PC，所述以太网模块，其功能是实现接收从上位机发送过来的图像数据，将数据通过FIFO模块发送给DDR3存储模块，并且在整个幸运成像算法处理模块完成后，将图像通过以太网模块回传给上位机。因此，该以太网模块又可以细分为接收和发送两个模块。
所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块。
上面结合附图对本发明的具体实施例作了详细说明，但是本发明并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (3)
1.一种基于以太网传输的FPGA幸运成像***，其特征在于：包括上位机、FPGA开发板、VGA显示器；FPGA开发板包括以太网模块、FIFO模块、DDR3写数据模块、DDR3读数据模块、DDR3存储模块、幸运成像算法处理模块、VGA显示模块；
所述上位机用于通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；
所述以太网模块用于接收上位机传送过来的图像数据后将数据传送给FIFO模块、且接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；
所述FIFO模块用于过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；
所述DDR3写数据模块用于接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；
所述DDR3读数据模块用于将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；
所述DDR3存储模块用于存储FIFO模块传输过来的图像数据；
所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块；
所述VGA显示模块用于驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示，VGA显示器用于对高分辨率图像数据进行显示。
2.根据权利要求1所述的基于以太网传输的FPGA幸运成像***，其特征在于：所述上位机采用有千兆以太网收发功能的PC或者具有以太网接口的相机；所述以太网模块采用RTL8211EG以太网PHY芯片。
3.一种基于以太网传输的FPGA幸运成像方法，其特征在于：所述方法的具体步骤如下：
Step1、首先上位机通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；
Step2、以太网模块接收上位机传送过来的图像数据后将数据传送给FIFO模块；
Step3、FIFO模块过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；
Step4、DDR3写数据模块接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；
Step5、DDR3读数据模块将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；
Step6、幸运成像算法处理模块接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给以太网模块和VGA显示模块；
Step7、以太网模块接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；
Step8、VGA显示模块驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811082832.7A CN109345442A (zh) | 2018-09-17 | 2018-09-17 | 一种基于以太网传输的fpga幸运成像***及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811082832.7A CN109345442A (zh) | 2018-09-17 | 2018-09-17 | 一种基于以太网传输的fpga幸运成像***及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109345442A true CN109345442A (zh) | 2019-02-15 |
Family
ID=65305298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811082832.7A Pending CN109345442A (zh) | 2018-09-17 | 2018-09-17 | 一种基于以太网传输的fpga幸运成像***及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109345442A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111294520A (zh) * | 2020-03-16 | 2020-06-16 | 昆明理工大学 | 一种基于fpga的实时幸运成像方法及*** |
| CN113393365A (zh) * | 2021-06-02 | 2021-09-14 | 昆明理工大学 | 一种基于fpga的实时频域幸运成像方法及*** |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105262970A (zh) * | 2015-10-14 | 2016-01-20 | 深圳先进技术研究院 | 一种基于图像数据的封装方法及*** |
| CN105791777A (zh) * | 2016-04-20 | 2016-07-20 | 安徽师范大学 | 基于fpga的千兆以太网视频多路采集传输*** |
| CN106603172A (zh) * | 2016-11-24 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种应用于无线电监测接收机的带时间戳数据分时读写方法 |
| CN107171978A (zh) * | 2017-05-26 | 2017-09-15 | 中国科学院西安光学精密机械研究所 | 千兆以太网的多通道数据循环采集***及采集方法 |
| CN108171645A (zh) * | 2017-11-22 | 2018-06-15 | 昆明理工大学 | 一种基于fpga的幸运成像处理*** |
-
2018
- 2018-09-17 CN CN201811082832.7A patent/CN109345442A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105262970A (zh) * | 2015-10-14 | 2016-01-20 | 深圳先进技术研究院 | 一种基于图像数据的封装方法及*** |
| CN105791777A (zh) * | 2016-04-20 | 2016-07-20 | 安徽师范大学 | 基于fpga的千兆以太网视频多路采集传输*** |
| CN106603172A (zh) * | 2016-11-24 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种应用于无线电监测接收机的带时间戳数据分时读写方法 |
| CN107171978A (zh) * | 2017-05-26 | 2017-09-15 | 中国科学院西安光学精密机械研究所 | 千兆以太网的多通道数据循环采集***及采集方法 |
| CN108171645A (zh) * | 2017-11-22 | 2018-06-15 | 昆明理工大学 | 一种基于fpga的幸运成像处理*** |
Non-Patent Citations (2)
| Title |
|---|
| 俞鹏炜等: "基于FPGA的千兆以太网CMOS图像数据传输***设计", 《国外电子测量技术》 * |
| 李洪涛等: "《开发设计及应用》", 31 January 2013 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111294520A (zh) * | 2020-03-16 | 2020-06-16 | 昆明理工大学 | 一种基于fpga的实时幸运成像方法及*** |
| CN111294520B (zh) * | 2020-03-16 | 2024-03-29 | 昆明理工大学 | 一种基于fpga的实时幸运成像方法及*** |
| CN113393365A (zh) * | 2021-06-02 | 2021-09-14 | 昆明理工大学 | 一种基于fpga的实时频域幸运成像方法及*** |
| CN113393365B (zh) * | 2021-06-02 | 2023-04-18 | 昆明理工大学 | 一种基于fpga的实时频域幸运成像方法及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104902193B (zh) | 一种基于fpga对图像数据进行分割处理和显示的方法 | |
| CN111673735A (zh) | 一种基于单目视觉定位的机械臂控制方法及装置 | |
| CN109345442A (zh) | 一种基于以太网传输的fpga幸运成像***及方法 | |
| CN107347158A (zh) | 飞行器载荷终端图像压缩方法 | |
| CN101651828B (zh) | 基于dsp和fpga的雷达图像采集卡 | |
| CN113079361B (zh) | 医用内窥镜的超高清图像增强***及其方法 | |
| CN110276110A (zh) | 一种双目立体视觉***的软硬件协同设计方法 | |
| CN110390382A (zh) | 一种带新型特征图缓存模块的卷积神经网络硬件加速器 | |
| CN108171645A (zh) | 一种基于fpga的幸运成像处理*** | |
| CN111260553A (zh) | 一种基于远距离无损视频传输的国产视觉计算*** | |
| CN112399162B (zh) | 一种白平衡校正方法、装置、设备和存储介质 | |
| CN103916643A (zh) | 一种高速智能线阵彩色ccd相机 | |
| CN216057046U (zh) | Micro LED异形屏控制装置、***及终端设备 | |
| CN214587004U (zh) | 一种立体匹配加速电路、图像处理器及三维成像电子设备 | |
| CN106791803B (zh) | 一种扰动测量成像*** | |
| CN102217311A (zh) | 图像传送器和图像接收器 | |
| CN112634372B (zh) | 一种实时的双目相机矫正方法、装置及存储介质 | |
| CN103428496B (zh) | 一种空间tdiccd相机图像实时传输、压缩及存储装置 | |
| AU7278901A (en) | Image processing system, device, method, and computer program | |
| CN107707820A (zh) | 基于fpga的航空相机实时电子变倍*** | |
| CN116166185A (zh) | 缓存方法、图像传输方法、电子设备及存储介质 | |
| CN117132462A (zh) | 内窥镜图像拼接方法、装置、计算机设备和存储介质 | |
| CN107888945A (zh) | 一种图像传输方法及*** | |
| CN103647957A (zh) | 降低彩色图像实时传输数据量的方法 | |
| US7880742B2 (en) | Information processing device, data transmission method, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190215 |
|
| RJ01 | Rejection of invention patent application after publication |