CN109326638A - 金属氧化物半导体场效应晶体管结构及其制造方法 - Google Patents

金属氧化物半导体场效应晶体管结构及其制造方法 Download PDF

Info

Publication number
CN109326638A
CN109326638A CN201710637722.1A CN201710637722A CN109326638A CN 109326638 A CN109326638 A CN 109326638A CN 201710637722 A CN201710637722 A CN 201710637722A CN 109326638 A CN109326638 A CN 109326638A
Authority
CN
China
Prior art keywords
type semiconductor
well region
region
groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710637722.1A
Other languages
English (en)
Inventor
魏峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN201710637722.1A priority Critical patent/CN109326638A/zh
Publication of CN109326638A publication Critical patent/CN109326638A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种金属氧化物半导体场效应晶体管结构及其制造方法，该结构包括：第一型半导体衬底；第一型半导体衬底的正面依次形成有第一型半导体外延层、栅极氧化层及多晶栅极；第一型半导体外延层内形成有相互间隔的第二型半导体第一阱区和第二型半导体第二阱区，且第二型半导体第一阱区和第二型半导体第二阱区与多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；第二型半导体第一阱区内形成有第一型半导体第一源区，第二型半导体第二阱区形成有第一型半导体第二源区，且第一型半导体第一源区和第一型半导体第二源区形成在多晶栅极的两侧。该结构增加了反型沟道的宽度，减小了导通电阻，显著提高了电流导通能力。

Description

金属氧化物半导体场效应晶体管结构及其制造方法
技术领域
本发明属于半导体功率器件领域，尤其涉及一种金属氧化物半导体场效应晶体管结构及其制造方法。
背景技术
目前的垂直双扩散金属氧化物半导体场效应管(Vertical Double-diffused
Metal Oxide Semiconductor Field Effect Transistor，简称VDMOS)结构，如图1所示，VDMOS结构主要包括：半导体衬底10、半导体衬底形成有外延层11、外延层11内形成有两个相互间隔的半导体阱区12，两个半导体阱区12内分别形成源区13，外延层11上依次形成有栅氧化层14和多晶栅极15，两个源区13位于多晶栅极两侧，在源区13和半导体阱区12上形成两个源极16，在半导体衬底10的背面还形成有漏极17。
以N型VDMOS为例，当VDMOS工作时，漏极加上正电压，n型源区13和P型半导体阱区12通过源极16短接并加上低电位，多晶栅极加上正电压，当加在多晶栅极和源极间的电位Vgs超过VDMOS的阈值电压Vt时，多晶栅极下的p型半导体阱区12形成反型层，即形成反型沟道G，反型沟道G内形成载流子，载流子从源极16流向漏极17，源极16和漏极17之间形成电流。
该VDMOS工作时，只有位于多晶栅极下的半导体阱区形成反型沟道，反型沟道的宽度有限，因此导通电阻较大，电流导通能力较低。
发明内容
为提高VDMOS的电流导通能力，本发明提供金属氧化物半导体场效应晶体管结构及其制造方法。
根据本发明实施例的第一方面，提供一种金属氧化物半导体场效应晶体管结构，包括：
第一型半导体衬底；
所述第一型半导体衬底的正面依次形成有第一型半导体外延层、栅极氧化层及多晶栅极；
所述第一型半导体外延层内形成有相互间隔的第二型半导体第一阱区和第二型半导体第二阱区，且所述第二型半导体第一阱区和所述第二型半导体第二阱区与所述多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；
所述第二型半导体第一阱区内形成有第一型半导体第一源区，所述第二型半导体第二阱区形成有第一型半导体第二源区，且所述第一型半导体第一源区和所述第一型半导体第二源区形成在所述多晶栅极的两侧。
可选的，在所述第一型半导体外延层的上形成有凹槽，所述凹槽的深度沿所述第一方向，所述凹槽的宽度沿第二方向，所述凹槽的长度沿第三方向；
所述凹槽的表面及所述第一型半导体外延层的上表面形成有所述栅极氧化层；
所述多晶栅极形成在所述栅极氧化层上，且所述多晶栅极填充在形成有所述栅极氧化层的所述凹槽内；
所述第二型半导体第一阱区和所述第二型半导体第二阱区在所述第一型半导体外延层内沿所述第一方向具有厚度，沿所述第二方向具有宽度，沿述第三方向具有长度。
可选的，所述凹槽沿所述第三方向的长度小于所述第一型半导体外延层沿所述第三方向的长度。
可选的，所述第二型半导体第一阱区和所述第二型半导体第二阱区在所述第一方向具有相同的厚度，且所述凹槽的深度大于所述第二型半导体第一阱区的厚度。
可选的，所述第二型半导体第一阱区和所述第一型半导体第一源区上形成有第一源极，所述第二型半导体第二阱区和所述第一型半导体第二源区上形成有第二源极，所述第一型半导体衬底的背面形成有漏极。
根据本发明实施例的第二方面，提供一种金属氧化物半导体场效应晶体管结构的制造方法，所述方法包括：
提供一第一型半导体衬底；
在所述第一型半导体衬底的正面依次形成第一型半导体外延层、栅极氧化层及多晶栅极；
在所述第一型半导体外延层内注入第二型半导体材料，形成第二型半导体第一阱区和第二型半导体第二阱区，所述第二型半导体第一阱区和第二型半导体第二阱区相互间隔，且所述第二型半导体第一阱区和所述第二型半导体第二阱区与所述多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；
在所述第二型半导体第一阱区内注入第一型半导体材料形成第一型半导体第一源区，在所述第二型半导体第二阱区注入第一型半导体材料形成第一型半导体第二源区，且所述第一型半导体第一源区和所述第一型半导体第二源区形成在所述多晶栅极的两侧。
可选的，所述第一型半导体衬底的正面依次形成第一型半导体外延层、栅极氧化层及多晶栅极，具体包括：
在所述第一型半导体衬底的正面形成第一型半导体外延层；
在所述第一型半导体外延层的上形成凹槽，所述凹槽的深度沿所述第一方向，所述凹槽的宽度沿第二方向，所述凹槽的长度沿第三方向；
对所述第一型半导体外延层进行氧化，以在所述凹槽的表面及所述第一型半导体外延层的上表面形成栅极氧化层；
在所述栅极氧化层及形成有所述栅极氧化层的所述凹槽内形成多晶栅极。
可选的，所述第二型半导体第一阱区和所述第二型半导体第二阱区在所述第一型半导体外延层内沿所述第一方向具有厚度，沿所述第二方向具有宽度，沿所述第三方向具有长度。
可选的，在所述第二型半导体第一阱区内注入第一型半导体材料形成第一型半导体第一源区，在所述第二型半导体第二阱区注入第一型半导体材料形成第一型半导体第二源区之后，还包括：
在所述第二型半导体第一阱区和所述第一型半导体第一源区上形成第一源极；
在所述第二型半导体第二阱区和所述第一型半导体第二源区上形成第二源极。
可选的，在所述提供一第一型半导体衬底之后，还包括：在所述第一型半导体衬底的背面形成漏极。
基于上述技术方案，上述结构为垂直双扩散金属氧化物半导体场效应管VDMOS的基本层结构，由于第一阱区和第二阱区与多晶栅极在第一方向的投影和第二方向的投影均有重叠区域，因此，第一阱区和第二阱区可以在两个方向形成反型层，即形成反型沟道，与现有的VDMOS结构相比，增加了一个方向的反型沟道，因此，在VDMOS体积不变的情况下，反型沟道的宽度为两个方向的沟道宽度之和，因此增加了反型沟道的宽度，减小了导通电阻，显著提高了电流导通能力。
附图说明
图1为现有技术中的一种垂直双扩散金属氧化物半导体场效应管结构的立体图；
图2为本发明的一实施例提供的金属氧化物半导体场效应管结构的立体图；
图3为本发明的另一实施例提供的金属氧化物半导体场效应管结构的部分结构的立体图；
图4为图2中沿A-A方向的截面示意图；
图5为图2的主视图(即沿Y坐标轴的箭头方向的反方向的视图)；
图6为图2的右视图(沿X坐标轴的箭头方向的视图)；
图7为本发明的另一实施例提供的金属氧化物半导体场效应管结构的示意图；
图8为本发明的一实施例提供的金属氧化物半导体场效应管结构制造方法的流程图；
图9A-图9Q为本发明的另一实施例提供的金属氧化物半导体场效应管结构制造方法中各个步骤的沿A-A方向的截面示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。在本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。
下面参考附图详细描述本发明的各实施方式。
本发明实施例提供一金属氧化物半导体场效应晶体管结构，该结构包括：
第一型半导体衬底；
第一型半导体衬底的正面依次形成有第一型半导体外延层、栅极氧化层及多晶栅极；
第一型半导体外延层内形成有相互间隔的第二型半导体第一阱区和第二型半导体第二阱区，且所述第二型半导体第一阱区和所述第二型半导体第二阱区分别与多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；
第二型半导体第一阱区内设置有第一型半导体第一源区，第二型半导体第二阱区设置有第一型半导体第二源区，且第一型半导体第一源区和第一型半导体第二源区形成在多晶栅极的两侧。
上述结构中的第一型半导体衬底可以为N型半导体衬底或者P型半导体衬底，N型半导体衬底可以是通过在一定厚度的硅基底上注入N型半导体离子，形成高掺杂浓度的N型硅衬底，P型半导体衬底可以是通过在一定厚度的硅基底上注入P型半导体离子，形成高掺杂浓度的P型硅衬底。
第二型半导体第一阱区(以下简称第一阱区)和第二型半导体第二阱区(以下简称第二阱区)具有相同的材料和结构，第一阱区和第二阱区隔开设置，第一阱区与多晶栅极在第一方向的投影和第二方向的投影具有重叠区域，第二阱区域多晶硅极在第一方向的投影和第二方向的投影也具有重叠区域。
第一源区和第二源区具有相同的材料和结构，二者位于多晶栅极的两侧。
上述的第一型半导体可以为N型半导体，第二型半导体为P型半导体，此时该11金属氧化物半导体场效应晶体管结构可以形成N型VDMOS结构；或者第一型半导体为P型半导体，第二型半导体为N型半导体，此时该金属氧化物半导体场效应晶体管结构可以形成P型VDMOS结构。
N型半导体具体可以为在锗或者硅类半导体材料中掺杂Ⅴ族元素(例如，磷、砷、锑等)形成的半导体；P型半导体具体可以为在硅半导体材料中掺杂三价元素(例如，硼)形成的半导体。
上述的第一方向和第二方向为不同的方向，第一方向和第二方向可以是互相垂直的方向或者具有一定角度的方向，例如，第一方向为水平方向，第二方向为与水平方向垂直的方向。
第一型半导体衬底的正面可以理解为第一型半导体衬底朝上的一面，相反，第一型半导体衬底的背面可以理解为第一型半导体衬底朝下的一面，正面和背面只是相对的概念。
本实施例的结构为垂直双扩散金属氧化物半导体场效应管VDMOS的基本层结构，由于第一阱区和第二阱区与多晶栅极在第一方向的投影和第二方向的投影均有重叠区域，因此，第一阱区和第二阱区可以在两个方向形成反型层，即形成反型沟道，与现有的VDMOS结构相比，增加了一个方向的反型沟道，因此，在VDMOS体积不变的情况下，反型沟道的宽度为两个方向的沟道宽度之和，因此增加了反型沟道的宽度，减小了导通电阻，显著提高了电流导通能力。
下面参照图2-图6所示，通过具体实施例对金属氧化物半导体场效应晶体管结构进行描述，该结构包括：
第一型半导体衬底30；
第一型半导体衬底30的正面形成有第一型半导体外延层31；
在第一型半导体外延层的上形成有凹槽32，凹槽32的深度沿第一方向(图2和图3中所示的Z坐标轴方向)，凹槽32的宽度沿第二方向(图2和图3中所示的Y坐标轴方向)，凹槽32的长度沿第三方向(图2和图3中所示的X坐标轴方向)，图3中所示的凹槽32中已经形成栅极氧化层33，且凹槽32中填充有多晶硅极34；
凹槽32的表面及第一型半导体外延层的上表面形成有栅极氧化层33；
多晶栅极34形成在栅极氧化层33上，且多晶栅极34填充在形成有栅极氧化层33的凹槽32内；
在第一型半导体外延层31内间隔形成有第二型半导体第一阱区351和第二型半导体第二阱区352，且第二型半导体第一阱区351和第二型半导体第二阱区352在第一型半导体外延层31内沿第一方向(Z坐标轴方向)具有厚度，沿第二方向(Y坐标轴方向)具有宽度，沿第三方向(X坐标轴方向)具有长度。
第二型半导体第一阱区351内设置有第一型半导体第一源区361，第二型半导体第二阱区352设置有第一型半导体第二源区362，且第一型半导体第一源区361和第一型半导体第二源区362形成在多晶栅极34的两侧。
图2所示的立体图，可以以该金属氧化物半导体场效应晶体管结构某一点为原点，建立一坐标系，包括X、Y和Z三个方向的坐标，上述的第一方向可以为Z坐标轴方向，第二方向为Y坐标轴方向，第三方向为X坐标轴方向。当然，本实施例只是一具体实施例，上述的第一方向、第二方向和第三方向只要是不同的方向即可，不一定是如本实施例所示的三个方向。
本实施例提供的金属氧化物半导体场效应管结构，如图2和图3所示，由于在第一型半导体外延层31上形成有凹槽32，而多晶栅极34不仅形成在栅极氧化层33上方，而且多晶栅极34还填充在凹槽32内，多晶栅极34与第一阱区351和第二阱区352不仅在第一方向(Z坐标轴方向)的投影有重叠区域，在第二方向(Y坐标轴方向)的投影也有重叠区域，因此，第一阱区351和第二阱区351不仅可以在第三方向(X坐标轴方向)形成反型层，即形成反型沟道G1；也可以在第一方向(Z坐标轴方向)形成反型层，即形成反型沟道G2；与现有的VDMOS结构相比，增加了第一方向的反型沟道G2，在VDMOS体积不变的情况下，反型沟道的宽度为G1+G2的宽度，因此增加了反型沟道的宽度，减小了导通电阻，显著提高了电流导通能力，并且，参照图6和图7所示，与现有技术的VDMOS结构相比，由于多晶栅极34还设置在凹槽32内，多晶栅极34的横截面积增大，现有技术中VDMOS结构的多晶栅极34的横截面积为由沿Y坐标轴方向长度和沿Z坐标轴方向的高度构成的面积，而本申请实施例中的，多晶栅极34的横截面积还包括位于凹槽32部分的多晶栅极34构成的面积，因此，使跨接在多晶栅极34与漏极38之间密勒电容增大，进一步的改善VDMOS的电磁干扰EMI特性。
上述实施例中的凹槽可以为多种形状，可以是长方体形状的凹槽、正方体形状的凹槽、截面为梯形的凹槽等，图2所示的长方体形状的凹槽只是一种具体实施例，不构成对本申请的限定。且图2仅是示意性的表示，实际工艺中可能会有一定的误差或者采用的刻蚀工艺本身的限制，可能最终形成的凹槽并非如2图所示的具有规则的直角的形状，但是只要形成上述的凹槽均可实现本申请的减小导通电阻，提高电流导通能力的技术效果。
采用长方体形状的凹槽，不仅在刻蚀工艺中容易形成，且由于凹槽32在第三方向(图中X坐标轴方向)的延伸长度可以较长，这样可以使栅极34与第一阱区351和第二阱区在第三方向形成的G1沟道具有较宽的宽度，进一步减小电阻，提高电流导通能力。
在一个可选的实施方式中，如图2-6所示，凹槽32沿第三方向(图中X坐标轴方向)的延伸长度小于第一型半导体外延层31沿第三方向的延伸长度。
本实施例中在第一型半导体外延层31上形成一定延伸长度的凹槽，凹槽的长度不超过第一型半导体外延层31的延伸长度，这样可以更加方便在第一型半导体外延层31未形成凹槽32的两侧区域形成第一阱区351和第二阱区352，以及在第一阱区351内形成第一源区361和在第二阱区内形成第二源区362。
另外需要说明的是，图2-图6中所示的金属氧化物半导体场效应管结构，栅极氧化层33除了形成在凹槽32内外，仅在第一型半导体外延层31的上表面的部分区域而不是全部区域形成有栅极氧化层33，形成的栅极氧化层33在第三方向的延伸长度与凹槽32在第三方向的延伸长度相同，且沿第二方向延伸至第一型半导体外延层31的边缘，但是，这仅仅是示例性的实施例，栅极氧化层覆盖在第一型半导体外延层31的上表面的具体方式可以有多种，也可以整个覆盖第一型半导体外延层31的上表面，并不限于图示所示的方式。
在一些例子中，第二型半导体第一阱区和第二型半导体第二阱区在第一方向具有相同的厚度，且凹槽的深度大于第二型半导体第一阱区的厚度。
本实施例中，第一阱区和第二阱区在外延层内的厚度相同，由于凹槽的深度大于第一阱区或第二阱区的厚度，因此，第一阱区和第二阱区可在第一方向形成较高的反型层，即形成的反型沟道G2的高度较大，也即增大了反型沟道的宽度，进一步减小VDMOS的导通电阻，提高电流导通能力。
在一个可选的实施方式中，参照图7所示，第二型半导体第一阱区351和第一型半导体第一源区361上形成有第一源极371，第二型半导体第二阱区352和第一型半导体第二源区362上形成有第二源极372。
在一些例子中，第一型半导体衬底30的背面形成有漏极38。
基于上述实施的金属氧化物半导体场效应管结构，其工作原理是，以当工作时，在漏极、第一源极、第二源极和多晶栅极分别施加对应的电压，当加在多晶栅极与第一源极和第二源极之间的电位Vgs超过VDMOS的阈值电压Vt时，第一阱区和第二阱区形成反型层，即形成反型沟道G1和G2，反型沟道G1和G2内形成载流子，载流子从第一源极和第二源极流向漏极，第一源极和第二源极与漏极之间形成电流。
在一些例子中，上述的金属氧化物半导体场效应晶体管结构可以为N型VDMOS，则各层具体可以为：N型硅衬底(简称为N+衬底)、N-外延层、P-第一阱区和P-第二阱区、N+第一源区和N+第二源区、栅极氧化层和多晶栅极；如为P型VDMOS，则各层具体可以为：P型硅衬底(简称为P+衬底)、P-外延层、N-第一阱区和N-第二阱区、P+第一源区和P+第二源区、栅极氧化层和多晶栅极。
本发明实施例还提供一种金属氧化物半导体场效应晶体管结构的制造方法，参照图8所示，所述方法包括以下步骤：
步骤10、提供一第一型半导体衬底。
步骤11、在第一型半导体衬底的正面依次形成第一型半导体外延层、栅极氧化层及多晶栅极；
步骤12、在第一型半导体外延层内注入第二型半导体材料，形成第二型半导体第一阱区和第二型半导体第二阱区，第二型半导体第一阱区和第二型半导体第二阱区相互间隔，且第二型半导体第一阱区和第二型半导体第二阱区与多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；
步骤13、在第二型半导体第一阱区内注入第一型半导体材料形成第一型半导体第一源区，在第二型半导体第二阱区注入第一型半导体材料形成第一型半导体第二源区，且第一型半导体第一源区和第一型半导体第二源区形成在多晶栅极的两侧。
下面参照图9A-图9Q所示，通过具体实施例对金属氧化物半导体场效应晶体管的制造方法进行描述，该方法包括以下步骤：
步骤10、提供一第一型半导体衬底。
步骤110、在第一型半导体衬底的正面形成第一型半导体外延层；
如图9A所示，在第一型半导体衬底30的正面生长第一型半导体外延层31。
第一型半导体衬底可以为N型硅衬底或P型硅衬底，N型硅衬底简称为N+衬底，P型硅衬底简称P+衬底。
第一型半导体外延层是与半导体衬底相同类型的半导体层，该外延层可以为低掺杂浓度的N型半导体层或者低掺杂浓度的P型半导体层。
步骤111、在第一型半导体外延层的上形成凹槽，凹槽的深度沿第一方向，凹槽的宽度沿第二方向，凹槽的长度沿第三方向。
本步骤具体可以为：
如图9B所示，在第一型半导体外延层31上形成光刻胶100；
如图9C所示，利用掩膜工艺对光刻胶100进行处理，形成光刻胶保留区域A和光刻胶去除区域B；
如图9D所示，通过刻蚀工艺对光刻胶去除区域的第一型半导体外延层31沿第一方向进行刻蚀，刻蚀具有一定深度的凹槽32；
如图9E所示，可以通过灰化工艺去除光刻胶保留区域的光刻胶，最后在第一型半导体外延层31上形成凹槽32。
步骤112、如图9F和图2所示，对第一型半导体外延层31进行氧化，以在凹槽32的表面及第一型半导体外延层31的上表面形成栅极氧化层33。
栅极氧化层为通过对第一型半导体外延层进行氧化得到，第一型半导体外延层通常为掺杂有第一型半导体的硅晶体，氧化后得到掺杂有第一型半导体的氧化硅层，形成该栅极氧化层33，该栅极氧化层33在X坐标轴方向、Y坐标轴方向和Z坐标轴方向均具有一定厚度。
步骤113、在栅极氧化层及形成有栅极氧化层的所述凹槽内形成多晶栅极。
本步骤具体可以为：
如图9G所示，在栅极氧化层33及形成有述栅极氧化层的凹槽32内沉积多晶硅层110；
如图9H所示，在多晶硅层110上形成光刻胶100；
如图9I所示，利用掩膜工艺对光刻胶100进行处理，形成光刻胶保留区域A和光刻胶去除区域B；
如图9L所示，通过刻蚀工艺去掉光刻胶去除区域B处的多晶硅层110；
如图9M所示，可以通过灰化工艺去除光刻胶保留区域A处的光刻胶，最后形成多晶栅极34。
步骤12、在第一型半导体外延层内注入第二型半导体材料，形成第二型半导体第一阱区和第二型半导体第二阱区，第二型半导体第一阱区和第二型半导体第二阱区相互间隔，且第二型半导体第一阱区和第二型半导体第二阱区与多晶栅极在第一方向的投影和第二方向的投影均有重叠区域。
如图9N所示，以多晶栅极34为掩膜，在多晶栅极34两侧采用注入工艺在第一型半导体外延层31内注入第一型半导体离子(例如，硼离子、磷离子或者砷离子等)，并在高温下退火形成上述的第一阱区351和第二阱区352。
步骤13、在第二型半导体第一阱区内注入第一型半导体材料形成第一型半导体第一源区，在第二型半导体第二阱区注入第一型半导体材料形成第一型半导体第二源区，且第一型半导体第一源区和第一型半导体第二源区形成在所述多晶栅极的两侧。
如图9O所示，在第一阱区351、第二阱区352及多晶栅极34上形成光刻胶100；
如图9P所示，利用掩膜工艺对光刻胶100进行处理，形成光刻胶保留区域C和光刻胶去除区域D，光刻胶去除区域D对应待形成的第一源区和第二源区；
如图9Q所示，以光刻胶保留区域C处的光刻胶为掩膜，在多晶栅极34两侧采用注入工艺在第一阱区351内注入第一型半导体离子，在第二阱区352内注入第一型半导体离子，并在高温下退火形成上述的第一源区361和第二源区362，之后可以通过灰化工艺去除光刻胶保留区域C处的光刻胶，形成如图4所示的结构。
在一个可选的实施方式中，在上述步骤13之后，还可以包括以下步骤：
步骤14、如图7所示，在第二型半导体第一阱区351和第一型半导体第一源区361上形成第一源极371；在第二型半导体第二阱区352和第一型半导体第二源区362上形成第二源极372。
可参照上述步骤13，在第一阱区、第一源区、第二阱区和第二源区沉积金属层，然后进行光刻工艺，通过形成光刻胶、刻蚀等最终形成第一源极和第二源极。
在一个可选的实施方式中，在上述步骤10之后，还可以包括以下步骤：
步骤15、如图7所示，在第一型半导体衬底30的背面形成漏极38。
可通过在第一型半导体衬底的背面沉积金属层形成漏极。
通过上述制造方法可以制造金属氧化物半导体场效应晶体管结构，上述制造方法与现有制造VDMOS的方法相比，增加了形成凹槽的工艺步骤，制造的VDMOS结构导通电阻小，电流导通能力强。
本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种金属氧化物半导体场效应晶体管结构，其特征在于，包括：
第一型半导体衬底；
所述第一型半导体衬底的正面依次形成有第一型半导体外延层、栅极氧化层及多晶栅极；
所述第一型半导体外延层内形成有相互间隔的第二型半导体第一阱区和第二型半导体第二阱区，且所述第二型半导体第一阱区和所述第二型半导体第二阱区与所述多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；
所述第二型半导体第一阱区内形成有第一型半导体第一源区，所述第二型半导体第二阱区形成有第一型半导体第二源区，且所述第一型半导体第一源区和所述第一型半导体第二源区形成在所述多晶栅极的两侧。
2.根据权利要求1所述的结构，其特征在于，
在所述第一型半导体外延层的上形成有凹槽，所述凹槽的深度沿所述第一方向，所述凹槽的宽度沿所述第二方向，所述凹槽的长度沿第三方向；
所述凹槽的表面及所述第一型半导体外延层的上表面形成有所述栅极氧化层；
所述多晶栅极形成在所述栅极氧化层上，且所述多晶栅极填充在形成有所述栅极氧化层的所述凹槽内；
所述第二型半导体第一阱区和所述第二型半导体第二阱区在所述第一型半导体外延层内沿所述第一方向具有厚度，沿所述第二方向具有宽度，沿所述第三方向具有长度。
3.根据权利要求2所述的结构，其特征在于，
所述凹槽沿所述第三方向的长度小于所述第一型半导体外延层沿所述第三方向的长度。
4.根据权利要求2或3所述的结构，其特征在于，所述第二型半导体第一阱区和所述第二型半导体第二阱区在所述第一方向具有相同的厚度，且所述凹槽的深度大于所述第二型半导体第一阱区的厚度。
5.根据权利要求1-3任一项所述的结构，其特征在于，所述第二型半导体第一阱区和所述第一型半导体第一源区上形成有第一源极，所述第二型半导体第二阱区和所述第一型半导体第二源区上形成有第二源极，所述第一型半导体衬底的背面形成有漏极。
6.一种制造金属氧化物半导体场效应晶体管结构的方法，其特征在于，所述方法包括：
提供一第一型半导体衬底；
在所述第一型半导体衬底的正面依次形成第一型半导体外延层、栅极氧化层及多晶栅极；
在所述第一型半导体外延层内注入第二型半导体材料，形成第二型半导体第一阱区和第二型半导体第二阱区，所述第二型半导体第一阱区和第二型半导体第二阱区相互间隔，且所述第二型半导体第一阱区和所述第二型半导体第二阱区与所述多晶栅极在第一方向的投影和第二方向的投影均有重叠区域；
在所述第二型半导体第一阱区内注入第一型半导体材料形成第一型半导体第一源区，在所述第二型半导体第二阱区注入第一型半导体材料形成第一型半导体第二源区，且所述第一型半导体第一源区和所述第一型半导体第二源区形成在所述多晶栅极的两侧。
7.根据权利要求6所述的方法，其特征在于，所述第一型半导体衬底的正面依次形成第一型半导体外延层、栅极氧化层及多晶栅极，具体包括：
在所述第一型半导体衬底的正面形成第一型半导体外延层；
在所述第一型半导体外延层的上形成凹槽，所述凹槽的深度沿所述第一方向，所述凹槽的宽度沿所述第二方向，所述凹槽的长度沿第三方向；
对所述第一型半导体外延层进行氧化，以在所述凹槽的表面及所述第一型半导体外延层的上表面形成栅极氧化层；
在所述栅极氧化层及形成有所述栅极氧化层的所述凹槽内形成多晶栅极。
8.根据权利要求6所述的方法，其特征在于，
所述第二型半导体第一阱区和所述第二型半导体第二阱区在所述第一型半导体外延层内沿所述第一方向具有厚度，沿所述第二方向具有宽度，沿所述第三方向具有长度。
9.根据权利要求6-8任一项所述的方法，其特征在于，在所述第二型半导体第一阱区内注入第一型半导体材料形成第一型半导体第一源区，在所述第二型半导体第二阱区注入第一型半导体材料形成第一型半导体第二源区之后，还包括：
在所述第二型半导体第一阱区和所述第一型半导体第一源区上形成第一源极；
在所述第二型半导体第二阱区和所述第一型半导体第二源区上形成第二源极。
10.根据权利要求6-8任一项所述的方法，其特征在于，在所述提供一第一型半导体衬底之后，还包括：
在所述第一型半导体衬底的背面形成漏极。
CN201710637722.1A 2017-07-31 2017-07-31 金属氧化物半导体场效应晶体管结构及其制造方法 Pending CN109326638A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710637722.1A CN109326638A (zh) 2017-07-31 2017-07-31 金属氧化物半导体场效应晶体管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710637722.1A CN109326638A (zh) 2017-07-31 2017-07-31 金属氧化物半导体场效应晶体管结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109326638A true CN109326638A (zh) 2019-02-12

Family

ID=65244841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710637722.1A Pending CN109326638A (zh) 2017-07-31 2017-07-31 金属氧化物半导体场效应晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109326638A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014040360A1 (zh) * 2012-09-17 2014-03-20 江苏物联网研究发展中心 一种高压超结igbt的制作方法
CN103681843A (zh) * 2012-09-18 2014-03-26 无锡华润华晶微电子有限公司 平面型vdmos晶体管及其制备方法
CN103794647A (zh) * 2014-02-28 2014-05-14 电子科技大学 一种双向igbt器件及其制作方法
CN103915493A (zh) * 2013-01-06 2014-07-09 上海华虹宏力半导体制造有限公司 Vdmos结构
CN105633137A (zh) * 2016-01-08 2016-06-01 电子科技大学 一种槽栅功率mosfet器件
US20160293698A1 (en) * 2015-03-30 2016-10-06 Semiconductor Manufacturing International (Shanghai) Corporation Power semiconductor device and fabrication method thereof
CN106409915A (zh) * 2016-11-25 2017-02-15 东莞市联洲知识产权运营管理有限公司 一种垂直双扩散金属氧化物半导体场效应晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014040360A1 (zh) * 2012-09-17 2014-03-20 江苏物联网研究发展中心 一种高压超结igbt的制作方法
CN103681843A (zh) * 2012-09-18 2014-03-26 无锡华润华晶微电子有限公司 平面型vdmos晶体管及其制备方法
CN103915493A (zh) * 2013-01-06 2014-07-09 上海华虹宏力半导体制造有限公司 Vdmos结构
CN103794647A (zh) * 2014-02-28 2014-05-14 电子科技大学 一种双向igbt器件及其制作方法
US20160293698A1 (en) * 2015-03-30 2016-10-06 Semiconductor Manufacturing International (Shanghai) Corporation Power semiconductor device and fabrication method thereof
CN105633137A (zh) * 2016-01-08 2016-06-01 电子科技大学 一种槽栅功率mosfet器件
CN106409915A (zh) * 2016-11-25 2017-02-15 东莞市联洲知识产权运营管理有限公司 一种垂直双扩散金属氧化物半导体场效应晶体管

Similar Documents

Publication Publication Date Title
CN110459599B (zh) 具有深埋层的纵向浮空场板器件及制造方法
US7915671B2 (en) Semiconductor device having super junction structure
CN104254920B (zh) 半导体装置及半导体装置的制造方法
CN102751195A (zh) 横向晶体管及其制作方法
CN102804385A (zh) 半导体器件
CN104037225B (zh) 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN104299998A (zh) 一种ldmos器件及其制作方法
JP6615348B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN110518059B (zh) 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
KR20210100547A (ko) 등급화된 에피 프로파일을 갖는 전하 보상 mosfet 및 이의 제조 방법
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
US20130011985A1 (en) Shallow-trench cmos-compatible super junction device structure for low and medium voltage power management applications
CN105027290B (zh) 自适应电荷平衡的mosfet技术
US20220384578A1 (en) Semiconductor device
US20170263698A1 (en) Power metal-oxide-semiconductor device
CN109273364B (zh) 一种半导体结构及其形成方法
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
CN108074963A (zh) 超结器件及其制造方法
CN105977285A (zh) 半导体器件及其制造方法
CN102593007B (zh) 一种内嵌多p岛n沟道超结器件及其制备方法
CN208489200U (zh) 超结金属氧化物半导体场效应晶体管
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN115332338B (zh) 一种调节动态特性的超结vdmos器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190212