CN109326621B - 形成图像传感器的方法及图像传感器 - Google Patents
形成图像传感器的方法及图像传感器 Download PDFInfo
- Publication number
- CN109326621B CN109326621B CN201811205424.6A CN201811205424A CN109326621B CN 109326621 B CN109326621 B CN 109326621B CN 201811205424 A CN201811205424 A CN 201811205424A CN 109326621 B CN109326621 B CN 109326621B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- trench
- forming
- doped layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000002019 doping agent Substances 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 243
- 230000008569 process Effects 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000000231 atomic layer deposition Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 229910052810 boron oxide Inorganic materials 0.000 claims description 5
- 239000005388 borosilicate glass Substances 0.000 claims description 5
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000007654 immersion Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 30
- 238000005530 etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本公开涉及一种形成图像传感器的方法，包括：在沟槽中形成覆盖所述沟槽的壁的掺杂层，所述掺杂层具有P型掺杂剂，并且所述掺杂层中的P型掺杂剂的浓度高于所述沟槽周围的所述半导体衬底的部分中的P型掺杂剂的浓度；在所述半导体衬底之上形成导热层，所述导热层包括位于所述沟槽中并覆盖所述掺杂层的第一部分；以及从所述半导体衬底的上方对所述半导体衬底进行加热处理，其中所述导热层通过所述第一部分将热量传导到所述掺杂层，从而促使所述掺杂层中的所述P型掺杂剂向所述半导体衬底中扩散，进而在所述半导体衬底中的所述沟槽的壁处形成P型扩散区。本公开还涉及一种图像传感器。本公开能够改进图像传感器的暗电流。
Description
技术领域
本公开涉及半导体技术领域，具体来说，涉及一种形成图像传感器的方法及图像传感器。
背景技术
CMOS图像传感器中通常会形成沟槽隔离结构(包括深沟槽隔离(DTI)结构和浅沟槽隔离(STI)结构等)。
因此，存在对新技术的需求。
发明内容
本公开的目的之一是提供一种新的形成图像传感器的方法及图像传感器。
根据本公开的第一方面，提供了一种形成图像传感器的方法，包括：在半导体衬底中的沟槽中形成覆盖所述沟槽的壁的掺杂层，所述掺杂层具有P型掺杂剂，并且所述掺杂层中的P型掺杂剂的浓度高于所述沟槽周围的所述半导体衬底的部分中的P型掺杂剂的浓度；在所述半导体衬底之上形成导热层，所述导热层包括位于所述沟槽中并覆盖所述掺杂层的第一部分；以及从所述半导体衬底的上方对所述半导体衬底进行加热处理，其中所述导热层通过所述第一部分将热量传导到所述掺杂层，从而促使所述掺杂层中的所述P型掺杂剂向所述半导体衬底中扩散，进而在所述半导体衬底中的所述沟槽的壁处形成P型扩散区。
根据本公开的第二方面，提供了一种图像传感器，包括：沟槽隔离结构，所述沟槽隔离结构形成在半导体衬底中；以及扩散区，所述扩散区位于所述半导体衬底中的所述沟槽隔离结构的周围并且所述沟槽隔离结构覆盖所述扩散区，其中，所述扩散区具有P型掺杂剂，并且所述扩散区中的P型掺杂剂的浓度高于位于所述扩散区周围的所述半导体衬底的部分中的P型掺杂剂的浓度，其中，所述沟槽隔离结构包括：高介电常数层，所述高介电常数层位于所述沟槽隔离结构的外层部分并覆盖所述半导体衬底；以及低透光层，所述低透光层位于所述沟槽隔离结构的内层部分并覆盖所述高介电常数层。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A至1D是分别示意性地示出了在根据本公开一个或多个示例性实施例来形成图像传感器的方法示例的一些步骤处的图像传感器的截面的示意图。
图2是示意性地示出根据本公开一个或多个示例性实施例在图1C所示的步骤处的操作的示意图。
图3A和3D是分别示意性地示出了在根据本公开一个或多个示例性实施例来形成图像传感器的方法示例的一些步骤处的图像传感器的截面的示意图。
图4A和4D是分别示意性地示出了在根据本公开一个或多个示例性实施例来形成图像传感器的方法示例的一些步骤处的图像传感器的截面的示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
为简便起见，本文中描述方位时，例如顶、底、上、下、侧等，均是以附图所示的方向为参考进行描述。例如，当提及半导体衬底的上表面时，是指以附图所示的方向的半导体衬底的上表面，其可以是用于接受光照射的表面也可以不是；类似地，当提及半导体衬底的下表面时，是指以附图所示的方向的半导体衬底的下表面，其可以是用于接受光照射的表面也可以不是。
在CMOS图像传感器的半导体衬底中，通常排布有多个像素单元，每个像素单元包括光电二极管以及与光电二极管相关的晶体管。在相邻的器件之间(例如光电二极管之间、晶体管之间、或光电二极管和晶体管之间等)，通常存在沟槽隔离结构，以防止器件之间的干扰。本公开的发明人通过研究现有技术发现，这些沟槽隔离结构的一些缺陷，例如在形成沟槽的刻蚀处理中产生的刻蚀界面缺陷，易导致暗电流的产生。
因此，在本公开的第一方面，提供了一种形成图像传感器的方法，能够减轻或消除沟槽的刻蚀界面缺陷引起的暗电流。
下面结合图1A至1D描述根据本公开的一个或多个示例性实施例的形成图像传感器的方法。
如图1A所示，从半导体衬底11的上表面进行处理，在半导体衬底11中形成沟槽12。其中，沟槽12形成在相邻的两个器件之间或者形成在器件的周围。本领域技术人员应理解，指的是在与图像传感器的主表面平行的平面图中，沟槽12位于相邻的两个器件之间或器件的周围。例如，可以通过光刻和刻蚀处理来形成沟槽12。形成沟槽12的刻蚀处理可以是干法刻蚀处理。
本领域技术人员可以理解，半导体衬底11可以由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。此外，半导体衬底11也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底的半导体部分。本领域技术人员可以理解衬底不受到任何限制，而是可以根据实际应用进行选择。
此外，虽然在本公开的附图所示的例子中，沟槽12以及后续形成的其他结构是从半导体衬底11的上表面形成的，但本领域技术人员可以理解，沟槽12以及后续形成的其他结构也可以是从半导体衬底11的下表面形成的。
本领域技术人员可以理解，在图1A所示的例子中，在形成沟槽12之前，如下处理可以已经被进行：在半导体衬底11中形成光电二极管和与光电二极管相关的晶体管，在半导体衬底11的下表面上形成金属互连层，将包含有半导体衬底11和金属互连层的器件晶圆和载体晶圆进行键合处理，以及对半导体衬底11的顶部进行减薄处理等。
如图1B所示，从半导体衬底11的上表面进行处理，在半导体衬底11中的沟槽12中形成覆盖沟槽12的壁的掺杂层13，其中，掺杂层13不填满整个沟槽12。掺杂层13具有P型掺杂剂，其可以由具有P型掺杂剂的电介质材料或半导体材料形成，并且掺杂层13中的P型掺杂剂的浓度高于沟槽12周围的半导体衬底11的部分中的P型掺杂剂的浓度。本文中所称的“覆盖”包括全部覆盖与部分覆盖，例如，虽然附图中所示出的掺杂层13是全部覆盖沟槽12的壁，但本领域技术人员应理解，掺杂层13部分覆盖沟槽12的壁也能够达到本公开的目的。其他的导热层14、扩散区15、高介电常数层16、低透光层17、以及第二氧化物层18也是同理。
在一些实施例中，P型掺杂剂可以是硼、铟、镓等中的一种或多种。在一些实施例中，具有P型掺杂剂的电介质材料包括硼硅玻璃和氧化硼中的一种或多种。氧化硼中的硼的含量比硼硅玻璃中的硼的含量高，可以通过调整硼硅玻璃和氧化硼的配比来达到想要的P型掺杂剂的浓度。具有P型掺杂剂的半导体材料包括掺杂有P型掺杂剂的多晶硅。
在一些实施例中，可以通过原子层沉积(ALD)处理或等离子体增强化学气相沉积(PECVD)处理来形成掺杂层13。原子层沉积处理或等离子体增强化学气相沉积处理形成的掺杂层13的均匀性较好，能够使得后续形成的扩散区15的均匀性好，这对降低暗电流有利，并且可以形成足够薄的掺杂层13以免在后续步骤中过多的P型掺杂剂扩散到半导体衬底11而影响光电二极管的性能。在一些实施例中，通过原子层沉积处理或等离子体增强化学气相沉积处理形成的掺杂层13的厚度小于50埃米。本文中掺杂层13的厚度是指，在例如覆盖沟槽12的底壁的部分为沿附图的纵向的掺杂层13的尺寸，在例如覆盖沟槽12的侧壁的部分为沿附图的横向的掺杂层13的尺寸。
在一些实施例中，在形成掺杂层13之前，从半导体衬底11的上表面进行处理，在半导体衬底11中的沟槽12中形成覆盖沟槽12的壁并且不填满沟槽12的第一氧化物层(未示出)。由于第一氧化物层位于半导体衬底11与掺杂层13之间，第一氧化物层可以用来在通过等离子体增强化学气相沉积处理形成掺杂层13的过程中，阻挡等离子体对半导体衬底11的损害；形成第一氧化物层的过程中会引入氧源，能够修复沟槽12的壁处的刻蚀缺陷，有利于控制后续步骤中形成的扩散区的形貌；此外，第一氧化物层还能够起到控制掺杂层13中的P型掺杂剂向半导体衬底11中的扩散的时机(例如防止掺杂层13中的P型掺杂剂提前进入半导体衬底11)和厚度(例如通过调整第一氧化物层的厚度来调整掺杂层13中的P型掺杂剂在后续步骤中扩散到半导体衬底11中的厚度)的作用。在一些实施例中，可以通过原子层沉积(ALD)处理来形成第一氧化物层。实际应用中可以根据设计需要以及仿真和/或试验结果来确定形成的第一氧化物层的厚度。在一些实施例中，第一氧化物层的厚度小于等于30埃米。本文中第一氧化物层的厚度是指，在例如覆盖沟槽12的底壁的部分为沿附图的纵向的第一氧化物层的尺寸，在例如覆盖沟槽12的侧壁的部分为沿附图的横向的第一氧化物层的尺寸。
如图1C所示，从半导体衬底11的上表面进行处理，在半导体衬底11之上形成导热层14，使得导热层14包括位于沟槽12中并覆盖掺杂层13的第一部分(例如图2所示的第一部分141)。其中，导热层14由导热性较好的材料形成，例如碳化硅、银、铜、钨等。
从半导体衬底11的上方对半导体衬底11进行加热处理，其中导热层14通过第一部分141将热量传导到掺杂层13，从而促使掺杂层13中的P型掺杂剂向半导体衬底11中扩散，进而在半导体衬底11中的沟槽12的壁处形成P型扩散区15，如图1D所示。由于扩散区15是由覆盖沟槽12的壁的掺杂层13中的P型掺杂剂扩散到半导体衬底11中而形成的，因此，扩散区15位于沟槽12的壁处，即位于沟槽12的刻蚀缺陷处，如此，扩散区15可以将沟槽12的刻蚀缺陷与光电二极管相隔离，例如，能够捕获由于沟槽12的刻蚀缺陷产生的会导致暗电流的电子，从而减小或消除暗电流。
另一个方面，掺杂层13中的P型掺杂剂如果过多地扩散到半导体衬底11中，例如形成的扩散区15的厚度较厚，则会影响光电二极管/晶体管的性能，例如会降低光电二极管的满阱容量。因此，为了不过多地占用光电二极管/晶体管的面积以免降低光电二极管/晶体管的性能，扩散区15的厚度在能够隔离沟槽12的刻蚀缺陷的前提下，应该尽量的薄；同时，为了保证扩散区15能够将沟槽12的全部的刻蚀缺陷与光电二极管/晶体管隔离，扩散区15也不能太薄。在一些实施例中，形成的扩散区15的厚度为1nm～50nm。本文中扩散区15的厚度是指，在例如沟槽12的底壁处的部分为沿附图的纵向的扩散区15的尺寸，在例如沟槽12的侧壁处的部分为沿附图的横向的扩散区15的尺寸。
这种方法利用导热层14将热传导到覆盖沟槽12的壁的掺杂层13，从而只需要从半导体衬底11的上方对半导体衬底11进行加热处理，而不需要对整个半导体衬底11进行加热，可以避免对位于半导体衬底11的中下部(例如光电二极管的注入区、晶体管等)、以及半导体衬底11的下方的结构(例如金属互连层等)的热影响。另外，使用导热性较好的材料来形成导热层14，可以使得导热层14迅速地将热传导到掺杂层13，从而能够缩短加热的时间，进一步避免对其他结构的热影响，同时还节省了热预算。在一些实施例中，导热层14包括金属钨。钨的导热性较好，同时还能减少或避免金属污染。
在一些实施例中，除了第一部分141之外，导热层14还包括位于半导体衬底11之上并覆盖半导体衬底11的上表面的第二部分142，参见图2，其中第一部分141和第二部分142相连续，例如通过第三部分143相连续。本领域技术人员应理解，本文所称的第一部分141和第二部分142相“连续”，是指第一部分141和第二部分142之间可以进行热传导，并不限于附图所示的第一部分141和第三部分143完全接触并且第二部分142和第三部分143也完全接触。
在这些情况下，从半导体衬底11的上方对半导体衬底11进行加热处理包括从半导体衬底11的上方对导热层14的第二部分142进行加热处理。由于第一部分141和第二部分142相连续，对位于半导体衬底11的上表面的第二部分142进行加热时，热量会传导到导热层14的第一部分141，从而将热量传导到掺杂层13，以促使掺杂层13中的P型掺杂剂向半导体衬底11中扩散。
虽然附图中所示出的导热层14为填满整个沟槽12，但本领域技术人员应理解，导热层14只需要具有覆盖掺杂层13的第一部分141和覆盖半导体衬底11的上表面的第二部分142、且第一部分141和第二部分142相连续即可。例如，导热层14也可以具有类似于附图中所示的掺杂层13的形貌。
为了使得加热处理只从半导体衬底11的上方或者只对位于半导体衬底11的上表面的第二部分142进行加热，可以选择只对局部区域(或特定区域)进行加热的处理方式。此外，为了使得整个加热处理的时间不过长，从而使得P型掺杂剂不过多、不过深地扩散，可以选择快速热处理(RTP)的方式。在一些实施例中，加热处理包括以下各项中的一项或多项：快速热处理浸入式退火、快速热处理尖峰退火、激光退火、以及微波退火。使用这样的加热处理方式，对局部区域进行快速加热，可以使得被加热的区域，例如第二部分142，的温度迅速地升高，同时图像传感器的其他区域则保持较低的温度，如此降低了热预算；并且由于导热层14的良好的导热性，第二部分142接受的热量被迅速且高效地传导到覆盖掺杂层13的第一部分141进而传导到掺杂层13，使得掺杂层13中的P型掺杂剂在短时间内就能扩散到半导体衬底11中并被激活，这能够缩短进行加热处理的时间，从而在降低了热预算的同时，还使得P型掺杂剂不过多地扩散到半导体衬底11，即形成的扩散区15的厚度不过厚，以免影响光电二极管的性能。
另一方面，为了保证掺杂层13中的P型掺杂剂向半导体衬底11中扩散的效果，并且使得进入到半导体衬底11中的P型掺杂剂能够被激活(例如进入到硅衬底中的硼离子与硅键合)，加热处理需要有较高的温度。在一些实施例中，加热处理使得掺杂层13的温度不低于700℃。例如，当使用快速热处理浸入式退火进行加热处理时，加热时间可能要大于1秒，才能使得掺杂层13的受热温度和时间满足要求。类似地，快速热处理尖峰退火的加热时间大于1毫秒，激光退火的加热时间大于1毫秒，微波退火的加热时间大于1秒。
在一些实施例中，在导热层14由金属材料形成的情况下，在形成掺杂层13之后、形成导热层14之前，在沟槽12中形成覆盖掺杂层13的粘附层(未示出)；然后在沟槽12中形成覆盖粘附层的导热层14。本领域技术人员应理解，粘附层可以增加金属与其将要覆盖的介质之间的粘附性，更有利于金属的导热层14的形成。
在形成了扩散区15之后，可以对已经形成的这部分的图像传感器的上表面进行平坦化处理，例如通过刻蚀处理或化学机械研磨(CMP)处理，以利于在后续步骤中形成位于半导体衬底11之中和之上的结构。在一些实施例中，如图1D所示，可以去除导热层14和掺杂层13的位于半导体衬底11的上表面之上的部分(在一些情况下，还可以去除扩散区15的位于半导体衬底11的上表面的部分)。本领域技术人员应理解，平坦化处理也可以不去除位于半导体衬底11的上表面之上的这些结构，而只是使得已经形成的这部分的图像传感器的上表面变得平坦即可。
在上述结合图1A至1D描述的实施例中，形成的图像传感器的沟槽隔离结构包括覆盖沟槽的壁的掺杂层13和覆盖掺杂层13的导热层14。在掺杂层13和导热层14中的至少一个由电介质材料形成的情况下，这种沟槽隔离结构可以防止光电二极管中的光生载流子向外扩散。此外，在形成导热层14的材料还具有低透光性的情况下，例如导热层14由金属形成的情况下，这样的沟槽隔离结构还能够防止在光电二极管之间的光的串扰。同时，位于半导体衬底11中的在沟槽隔离结构附近围绕沟槽隔离结构的扩散区15能够减小或消除暗电流。
下面结合图3A至3D描述根据本公开的一个或多个示例性实施例的形成图像传感器的方法。
在一些实施例中，如图3A所示，在如图1D所示地形成了扩散区15之后，去除导热层14和掺杂层13。去除导热层14和掺杂层13可以通过湿法刻蚀处理来进行，可以选择对导热层14和掺杂层13的材料的刻蚀选择比较高的刻蚀溶液，例如可以通过以下各项中的一项或多项进行：DHF清洗、SPM清洗、APM清洗、以及HPM清洗。
如图3B所示，在去除导热层14和掺杂层13之后，在沟槽12中形成覆盖沟槽12的壁(即覆盖扩散区15)的高介电常数层16。如图3C所示，在形成高介电常数层16之后，还可以在沟槽12中形成覆盖高介电常数层16的低透光层17。如图3D所示，在形成低透光层17之后，对已经形成的这部分的图像传感器的上表面进行平坦化处理，例如刻蚀处理或化学机械研磨(CMP)处理，从而有利于在后续步骤中形成位于半导体衬底11之中和之上的结构。在一些实施例中，如图3D所示，可以去除低透光层17和高介电常数层16的位于半导体衬底11的上表面之上的部分(在一些情况下，还可以去除扩散区15的位于半导体衬底11的上表面的部分)。本领域技术人员应理解，平坦化处理也可以不去除位于半导体衬底11的上表面之上的这些结构，而只是使得已经形成的这部分的图像传感器的上表面变得平坦即可。
在上述结合图3A至3D描述的实施例中，形成的图像传感器的沟槽隔离结构包括覆盖沟槽的壁的高介电常数层16和覆盖高介电常数层16的低透光层17。由于高介电常数层16由高介电常数的材料形成，这种沟槽隔离结构更有利于防止光电二极管中的光生载流子向外扩散。同时，覆盖在沟槽的壁上的高介电常数层16会在半导体衬底11的靠近高介电常数层16的部分形成空穴层，这使得该沟槽隔离结构更能够防止光生载流子的扩散。此外，空穴层与扩散区15均能够起到减小或消除暗电流的作用，这增强了减小或消除暗电流的效果。由于低透光层17由低透光性的材料(例如有一定厚度的深色材料等)形成，这样的沟槽隔离结构还能够防止在光电二极管之间的光的串扰。
在这些实施例中，相比于结合图1A至1D所描述的实施例，由于最终形成的沟槽隔离结构中不包括具有P型掺杂剂的掺杂层13。这样的沟槽隔离结构能够避免在扩散区15已经形成之后的操作中，掺杂层13中的P型掺杂剂又继续向半导体衬底11中扩散，即能避免过度扩散。
下面结合图4A至4D描述根据本公开的一个或多个示例性实施例的形成图像传感器的方法。
在一些实施例中，如图4A所示，在如图3A所示地去除了导热层14和掺杂层13之后，在沟槽12中形成覆盖沟槽12的壁的第二氧化物层18。然后如图4B至4D所示，在形成第二氧化物层18之后，在沟槽12中形成覆盖第二氧化物层18的高介电常数层16、以及覆盖高介电常数层16的低透光层17，再对已经形成的这部分的图像传感器的上表面进行平坦化处理。
在这些实施例中，在半导体衬底11和高介电常数层16之间还形成有第二氧化物层18。由于高介电常数层16通常是由金属的氧化物形成的，例如氧化铪、氧化铝、氧化钛、氧化钽、或它们的组合，形成在半导体衬底11和高介电常数层16之间的第二氧化物层18可以防止高介电常数层16对半导体衬底11的金属污染。
由于形成氧化物的过程会引入氧源，这会使得沟槽12的壁被氧化，从而会影响到位于沟槽12的壁处的扩散区15的性能，例如，由于扩散区15中的P型掺杂剂(例如硼)会被消耗，从而使得扩散区15减小或消除暗电流的效果有所下降。在一些实施例中，形成第二氧化物层18是至少通过低温原子层沉积(soft ALD)处理进行的。低温原子层沉积处理的处理温度较低，使得对已经形成的扩散区15的影响较小，能够保证扩散区15中的P型掺杂剂的量，从而保证了扩散区减小或消除暗电流的效果。本领域技术人员应理解，第二氧化物层18“至少”通过低温原子层沉积处理形成是指，第二氧化物层18靠近半导体衬底11的部分需要由低温原子层沉积处理来形成，而第二氧化物层18远离半导体衬底11的部分并没有限制，这部分还是可以通过低温原子层沉积处理来形成，也可以通过其他处理例如原子层沉积(ALD)处理来形成。
在上述结合图4A至4D描述的实施例中，形成的图像传感器的沟槽隔离结构包括覆盖沟槽的壁的第二氧化物层18、覆盖第二氧化物层18的高介电常数层16和覆盖高介电常数层16的低透光层17。其中，由于具备高介电常数层16和低透光层17，这种沟槽隔离结构能够具有和上述结合图3A至3D描述的实施例中的沟槽隔离结构同样的有益效果。并且，为了不影响高介电常数层16在半导体衬底11中形成空穴层，第二氧化物层18的厚度不能太大，例如，第二氧化物层的厚度不大于50埃米。本文中第二氧化物层18的厚度是指，在例如覆盖沟槽12的底壁的部分为沿附图的纵向的第二氧化物层18的尺寸，在例如覆盖沟槽12的侧壁的部分为沿附图的横向的第二氧化物层18的尺寸。
在说明书及权利要求中的词语“A或B”包括“A和B”以及“A或B”，而不是排他地仅包括“A”或者仅包括“B”，除非另有特别说明。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
另外，本公开的实施方式还可以包括以下示例：
1.一种形成图像传感器的方法，包括：
在半导体衬底中的沟槽中形成覆盖所述沟槽的壁的掺杂层，所述掺杂层具有P型掺杂剂，并且所述掺杂层中的P型掺杂剂的浓度高于所述沟槽周围的所述半导体衬底的部分中的P型掺杂剂的浓度；
在所述半导体衬底之上形成导热层，所述导热层包括位于所述沟槽中并覆盖所述掺杂层的第一部分；以及
从所述半导体衬底的上方对所述半导体衬底进行加热处理，其中所述导热层通过所述第一部分将热量传导到所述掺杂层，从而促使所述掺杂层中的所述P型掺杂剂向所述半导体衬底中扩散，进而在所述半导体衬底中的所述沟槽的壁处形成P型扩散区。
2.根据1所述的方法，其特征在于，所述导热层还包括位于所述半导体衬底之上并覆盖所述半导体衬底的上表面的第二部分，其中所述第一部分和所述第二部分相连续，
其中从所述半导体衬底的上方对所述半导体衬底进行加热处理包括从所述半导体衬底的上方对所述导热层的所述第二部分进行加热处理。
3.根据1所述的方法，其特征在于，所述导热层包括金属钨。
4.根据3所述的方法，其特征在于，所述方法还包括：
在形成所述掺杂层之后、形成所述导热层之前，在所述沟槽中形成覆盖所述掺杂层的粘附层，
其中，所述导热层覆盖所述粘附层。
5.根据1所述的方法，其特征在于，所述加热处理使得所述掺杂层的温度不低于700℃。
6.根据1所述的方法，其特征在于，所述加热处理包括以下各项中的一项或多项：快速热处理浸入式退火、快速热处理尖峰退火、激光退火、以及微波退火。
7.根据1所述的方法，其特征在于，所述具有P型掺杂剂的电介质材料包括以下各项中的一项或多项：硼硅玻璃、以及氧化硼。
8.根据1所述的方法，其特征在于，通过原子层沉积处理或等离子体增强化学气相沉积处理来形成所述掺杂层。
9.根据1所述的方法，其特征在于，所述掺杂层的厚度小于50埃米。
10.根据1所述的方法，其特征在于，所述方法还包括：
在形成所述掺杂层之前，在所述沟槽中形成覆盖所述沟槽的壁的第一氧化物层。
11.根据1所述的方法，其特征在于，所述方法还包括：
在所述扩散区形成之后，去除所述导热层和所述掺杂层；以及
在所述沟槽中形成覆盖所述沟槽的壁的高介电常数层。
12.根据1所述的方法，其特征在于，去除所述导热层和所述掺杂层通过湿法刻蚀处理来进行。
13.根据11所述的方法，其特征在于，所述方法还包括：
在去除所述导热层和所述掺杂层之后、形成所述高介电常数层之前，在所述沟槽中形成覆盖所述沟槽的壁的第二氧化物层，
其中，所述高介电常数层覆盖所述第二氧化物层。
14.根据13所述的方法，其特征在于，形成所述第二氧化物层是至少通过低温原子层沉积处理进行的。
15.根据13所述的方法，其特征在于，所述第二氧化物层的厚度不大于50埃米。
16.根据11所述的方法，其特征在于，所述方法还包括：
形成所述高介电常数层之后，在所述沟槽中形成覆盖所述高介电常数层的低透光层。
17.一种图像传感器，其特征在于，包括：
沟槽隔离结构，所述沟槽隔离结构形成在半导体衬底中；以及
扩散区，所述扩散区位于所述半导体衬底中的所述沟槽隔离结构的周围并且所述沟槽隔离结构覆盖所述扩散区，其中，所述扩散区具有P型掺杂剂，并且所述扩散区中的P型掺杂剂的浓度高于位于所述扩散区周围的所述半导体衬底的部分中的P型掺杂剂的浓度，
其中，所述沟槽隔离结构包括：
高介电常数层，所述高介电常数层位于所述沟槽隔离结构的外层部分并覆盖所述半导体衬底；以及
低透光层，所述低透光层位于所述沟槽隔离结构的内层部分并覆盖所述高介电常数层。
18.根据17所述的图像传感器，其特征在于，所述扩散区的厚度为1nm～50nm。
19.根据17所述的图像传感器，其特征在于，所述沟槽隔离结构还包括：
氧化物层，所述氧化物层位于所述高介电常数层与所述半导体衬底之间。
20.根据19所述的图像传感器，其特征在于，所述氧化物层的厚度不大于50埃米。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (16)
1.一种形成图像传感器的方法，包括：
在半导体衬底中的沟槽中形成覆盖所述沟槽的壁的掺杂层，所述掺杂层具有P型掺杂剂，并且所述掺杂层中的P型掺杂剂的浓度高于所述沟槽周围的所述半导体衬底的部分中的P型掺杂剂的浓度；
在所述半导体衬底之上形成导热层，所述导热层包括位于所述沟槽中并覆盖所述掺杂层的第一部分；以及
从所述半导体衬底的上方对所述半导体衬底进行加热处理，其中所述导热层通过所述第一部分将热量传导到所述掺杂层，从而促使所述掺杂层中的所述P型掺杂剂向所述半导体衬底中扩散，进而在所述半导体衬底中的所述沟槽的壁处形成P型扩散区。
2.根据权利要求1所述的方法，其特征在于，所述导热层还包括位于所述半导体衬底之上并覆盖所述半导体衬底的上表面的第二部分，其中所述第一部分和所述第二部分相连续，
其中从所述半导体衬底的上方对所述半导体衬底进行加热处理包括从所述半导体衬底的上方对所述导热层的所述第二部分进行加热处理。
3.根据权利要求1所述的方法，其特征在于，所述导热层包括金属钨。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在形成所述掺杂层之后、形成所述导热层之前，在所述沟槽中形成覆盖所述掺杂层的粘附层，
其中，所述导热层覆盖所述粘附层。
5.根据权利要求1所述的方法，其特征在于，所述加热处理使得所述掺杂层的温度不低于700℃。
6.根据权利要求1所述的方法，其特征在于，所述加热处理包括以下各项中的一项或多项：快速热处理浸入式退火、快速热处理尖峰退火、激光退火、以及微波退火。
7.根据权利要求1所述的方法，其特征在于，所述具有P型掺杂剂的电介质材料包括以下各项中的一项或多项：硼硅玻璃、以及氧化硼。
8.根据权利要求1所述的方法，其特征在于，通过原子层沉积处理或等离子体增强化学气相沉积处理来形成所述掺杂层。
9.根据权利要求1所述的方法，其特征在于，所述掺杂层的厚度小于50埃米。
10.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成所述掺杂层之前，在所述沟槽中形成覆盖所述沟槽的壁的第一氧化物层。
11.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述扩散区形成之后，去除所述导热层和所述掺杂层；以及
在所述沟槽中形成覆盖所述沟槽的壁的高介电常数层。
12.根据权利要求1所述的方法，其特征在于，去除所述导热层和所述掺杂层通过湿法刻蚀处理来进行。
13.根据权利要求11所述的方法，其特征在于，所述方法还包括：
在去除所述导热层和所述掺杂层之后、形成所述高介电常数层之前，在所述沟槽中形成覆盖所述沟槽的壁的第二氧化物层，
其中，所述高介电常数层覆盖所述第二氧化物层。
14.根据权利要求13所述的方法，其特征在于，形成所述第二氧化物层是至少通过低温原子层沉积处理进行的。
15.根据权利要求13所述的方法，其特征在于，所述第二氧化物层的厚度不大于50埃米。
16.根据权利要求11所述的方法，其特征在于，所述方法还包括：
形成所述高介电常数层之后，在所述沟槽中形成覆盖所述高介电常数层的低透光层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811205424.6A CN109326621B (zh) | 2018-10-17 | 2018-10-17 | 形成图像传感器的方法及图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811205424.6A CN109326621B (zh) | 2018-10-17 | 2018-10-17 | 形成图像传感器的方法及图像传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326621A CN109326621A (zh) | 2019-02-12 |
| CN109326621B true CN109326621B (zh) | 2021-02-09 |
Family
ID=65262083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811205424.6A Active CN109326621B (zh) | 2018-10-17 | 2018-10-17 | 形成图像传感器的方法及图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326621B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110518030A (zh) * | 2019-09-24 | 2019-11-29 | 德淮半导体有限公司 | 半导体装置及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819234A (zh) * | 2004-12-28 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| CN105552094A (zh) * | 2014-10-27 | 2016-05-04 | 全视科技有限公司 | 像素单元、成像***及在像素单元中制作光学隔离结构的方法 |
| CN108257995A (zh) * | 2018-01-16 | 2018-07-06 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5172819B2 (ja) * | 2009-12-28 | 2013-03-27 | 株式会社東芝 | 固体撮像装置 |
| TWI469193B (zh) * | 2011-04-11 | 2015-01-11 | Great Power Semiconductor Corp | 高密度溝槽式功率半導體結構與其製造方法 |
-
2018
- 2018-10-17 CN CN201811205424.6A patent/CN109326621B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819234A (zh) * | 2004-12-28 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| CN105552094A (zh) * | 2014-10-27 | 2016-05-04 | 全视科技有限公司 | 像素单元、成像***及在像素单元中制作光学隔离结构的方法 |
| CN108257995A (zh) * | 2018-01-16 | 2018-07-06 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326621A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563693B2 (en) | Method for manufacturing semiconductor substrate and semiconductor substrate | |
| US6524903B2 (en) | Method of manufacturing a semiconductor device having two peaks in an impurity concentration distribution | |
| TWI520313B (zh) | 形成光子結構之方法 | |
| US20050042842A1 (en) | Germanium on insulator fabrication via epitaxial germanium bonding | |
| US8017492B2 (en) | Method for fabricating semiconductor device and semiconductor device with separation along peeling layer | |
| US8536052B2 (en) | Semiconductor device comprising contact elements with silicided sidewall regions | |
| JP2006148076A (ja) | シリコンウェハに結合することによる薄膜ゲルマニウムの赤外線センサの製造 | |
| US20080220587A1 (en) | Dual Stress STI | |
| CN108022841B (zh) | 半导体装置的制造方法 | |
| CN109326621B (zh) | 形成图像传感器的方法及图像传感器 | |
| JP2000031265A (ja) | 半導体装置の製造方法 | |
| TW200304222A (en) | CMOS image sensor and method of fabricating the same | |
| KR100445718B1 (ko) | Ｓｏｉ-반도체 장치 및 그것의 제조 방법 | |
| CN108511395B (zh) | 一种具有双极应力的绝缘体上硅结构及其制造方法 | |
| US20080076215A1 (en) | Method for semiconductor device performance enhancement | |
| JP2000294794A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100258228B1 (ko) | 게터링 단계를 갖는 반도체 장치의 제조방법 | |
| US20090258464A1 (en) | Methods for manufacturing a high voltage junction field effect transistor using a hybrid orientation technology wafer | |
| US20200152674A1 (en) | Image sensor and method for manufacturing image sensor | |
| JP2006245567A (ja) | 半導体装置の製造方法 | |
| JP2012038749A (ja) | 半導体装置およびその製造方法 | |
| KR100286776B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| KR100605908B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4900699B2 (ja) | 半導体装置の製造方法 | |
| US6969665B2 (en) | Method of forming an isolation film in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230104 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |