CN109326584B - 封装天线及其制造方法 - Google Patents

封装天线及其制造方法 Download PDF

Info

Publication number
CN109326584B
CN109326584B CN201810891672.4A CN201810891672A CN109326584B CN 109326584 B CN109326584 B CN 109326584B CN 201810891672 A CN201810891672 A CN 201810891672A CN 109326584 B CN109326584 B CN 109326584B
Authority
CN
China
Prior art keywords
substrate
chip
layer
rdl
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810891672.4A
Other languages
English (en)
Other versions
CN109326584A (zh
Inventor
王谦
蔡坚
张雪松
周晟娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810891672.4A priority Critical patent/CN109326584B/zh
Publication of CN109326584A publication Critical patent/CN109326584A/zh
Application granted granted Critical
Publication of CN109326584B publication Critical patent/CN109326584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H01Q19/104—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces using a substantially flat reflector for deflecting the radiated beam, e.g. periscopic antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Waveguide Aerials (AREA)

Abstract

本公开涉及一种封装天线及其制造方法，所述封装天线包括芯片、基板和第一再布线层和第二再布线层，所述芯片固定在所述基板中，所述基板的一个表面层压所述第一再布线层，另一个表面层压所述第二再布线层，其中，第一再布线层制作天线图形，第二再布线层制作反射地平面和馈线图形，或者，反射地平面由基板金属层形成。所述封装天线能够降低其自身的寄生参数，同时改善天线性能。

Description

封装天线及其制造方法
技术领域
本公开涉及封装天线技术领域，具体地，涉及一种封装天线和封装天线的制造方法。
背景技术
随着近几十年科学技术的发展，毫米波逐渐向民用小型化多功能的方向发展，在汽车雷达、高速数据通信、工业自动化传感器、医疗器材等方面获得了广泛的应用。天线是无线***中的重要部件，有分离和集成两种形式。其中集成天线包括片上天线(Antenna-on-Chip，简称“AoC”)和封装天线(Antenna-in-Package，简称“AiP”)两大类型。片上天线技术通过半导体材料与工艺将天线与其他电路集成在同一个芯片上，优点是集成度高，不需要额外的互连，寄生效应小，尤其对于太赫兹频段更适用一些。缺点是天线占用成本较高的采用微波工艺的芯片面积，以及工艺本身对天线结构和性能产生了限制。另外集成电路设计和纠错周期长、费用高也限制了AoC技术的应用。AiP技术是通过封装材料与工艺将天线集成在携带芯片的封装内。AiP技术很好地兼顾了天线性能、成本及体积，代表着近年来天线技术重大成就，因而是目前毫米波应用的主流方向。同AoC相比，AiP***设计周期短，方便灵活，可以采用同一颗芯片搭配不同的天线结构，实现需要的性能。如今几乎所有的60GHz无线通信和手势雷达芯片都采用了AiP技术。除此之外，在79GHz汽车雷达，5G通信，122GHz传感器等应用和研究中也都广泛应用AiP天线解决方案。
毫米波频段在30-300GHz之间，频带非常宽。同微波雷达相比，毫米波雷达具有波束窄、天线体积小的优点、同激光和远红外相比又有穿透性强的优势。天线是毫米波***中的重要部件，如果将天线设计在***封装的外面，则需要用同轴线、波导或微带线等实现***到天线的连接，不仅体积大，而且引入寄生的电感、电容，影响***的性能，此外制作加工过程引入的误差以及误差控制也提高了成本，使毫米波方案难以普及。封装天线(AiP)技术将天线与射频收发***集成在一个小的封装模块中，大大减轻了天线到芯片互连的设计问题，在整个***获得更高集成度的同时，降低了成本，提升了***性能。
在AiP技术中，天线和MMIC(Monolithic Microwave Integrated Circuit，单片微波集成电路)芯片的互连可以采用引线键合、倒装凸点或者扇出(fan out)技术。采用引线键合做芯片和天线的互连是最标准和低成本的封装形式，键合引线直接将芯片的毫米波信号焊盘引出到基板上或接到天线模块的馈线焊盘。由于键合引线寄生电感大，对带宽产生限制。同时严重影响匹配，需要做补偿。当键合引线的长度和波长可以比拟时，则形成寄生天线，使天线增益和辐射效率降低。
倒装凸点焊接采用转接基板，是另一种常用的封装形式，通常天线图形做在基板上，芯片通过焊球接到基板上的馈线，由于凸点寄生效应比较小，更适合毫米波连接。但这种结构只能用于芯片焊盘间距较大的情况，对于小尺寸焊盘应用较为困难，实现成本较高。通常采用CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的芯片标准50ohm特征阻抗接地共面波导输出焊盘，其焊盘节距限制难以应用较低成本的凸点倒装焊的封装形式。
同前两种封装相比，采用扇出(Fan out)实现AiP的天线和电连接具有不可比拟的优势，对扇出结构来说，RDL层(Redistributed layer，再布线层)连接芯片焊盘的通孔寄生效应在毫米波频段几乎可以忽略，尤其对于超过100GHz的应用性能优越。毫米波天线对形成天线和馈线的金属布线的尺寸精度要求较高，扇出工艺RDL布线层采用的光刻工艺精度远高于普通基板布线工艺，满足毫米波天线制作的误差要求。MMIC芯片通常功耗很大，同倒装凸点封装相比，扇出封装无需基板，热阻也小。
随着集成度的提高，扇出封装越来越成为封装技术的必经之路。对于毫米波芯片AiP封装而言，传统的封装技术是将MMIC芯片扇出封装起来，再集成到AiP***中，但这会增加互连的寄生参数。
此外，目前多家厂商均提供扇出封装工艺，如英飞凌(Infineon)的eWLB(embeddedWafer Level Ball gridarray，嵌入式圆片级球栅阵列封装)，TSMC的InFO-WLP等，但不提供工艺定制服务。以eWLB工艺为例，采用eWLB工艺制造的封装结构只有一层RDL再布线层，在实现AiP时，若使用RDL金属层形成天线图形，则无法在eWLB封装上做反射地平面，只能用PCB(Printed Circuit Board，印制电路板)上的布线层做地平面，需要仔细优化PCB结构以协同天线设计，给应用带来麻烦，提高了应用成本。
发明内容
本公开的目的是提供一种封装天线及其制造方法，以降低其自身的寄生参数，同时改善天线性能。
为了实现上述目的，根据本公开的第一方面，提供一种封装天线，包括：芯片，该芯片具有相对的正面和反面；基板，该基板具有相对的第一表面和第二表面，所述第二表面上设置有基板金属层，该基板金属层形成有反射地平面，所述基板在所述第二表面开设有基板槽，所述芯片容纳在所述基板槽中并固定于所述基板，所述芯片的正面暴露于所述第二表面且与所述第二表面平齐；第一再布线层，该第一再布线层设置在所述第一表面上，且包括第一RDL金属层，该第一RDL金属层形成有天线辐射贴片，该天线辐射贴片的辐射方向背离所述反射地平面；第二再布线层，该第二再布线层包括设置在所述第二表面和所述正面上的第二RDL金属层，该第二RDL金属层形成有馈线、多个扇出引线和多个焊盘，所述馈线连接于所述芯片，以向所述天线辐射贴片馈电；以及多个焊球，植于所述焊盘上。
根据本公开的第一方面，提供一种封装天线，包括：芯片，该芯片具有相对的正面和反面；基板，该基板具有相对的第一表面和第二表面，所述基板在所述第二表面开设有基板槽，所述芯片容纳在所述基板槽中并固定于所述基板，所述芯片的正面暴露于所述第二表面且与所述第二表面平齐；第一再布线层，该第一再布线层设置在所述第一表面上，且包括第一RDL金属层，该第一RDL金属层形成有天线辐射贴片；第二再布线层，该第二再布线层包括设置在所述第二表面和所述正面上的第二RDL金属层，该第二RDL金属层形成有反射地平面、馈线、多个扇出引线和多个焊盘，所述馈线连接于所述芯片，以向所述天线辐射贴片馈电，所述天线辐射贴片的辐射方向背离所述反射地平面；以及多个焊球，植于所述焊盘上。
可选择地，所述芯片通过塑料材料模塑固定在所述基板槽中。
可选择地，所述正面上设置有多个凸点，所述第二再布线层包括设置在所述第二表面和所述正面上的第二RDL介质层，所述凸点暴露于所述第二RDL介质层。
可选择地，所述第二RDL金属层包括两层，靠近所述基板的一层形成有所述反射地平面，远离所述基板的一层形成有所述馈线、多个扇出引线和多个焊盘。
可选择地，所述反射地平面形成有馈电孔，以使得所述馈线通过孔径耦合或同轴馈电的方式向所述天线辐射贴片馈电。
基于本公开的第一方面，本公开第三方面提供一种封装天线的制造方法，所述封装天线为本公开的第一方面所述的封装天线，所述制造方法包括：
提供芯片，该芯片具有相对的正面和反面；
提供基板，该基板具有相对的第一表面和第二表面，所述第二表面上设置有基板金属层，该基板金属层形成有反射地平面；
将所述基板的第二表面开设非贯穿的基板槽；
将所述芯片放置到所述基板槽中且固定于所述基板，并使得所述芯片的正面暴露于所述第二表面且与所述第二表面平齐；
在所述第一表面上制作第一再布线层，该第一再布线层包括第一RDL金属层，该第一RDL金属层形成有天线辐射贴片图形，该天线辐射贴片图形的辐射方向背离所述反射地平面；
在所述第二表面和所述正面制作第二再布线层，该第二再布线层包括第二RDL金属层，该第二RDL金属层形成有馈线图形、多个扇出引线图形和多个焊盘图形，所述馈线连接于所述芯片，以向所述天线辐射贴片馈电；
将焊球植于所述焊盘上。
基于本公开的第二方面，本公开第四方面提供一种封装天线的制造方法，所述封装天线为本公开的第二方面所述的封装天线，所述制造方法包括：
提供芯片，该芯片具有相对的正面和反面；
提供基板，该基板具有相对的第一表面和第二表面；
将所述基板的第二表面开设非贯穿的基板槽；
将所述芯片放置到所述基板槽中且固定于所述基板，并使得所述芯片的正面暴露于所述第二表面且与所述第二表面平齐；
在所述第一表面上制作第一再布线层，该第一再布线层包括第一RDL金属层，该第一RDL金属层形成有天线辐射贴片图形；
在所述第二表面和所述正面制作第二再布线层，该第二再布线层包括第二RDL金属层，该第二RDL金属层形成有反射地平面图形、馈线图形、多个扇出引线图形和多个焊盘图形，所述馈线连接于所述芯片，以向所述天线辐射贴片馈电，所述天线辐射贴片图形的辐射方向背离所述反射地平面图形；
将焊球植于所述焊盘上。
可选择地，所述步骤“将所述芯片放置到所述基板槽中且固定于所述基板”包括：
将所述芯片放置到所述基板槽中；
通过塑料材料将所述芯片模塑固定在所述基板槽中。
可选择地，所述正面上设置有多个凸点，所述第二再布线层包括设置在所述第二表面和所述正面上的第二RDL介质层，所述凸点暴露于所述第二RDL介质层，
所述步骤“在所述第二表面和所述正面制作第二再布线层”包括：在所述第二表面和所述正面涂覆或层压所述第二RDL介质层；
所述制造方法还包括：
对所述第二RDL介质层进行化学机械抛光处理，直至所述凸点从所述第二RDL介质层显露出来。
通过上述技术方案，本公开提供的天线封装及其制造方法通过同时一并扇出封装芯片的方式，能够显著地降低互连的寄生参数，进而实现封装天线的高度集成化、小型化，并且采用两次制作的两层RDL，即在基板的两个表面分别制作RDL，其中一层实现小节距焊盘的扇出封装和馈线的引出，另一层形成辐射贴片，即天线，RDL工艺金属布线以及VIA过孔均可以采用光刻形成，尺寸精度高，可以满足高精度毫米波天线和馈线图形要求。同时，将所有毫米波信号均在封装内部实现连接，如果有多于一颗MMIC芯片，则所有芯片均可集成到封装内，使得所有毫米波互连线均由RDL金属层和过孔实现。从焊球凸点引出的管脚只提供低频、直流信号以及电源地连接，在封装天线内部形成完整的天线结构，因此，在安装到PCB板时对PCB板图形和精度没有要求。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开第一方面或第二方面实施例提供的封装天线的结构示意图；
图2是本公开第一方面的实施例提供的封装天线的分解结构示意图；
图3是本公开第二方面的实施例提供的封装天线的分解结构示意图。
附图标记说明
1-芯片，2-基板，3-第一再布线层，31-第一RDL介质层，32-第一RDL金属层，4-第二再布线层，41-第二RDL介质层，51-天线辐射贴片，52-反射地平面，53-馈线，54-馈电孔，55-焊盘，6-焊球，71-注塑材料，72-导热胶。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在本公开中，在未作相反说明的情况下，使用的方位词如“上、下”通常是指对应附图中的上、下，“内、外”是指相对于部件自身轮廓的内、外。另外，所使用的术语词如“第一”、“第二”仅用于区分一个要素与另一个要素，不具有顺序性和重要性。
在封装天线技术领域中，由于辐射贴片精度影响谐振频率，馈线精度影响特征阻抗和匹配，因此毫米波天线和连线对尺寸精度要求非常高。此外微带天线结构的天线到反射地平面的距离不能太小，否则会影响带宽和辐射效率，而另一方面馈线到地平面的距离不能太大，以避免馈线辐射泄漏。这一矛盾决定了优化设计的微带天线的天线和馈线需要采用两层不同金属层，且两层间距不宜太近。而常规的Fan out工艺只有一层RDL，虽然可能包括两层布线层，但两层间距很小，无法用来同时制作微带天线的天线、地和馈线。
基于此，本方案的构思是采用两次制作的两层RDL，即在基板的两侧分别制作一层RDL，其中一层RDL实现小节距焊盘的扇出封装和馈线的引出，另一层形成天线辐射贴片。RDL工艺金属布线以及VIA过孔均可以采用光刻形成，尺寸精度高，可以满足高精度毫米波天线和馈线图形要求。采用半导体工艺的RDL布线层的高精度和良好的一致性和重复性是基板工艺金属布线难以比拟的，尤其对于窄带天线来说更是如此。对于毫米波天线，其辐射贴片长度也是毫米级，1％的尺寸误差理论上就会带来1％的中心频率漂移，如果带宽很窄，则这个误差就是难以接受的。例如，对于122GHz ISM频段，其带宽低于1％，此时采用精密布线加工工艺就变得重要了。同理，馈线传输线宽度的误差使特征阻抗发生变化，导致匹配受影响，对于窄带匹配，也会明显影响带宽。基于此，对于封装天线来说，采用高精度RDL布线工艺制作馈线和辐射贴片等天线图形是方便且有效的实现窄带天线的途径。
基于上述总的构思，根据本公开的第一方面，提供一种封装天线，包括：芯片1，该芯片1具有相对的正面和反面；基板2，该基板2具有相对的第一表面和第二表面，所述第二表面上设置有基板金属层，该基板金属层形成有反射地平面52，所述基板2在所述第二表面开设有基板槽，所述芯片1容纳在所述基板槽中并固定于所述基板2，所述芯片1的正面暴露于所述第二表面且与所述第二表面平齐；第一再布线层3，该第一再布线层3设置在所述第一表面上，且包括第一RDL金属层32，该第一RDL金属层32形成有天线辐射贴片51，该天线辐射贴片51的辐射方向背离所述反射地平面52；第二再布线层4，该第二再布线层4包括设置在所述第二表面和所述正面上的第二RDL金属层，该第二RDL金属层形成有馈线53、多个扇出引线和多个焊盘55，所述馈线53连接于所述芯片1，以向所述天线辐射贴片51馈电；以及多个焊球，植于所述焊盘55上。
其中，所述芯片1可以通过塑料材料71模塑固定在所述基板槽中。在模塑之前，为了将芯片1相对于基板2的位置固定，可以在芯片1的反面粘贴导热胶72，以将其位置固定。此外，该导热胶72的另一作用是，调整芯片1的正面于基板2的第二表面之间的距离，即可以选择厚度适中的导热胶72。
在本公开提供的具体实施方式中，为了实现连接，芯片1的正面上设置有多个凸点，凸点连接到芯片1的芯片焊盘上，而在制作第二再布线层4即第二RDL金属层之前，需要在第二表面和所述正面上涂覆或层压一层第二RDL介质层，因此，为了实现与第二金属层上形成的馈线53、焊盘55等结构连接，所述凸点需要暴露于所述第二RDL介质层41。在一种实施方式中，可以选取具有适宜厚度的导热胶72，以使得芯片1粘贴在基板槽孔中之后，凸点比第二表面略高。
在本公开提供的具体实施方式中，所述反射地平面52形成有馈电孔54，以使得所述馈线53通过孔径耦合或同轴馈电的方式向所述天线辐射贴片51馈电。
根据本公开的第二方面，提供另一种封装天线，参考图3中所示，封装天线包括：芯片1，该芯片1具有相对的正面和反面；基板2，该基板2具有相对的第一表面和第二表面，所述基板2在所述第二表面开设有基板槽，所述芯片1容纳在所述基板槽中并固定于所述基板2，所述芯片1的正面暴露于所述第二表面且与所述第二表面平齐；第一再布线层3，该第一再布线层3设置在所述第一表面上，且包括第一RDL金属层32，该第一RDL金属层32形成有天线辐射贴片51；第二再布线层4，该第二再布线层4包括设置在所述第二表面和所述正面上的第二RDL金属层，该第二RDL金属层形成有反射地平面52、馈线53、多个扇出引线和多个焊盘55，所述馈线53连接于所述芯片1，以向所述天线辐射贴片51馈电，所述天线辐射贴片51的辐射方向背离所述反射地平面52；以及多个焊球，植于所述焊盘55上。
本公开第二方面提供的封装天线与本公开第一方面提供的封装天线之间的不同之处在于，基板2不再设置基板金属层，反射地平面52通过第二RDL金属层形成。其中，所述第二RDL金属层可以包括两层，靠近所述基板2的一层形成有所述反射地平面52，远离所述基板2的一层形成有馈线53、多个扇出引线和多个焊盘55，参考图3中所示。
基于本公开的第一方面提供的封装天线，本公开的第三方面提供一种封装天线的制造方法，所述封装天线为本公开的第一方面提供的封装天线，所述制造方法包括：
提供芯片1，该芯片1具有相对的正面和反面；
提供基板2，该基板2具有相对的第一表面和第二表面，所述第二表面上设置有基板金属层，该基板金属层形成有反射地平面52；
将所述基板2的第二表面开设非贯穿的基板槽；
将所述芯片1放置到所述基板槽中且固定于所述基板2，并使得所述芯片1的正面暴露于所述第二表面且与所述第二表面平齐；
在所述第一表面上制作第一再布线层3，该第一再布线层3包括第一RDL金属层32，该第一RDL金属层32形成有天线辐射贴片51图形，该天线辐射贴片51图形的辐射方向背离所述反射地平面52图形；
在所述第二表面和所述正面制作第二再布线层4，该第二再布线层4包括第二RDL金属层，该第二RDL金属层形成有馈线53图形、多个扇出引线图形和多个焊盘55图形，所述馈线53连接于所述芯片1，以向所述天线辐射贴片51馈电；
将焊球植于所述焊盘55上。
基于本公开的第二方面提供的封装天线，本公开的第四方面提供一种封装天线的制造方法，所述封装天线为本公开的第一方面提供的封装天线，所述制造方法包括：
提供芯片1，该芯片1具有相对的正面和反面；
提供基板2，该基板2具有相对的第一表面和第二表面；
将所述基板2的第二表面开设非贯穿的基板槽；
将所述芯片1放置到所述基板槽中且固定于所述基板2，并使得所述芯片1的正面暴露于所述第二表面且与所述第二表面平齐；
在所述第一表面上制作第一再布线层3，该第一再布线层3包括第一RDL金属层32，该第一RDL金属层32形成有天线辐射贴片51图形。具体地，先在第一表面上涂覆或层压一层第一RDL介质层31，之后制作第一RDL金属层32。
在所述第二表面和所述正面制作第二再布线层4，该第二再布线层4包括第二RDL金属层，该第二RDL金属层形成有反射地平面52图形、馈线53、多个扇出引线图形和多个焊盘55图形，所述馈线53连接于所述芯片1，以向所述天线辐射贴片51馈电，所述天线辐射贴片51图形的辐射方向背离所述反射地平面52图形；
将焊球植于所述焊盘55上。
在本公开第三方面提供的封装天线的制造方法和本公开第四方面提供的封装天线的制造方法各自的具体实施方式中，所述步骤“将所述芯片1放置到所述基板槽中且固定于所述基板2”可以包括：将所述芯片1放置到所述基板槽中，例如，可以通过导热胶72固定在基板槽中；通过塑料材料71将所述芯片1模塑固定在所述基板槽中。在该步骤中，槽壁之间的缝隙填满塑料材料71，并且其表面与第二表面平齐。
在本公开第一方面提供的封装天线和本公开第二方面提供的封装天线各自的具体实施方式中，芯片1的正面上可以设置有多个凸点，所述第二再布线层4包括设置在所述第二表面和所述正面上的第二RDL介质层41，所述凸点暴露于所述第二RDL介质层41，在这种情况下，在本公开第三方面提供的封装天线的制造方法和本公开第四方面提供的封装天线的制造方法各自的具体实施方式中，所述步骤“在所述第二表面和所述正面制作第二再布线层4”包括：在所述第二表面和所述正面涂覆或层压所述第二RDL介质层41。所述制造方法还包括：在注塑材料71、第二RDL介质层41固化之后，对所述第二RDL介质层41进行化学机械抛光CMPChemical Mechanical Polishing处理，直至所述凸点从所述第二RDL介质层41显露出来。之后，在所述第二RDL介质层41上制作第二RDL金属层。第二RDL金属层形成有馈线53图形和焊盘55图形，馈线53图形和至少部分焊盘55图形通过第二RDL介质层41中的凸点连接到芯片1的芯片焊盘上。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (7)

1.一种封装天线的制造方法，其特征在于，所述制造方法包括：
提供芯片(1)，该芯片(1)具有相对的正面和反面；
提供基板(2)，该基板(2)具有相对的第一表面和第二表面，所述第二表面上设置有基板金属层，该基板金属层形成有反射地平面(52)；
将所述基板(2)的第二表面开设非贯穿的基板槽；
将所述芯片(1)放置到所述基板槽中且固定于所述基板(2)，并使得所述芯片(1)的正面暴露于所述第二表面且与所述第二表面平齐；
在所述第一表面上制作第一再布线层(3)，该第一再布线层(3)包括第一RDL金属层(32)，该第一RDL金属层(32)形成有天线辐射贴片(51)图形，该天线辐射贴片(51)图形的辐射方向背离所述反射地平面(52)；
在所述第二表面和所述正面制作第二再布线层(4)，该第二再布线层(4)包括第二RDL金属层，该第二RDL金属层形成有馈线(53)图形、多个扇出引线图形和多个焊盘(55)图形，所述馈线(53)连接于所述芯片(1)，以向所述天线辐射贴片(51)馈电；
将焊球植于所述焊盘(55)上；
其中，所述正面上设置有多个凸点，所述第二再布线层(4)包括设置在所述第二表面和所述正面上的第二RDL介质层(41)，所述凸点暴露于所述第二RDL介质层(41)，
所述步骤“在所述第二表面和所述正面制作第二再布线层(4)”包括：在所述第二表面和所述正面涂覆或层压所述第二RDL介质层(41)；
所述制造方法还包括：
对所述第二RDL介质层(41)进行化学机械抛光处理，直至所述凸点从所述第二RDL介质层(41)显露出来。
2.一种封装天线的制造方法，其特征在于，所述制造方法包括：
提供芯片(1)，该芯片(1)具有相对的正面和反面；
提供基板(2)，该基板(2)具有相对的第一表面和第二表面；
将所述基板(2)的第二表面开设非贯穿的基板槽；
将所述芯片(1)放置到所述基板槽中且固定于所述基板(2)，并使得所述芯片(1)的正面暴露于所述第二表面且与所述第二表面平齐；
在所述第一表面上制作第一再布线层(3)，该第一再布线层(3)包括第一RDL金属层(32)，该第一RDL金属层(32)形成有天线辐射贴片(51)图形；
在所述第二表面和所述正面制作第二再布线层(4)，该第二再布线层(4)包括第二RDL金属层，该第二RDL金属层形成有反射地平面(52)图形、馈线(53)图形、多个扇出引线图形和多个焊盘(55)图形，所述馈线(53)连接于所述芯片(1)，以向所述天线辐射贴片(51)馈电，所述天线辐射贴片(51)图形的辐射方向背离所述反射地平面(52)图形；
将焊球植于所述焊盘(55)上；
其中，所述正面上设置有多个凸点，所述第二再布线层(4)包括设置在所述第二表面和所述正面上的第二RDL介质层(41)，所述凸点暴露于所述第二RDL介质层(41)，
所述步骤“在所述第二表面和所述正面制作第二再布线层(4)”包括：在所述第二表面和所述正面涂覆或层压所述第二RDL介质层(41)；
所述制造方法还包括：
对所述第二RDL介质层(41)进行化学机械抛光处理，直至所述凸点从所述第二RDL介质层(41)显露出来。
3.根据权利要求1或2所述的封装天线的制造方法，其特征在于，所述步骤“将所述芯片(1)放置到所述基板槽中且固定于所述基板(2)”包括：
将所述芯片(1)放置到所述基板槽中；
通过塑料材料(71)将所述芯片(1)模塑固定在所述基板槽中。
4.一种封装天线，该封装天线通过根据权利要求1或3所述的封装天线的制造方法而制成，所述封装天线包括：
芯片(1)，该芯片(1)具有相对的正面和反面；
基板(2)，该基板(2)具有相对的第一表面和第二表面，所述第二表面上设置有基板金属层，该基板金属层形成有反射地平面(52)，所述基板(2)在所述第二表面开设有基板槽，所述芯片(1)容纳在所述基板槽中并固定于所述基板(2)，所述芯片(1)的正面暴露于所述第二表面且与所述第二表面平齐；
第一再布线层(3)，该第一再布线层(3)设置在所述第一表面上，且包括第一RDL金属层(32)，该第一RDL金属层(32)形成有天线辐射贴片(51)，该天线辐射贴片(51)的辐射方向背离所述反射地平面(52)；
第二再布线层(4)，该第二再布线层(4)包括设置在所述第二表面和所述正面上的第二RDL金属层，该第二RDL金属层形成有馈线(53)、多个扇出引线和多个焊盘(55)，所述馈线(53)连接于所述芯片(1)，以向所述天线辐射贴片(51)馈电；以及
多个焊球，植于所述焊盘(55)上；
其中，所述正面上设置有多个凸点，所述第二再布线层(4)包括设置在所述第二表面和所述正面上的第二RDL介质层(41)，通过对所述第二RDL介质层(41)进行化学机械抛光处理，使得所述凸点暴露于所述第二RDL介质层(41)。
5.一种封装天线，该封装天线通过根据权利要求2或3所述的封装天线的制造方法而制成，所述封装天线包括：
芯片(1)，该芯片(1)具有相对的正面和反面；
基板(2)，该基板(2)具有相对的第一表面和第二表面，所述基板(2)在所述第二表面开设有基板槽，所述芯片(1)容纳在所述基板槽中并固定于所述基板(2)，所述芯片(1)的正面暴露于所述第二表面且与所述第二表面平齐；
第一再布线层(3)，该第一再布线层(3)设置在所述第一表面上，且包括第一RDL金属层(32)，该第一RDL金属层(32)形成有天线辐射贴片(51)；
第二再布线层(4)，该第二再布线层(4)包括设置在所述第二表面和所述正面上的第二RDL金属层，该第二RDL金属层形成有反射地平面(52)、馈线(53)、多个扇出引线和多个焊盘(55)，所述馈线(53)连接于所述芯片(1)，以向所述天线辐射贴片(51)馈电，所述天线辐射贴片(51)的辐射方向背离所述反射地平面(52)；以及
多个焊球，植于所述焊盘(55)上；
其中，所述正面上设置有多个凸点，所述第二再布线层(4)包括设置在所述第二表面和所述正面上的第二RDL介质层(41)，通过对所述第二RDL介质层(41)进行化学机械抛光处理，使得所述凸点暴露于所述第二RDL介质层(41)。
6.根据权利要求5所述的封装天线，其特征在于，所述第二RDL金属层包括两层，靠近所述基板(2)的一层形成有所述反射地平面(52)，远离所述基板(2)的一层形成有所述馈线(53)、多个扇出引线和多个焊盘(55)。
7.根据权利要求4或5所述的封装天线，其特征在于，所述反射地平面(52)形成有馈电孔(54)，以使得所述馈线(53)通过孔径耦合或同轴馈电的方式向所述天线辐射贴片(51)馈电。
CN201810891672.4A 2018-08-07 2018-08-07 封装天线及其制造方法 Active CN109326584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810891672.4A CN109326584B (zh) 2018-08-07 2018-08-07 封装天线及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810891672.4A CN109326584B (zh) 2018-08-07 2018-08-07 封装天线及其制造方法

Publications (2)

Publication Number Publication Date
CN109326584A CN109326584A (zh) 2019-02-12
CN109326584B true CN109326584B (zh) 2022-10-11

Family

ID=65264014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810891672.4A Active CN109326584B (zh) 2018-08-07 2018-08-07 封装天线及其制造方法

Country Status (1)

Country Link
CN (1) CN109326584B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661906B1 (ko) * 2019-04-28 2024-04-29 칼테라 세미컨덕터 테크놀로지 (상하이) 컴퍼니 리미티드 안테나-인-패키지 및 레이다 어셈블리 패키지
CN110739526B (zh) * 2019-10-29 2021-07-13 中国科学院微电子研究所 天线射频前端封装制造方法
CN113140887B (zh) * 2020-01-17 2022-11-22 清华大学 封装天线及其制造方法
CN113013605B (zh) * 2021-01-29 2021-12-10 中国电子科技集团公司第三十八研究所 基于扇出封装的多馈封装天线
CN117597832A (zh) * 2021-07-05 2024-02-23 华为技术有限公司 表面安装型天线设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252491B2 (en) * 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
DE102017200124A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
CN107452720B (zh) * 2017-08-03 2020-04-17 华天科技（昆山）电子有限公司 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法

Also Published As

Publication number Publication date
CN109326584A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
US10103450B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
CN109326584B (zh) 封装天线及其制造方法
CN108428693B (zh) 集成电路封装
CN109244642B (zh) 封装天线的制造方法
EP2253045B1 (en) Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s)
US10109604B2 (en) Package with embedded electronic components and a waveguide cavity through the package cover, antenna apparatus including package, and method of manufacturing the same
US7372408B2 (en) Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
US7728774B2 (en) Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
US9819098B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
US8269671B2 (en) Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
US6818985B1 (en) Embedded antenna and semiconductor die on a substrate in a laminate package
CN109166845B (zh) 封装天线及其制造方法
US7696930B2 (en) Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US8256685B2 (en) Compact millimeter wave packages with integrated antennas
US7342299B2 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
CN103650132B (zh) 无线模块
CN109244641A (zh) 封装天线及其制造方法
CN113140887B (zh) 封装天线及其制造方法
KIT et al. Small and medium-scale focused research project “SUCCESS”

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant