CN109308987A - 等离子体处理装置、半导体制造装置及半导体装置的制造方法 - Google Patents

等离子体处理装置、半导体制造装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN109308987A
CN109308987A CN201810154971.XA CN201810154971A CN109308987A CN 109308987 A CN109308987 A CN 109308987A CN 201810154971 A CN201810154971 A CN 201810154971A CN 109308987 A CN109308987 A CN 109308987A
Authority
CN
China
Prior art keywords
plasma
manufacturing
semiconductor device
pipe
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810154971.XA
Other languages
English (en)
Inventor
吉水康人
安井祐之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018001802A external-priority patent/JP2019029333A/ja
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN109308987A publication Critical patent/CN109308987A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32825—Working under atmospheric pressure or higher
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20214—Rotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明涉及一种等离子体处理装置、半导体制造装置及半导体装置的制造方法。实施方式提供一种能够缓和在大气压下的环境中对被处理物的限制的等离子体处理装置、半导体制造装置及半导体装置。实施方式的等离子体处理装置具备：放电部，在大气压下生成等离子体；以及非金属管，能够供在所述放电部中生成的等离子体行进；且从所述管向大气压下的环境释放等离子体。

Description

等离子体处理装置、半导体制造装置及半导体装置的制造 方法
[相关申请]
本申请享有以日本专利申请2017-144709号(申请日：2017年7月26日)及日本专利申请2018-1802号(申请日：2018年1月10日)作为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及一种等离子体处理装置、半导体制造装置及半导体装置的制造方法。
背景技术
已知一种在经减压的环境下产生等离子体来对被处理物进行处理的等离子体处理装置。
发明内容
实施方式提供一种能够缓和在大气压下的环境中对被处理物的限制的等离子体处理装置、半导体制造装置及半导体装置。
实施方式的等离子体处理装置具备：放电部，在大气压下生成等离子体；以及非金属管，能够供在所述放电部中生成的等离子体行进；且从所述管向大气压下的环境释放等离子体。
另外，在另一实施方式的半导体装置的制造方法中，使用具有在大气压下生成等离子体的放电部以及能够供在所述放电部中生成的等离子体行进的非金属管的等离子体处理装置，朝向半导体晶片照射从所述管向大气压下的环境释放的等离子体，来对所述半导体晶片的表面进行处理。
附图说明
图1是表示实施方式的等离子体处理装置的示意图。
图2(a)及(b)是表示实施方式的等离子体处理装置的特性的示意图。
图3是表示实施方式的等离子体处理装置的另一特性的示意图。
图4是表示实施方式的变化例的等离子体处理装置的示意图。
图5(a)及(b)是表示实施方式的半导体装置的制造过程的示意图。
图6(a)及(b)是表示实施方式的半导体装置的另一制造过程的示意图。
图7(a)及(b)是表示实施方式的半导体装置的另一制造过程的示意图。
图8是表示实施方式的半导体装置的另一制造过程的示意图。
图9(a)～(c)是表示实施方式的半导体装置的制造方法的示意剖视图。
图10(a)及(b)是表示实施方式的半导体装置的制造方法的示意剖视图。
图11(a)～(c)是表示实施方式的半导体装置的另一制造方法的示意剖视图。
图12(a)～(c)是表示实施方式的半导体装置的另一制造方法的示意剖视图。
具体实施方式
以下，一边参照附图，一边对实施方式进行说明。对于附图中的相同部分，标注相同编号并适当省略其详细说明，而对不同部分进行说明。此外，附图是示意图或概念图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即便在表示相同部分的情况下，也存在根据附图而相互的尺寸或比率被不同地示出的情况。
图1是表示实施方式的等离子体处理装置1的示意图。图2(a)、(b)及图3是表示等离子体处理装置1的特性的曲线图。
等离子体处理装置1具备生成等离子体的放电部10、非金属管20、及高频电源30。非金属管20连接在放电部10，并成为使在放电部10中生成的等离子体行进的流路。等离子体处理装置1从管20的开放端20a朝向被处理物100释放等离子体。
如图1所示，放电部10具备筒状电介质13、外部电极15、及内部电极17。外部电极15沿着筒状电介质13的外周设置，内部电极17以至少它的一端17a位于筒状电介质13的内部空间内的方式设置。外部电极15及内部电极17连接在高频电源30。例如，外部电极15连接在高频电源30的接地侧。内部电极17连接在高频电源30的高压侧。
管20以它的内部空间与筒状电介质13的内部空间连通的方式连接在筒状电介质13的一开放端。管20优选为非金属的绝缘管，例如为筒状的玻璃或者电介质。
在放电部10，经由筒状电介质13的另一开放端13a向筒状电介质13的内部空间导入等离子体生成用气体。然后，从高频电源30对内部电极17施加高电压，由此在筒状电介质13的内部空间生成等离子体。进而，所生成的等离子体通过它的自电场沿着管20的内部空间行进，并从开放端20a释放到外部。
此处，所谓“行进”，是通过如下方法产生：利用放电部10中所生成的等离子体的自电场使处于管20内部的气体离子化(电离)而成为等离子体，进而管20内部所生成的等离子体也同样地利用自电场使管20内部的气体离子化。该离子化从放电部10侧朝向开放端20a侧反复进行，因此等离子体在管20内部从放电部10侧朝向开放端20a侧不断生成(行进)。此外，在以下的记载中，“行进”是指相同的含义。
例如，从高频电源30对外部电极15与内部电极17之间施加15kHz、数kV的高频、高电压，而在筒状电介质13的内部空间生成等离子体。该等离子体一边通过自电场激发管20内部的等离子体生成用气体，一边朝向开放端20a行进。其结果为，从管20的开放端20a朝向外部释放等离子体。
图2(a)是表示等离子体的行进距离LP与等离子体生成用气体流量FA的关系的曲线图。横轴是供给到放电部10的等离子体生成用气体流量FA，纵轴是行进距离LP。如图2(a)所示，在等离子体处理装置1中，当增加气体流量FA时，行进距离LP延长。
图2(b)是表示从高频电源30施加的最大电压振幅V0P与行进距离LP的关系的曲线图。横轴是最大电压振幅V0P，纵轴是行进距离LP。另外，在图2(b)中示出了改变内部电极17的端17a相对于外部电极15的相对位置的情况下的特性A及B。
特性A表示内部电极的端17a位于筒状电介质13的开放端13a侧的情况下的特性，特性B表示内部电极的端17a位于管20侧的情况下的特性。特性A、B均显示当最大电压振幅V0P变大时，行进距离LP延长。进而显示出内部电极的端17a位于管20侧时行进距离LP延长更多。
这样，通过增加气体流量FA并增大最大电压振幅V0P，能够使等离子体的行进距离LP延长。根据图2(a)及(b)，在等离子体处理装置1中，能够将行进距离LP延长至200毫米(mm)左右。由此，能够在距离上使被处理物100远离放电部10，从而能够减轻异常放电所导致的被处理物100的损伤，且即便对形状复杂的被处理物，也能实施等离子体处理。此外，行进距离越长越好，例如优选为50毫米(mm)以上。也就是说，管20的长度也同样地优选为50mm以上。
进而，图3是针对供给到放电部10的等离子体生成用气体的种类表示最大电压振幅V0P与等离子体功率PIN的关系的曲线图。横轴是最大电压振幅V0P，纵轴是等离子体功率PIN。
如图3所示，在使用氮气N2或者氧气O2作为等离子体生成用气体的情况下，当最大电压振幅VOP超过阈值Vth时，等离子体功率PIN急剧增加。相对于此，氦气He及氩气Ar的等离子体功率PIN从低于氮气及氧气的阈值Vth的电压增加且显示出缓慢的增加倾向。也就是说，通过使用氦气或氩气等稀有气体，能够提高等离子体生成所需的高频功率的效率。
在等离子体处理装置1中，如图1所示，可在管20的开放端20a的附近配置朝向等离子体供给反应气体的通气口23。从通气口23供给的反应气体在等离子体中被激发而产生反应性自由基RR。如果从通气口23供给例如氧气，那么能够激发氧自由基而使被处理物100的表面氧化。另外，也能够通过从通气口23供给例如氮气来激发氮自由基而使被处理物100的表面氮化。
图4是表示实施方式的变化例的等离子体处理装置2的示意图。等离子体处理装置2具备放电部10、高频电源30、及非金属管40。管40例如使用硅酮橡胶等而形成且具有可挠性。由此，能够使开放端40a朝向任意方向释放等离子体。
如图4所示，在等离子体处理装置2中，例如能够对具有立体结构的被处理物200的侧面照射等离子体。另外，在等离子体处理装置2中，也能够在管40的开放端40a的附近配置通气口23(参照图1)。
这样，根据实施方式的等离子体处理装置1、2，能够延长被处理物与放电部10的间隔，从而能够缓和对被处理物的形状的限制，并且能够在不对被处理物造成异常放电等所引起的损伤的情况下实施等离子体处理。
图5(a)及(b)是表示实施方式的半导体装置的制造过程的示意图。图5(a)及(b)是表示使用等离子体处理装置3对半导体晶片300进行处理的步骤的示意图。
等离子体处理装置3具备放电部10、高频电源30、及非金属管50。管50连接在放电部10，并成为供在放电部10中生成的等离子体行进的流路。也就是说，从管50的开放端50a朝向半导体晶片300释放等离子体。
如图5(a)所示，放电部10配置在处理室60外，管50从处理室60外朝内部***。由此，在处理室60的内部，能够从管50的开放端50a朝向载置在载置台70之上的半导体晶片的表面释放等离子体。载置台70例如设置为能够旋转。
如果将处理室60的内部设为包含反应气体的环境，那么能够利用从开放端50a释放的等离子体生成反应性自由基RR来对半导体晶片300的表面进行处理。另外，也可以在开放端50a的附近配置通气口23(参照图1)。
能够通过使用例如氧气作为反应气体来使半导体晶片300的表面氧化。另外，也能够通过使形成在半导体晶片300之上的抗蚀剂等有机物灰化而将其去除。通常，这种氧化或者灰化是在减压下的环境中实施，但通过使用等离子体处理装置3，能够实现大气压下的处理。由此，无需对处理室60的内部进行减压的设备。另外，通过省去减压所需的时间，能够提高制造步骤的处理量。结果，能够降低制造成本。此外，此处的“大气压下”也包含大气压附近的环境下，在以下的说明中也同样地处理。
在图5(b)所示的示例中，朝向半导体晶片300的边缘释放等离子体。半导体晶片300例如载置在能够旋转的载置台70之上。也就是说，通过一边使半导体晶片300旋转，一边朝向半导体晶片300的边缘释放等离子体，能够对半导体晶片300的边缘整体照射等离子体。
例如，通过将处理室60的内部设为包含氟碳等反应气体的环境，能够将沉积在晶片边缘的附着物灰化并去除。此时，等离子体不会被照射到晶片的主面，从而不会产生等离子体损伤。另外，也可以在管50的开放端50a的附近配置通气口23(参照图1)来供给反应气体。
另外，由于通过使用等离子体处理装置3能够实现大气压下的等离子体处理，所以也能与之并行地向晶片表面供给例如清洗液CL。经由喷嘴80供给的清洗液CL例如将仅通过等离子体处理难以去除的微粒从晶片表面去除。这样，通过使用等离子体处理装置3，能够同时实施使用化学液的处理与等离子体处理。
图6(a)及(b)是表示使用等离子体处理装置3的另一制造过程的示意图。在图6(a)及(b)所示的示例中，使用等离子体处理装置3朝向半导体晶片300的表面照射等离子体，并且从喷嘴80向半导体晶片300的表面供给蚀刻液EL。
在图6(a)所示的示例中，在处理室60的内部，半导体晶片300载置在能够旋转的载置台70之上。在等离子体处理装置3的放电部10中生成的等离子体朝向半导体晶片300的上表面被释放。同时，从喷嘴80向半导体晶片300的上表面供给蚀刻液EL。
通过使半导体晶片300旋转，能够对半导体晶片300的整个上表面供给蚀刻液EL。进而，通过使等离子体处理装置3的管50沿与半导体晶片300的上表面平行的X方向振荡，能够对半导体晶片300的上表面的整个面照射等离子体。
例如，通过将处理室60的内部设为包含反应气体的环境，能够产生反应性自由基RR来对半导体晶片300的表面进行处理。也可以在管50的开放端50a的附近配置通气口23(参照图1)，而从通气口23向等离子体中供给反应气体。进而，通过供给蚀刻液EL，能够获得等离子体处理与湿式蚀刻的复合效应。
例如，通过使用氧气作为反应气体而产生氧自由基，使半导体晶片300的表面氧化。同时，通过供给将半导体晶片300的氧化物去除的蚀刻液EL，能够对晶片表面进行蚀刻。另外，也能够通过使半导体晶片300的表面等离子体氧化而提高它的蚀刻耐受性，并且从喷嘴80供给半导体晶片300的蚀刻液，而选择性地对晶片内部进行蚀刻。
在图6(b)所示的示例中，半导体晶片300载置在载置台70之上，且配置在蚀刻液EL的接盘90的上方。通过使等离子体处理装置3的管50及喷嘴80在X方向及Y方向上振荡，能够在晶片表面的所需位置实施等离子体处理及湿式蚀刻。实施方式并不限定于该示例，例如也可以将半导体晶片300及接盘90配置在处理室60的内部。另外，也可以在管50的开放端50a的附近配置通气口23(参照图1)。
图7(a)及7(b)是表示使用等离子体处理装置3的另一制造过程的示意图。在图7所示的示例中，在槽95的内部，将半导体晶片300浸渍在纯水中，并从等离子体处理装置3朝向半导体晶片300释放等离子体。半导体晶片300载置在载置台75之上，之后，浸渍在纯水中。从喷嘴85向槽95供给纯水，处理后的纯水经由排水口97及阀99被排出到外部。
如图7(a)所示，利用从等离子体处理装置3的管50释放的等离子体，在覆盖半导体晶片300的上表面的水中生成例如羟基自由基(OH)。羟基自由基的反应性高，例如将形成在半导体晶片300的表面的抗蚀剂氧化并去除。另外，也能够使用能够将晶片表面的微粒等去除的处理液来代替纯水，由此将形成在半导体晶片300表面的抗蚀剂去除，并且将附着在表面的微粒去除。
如图7(b)所示，也可以为使管50的开放端位于处理液中的形态。通过使经由管50而行进的等离子体与处理液接触，能够有效率地生成自由基离子。
图8是表示使用等离子体处理装置3的制造过程的另一例的示意图。图8表示朝向从喷嘴87朝向半导体晶片300供给的处理液释放等离子体的示例。该示例中，将包含利用等离子体而生成的自由基的处理液供给到载置在载置台70之上的半导体晶片300的表面。
这样，通过使用在大气压下产生等离子体的等离子体处理装置3，而在半导体装置的制造过程中，能够同时实施化学液处理与等离子体处理。由此，能够提高半导体装置的制造效率，从而降低制造成本。
例如，在具有三维结构的存储单元阵列的非易失性半导体存储器的制造过程中，随着存储单元的积层数变大，成膜或蚀刻所需的步骤数或处理时间显著增加。因此，因三维化而产生的存储器电容的扩大所伴随的制造成本的上升可能会成为严重问题。相对于此，通过使用在大气压下生成等离子体的等离子体处理装置，能够提高制造步骤的处理量，从而降低制造成本。
本实施方式的等离子体处理装置具备放电部10、以及使等离子体行进的非金属管20、40或50，由此能够在与放电部10隔开的位置朝向被处理物照射等离子体。由此，能够避免放电部10的电极与被处理物之间的异常放电，从而能够防止被处理物的等离子体损伤。另外，通过自电场在管20、40或者50之中行进的等离子体由于跨及相对较长的距离行进，所以能够缓和伴随被处理物的形状的限制。
在使用本实施方式的等离子体处理装置的半导体装置的制造过程中，通过同时实施化学液处理与等离子体处理，能够提高处理量，进而，能够实施基于化学液处理与等离子体处理的协同效应的新的处理。
接下来，参照图9～图12，对使用大气压等离子体处理装置而实施的半导体装置的制造方法进行说明。图11～图12是表示实施方式的半导体装置的制造方法的示意剖视图。
图9(a)～图10(b)是表示形成在半导体晶片400的槽GR1～GR3的剖面的示意图。在图9(a)及图10(a)中，例如示出使用各向异性RIE(Reactive Ion Etching，反应性离子蚀刻)而形成的槽GR1，在图9(b)、9(c)及图10(b)中，示出通过介存着大气压等离子体的湿式处理而形成的槽GR2及GR3。
各向异性RIE具有起因于离子的入射角度或侧壁聚合物的附着的蚀刻特性。因此，在通过各向异性RIE形成的槽GR1中，底面的宽度WB比晶片表面的开口宽度WT窄。相对于此，图9(b)所示的槽GR2通过使用了大气压等离子体的湿式蚀刻而形成为底面的宽度WB与开口宽度WT成为大致相同。
例如，在槽GR2的形成过程中，使用大气压等离子体生成以抑制半导体晶片400的蚀刻的方式发挥作用的自由基离子。例如，当在硅晶片形成槽GR2时，使用碱系蚀刻液。而且，利用大气压等离子体在溶液中形成OH自由基。OH自由基使硅氧化，而抑制碱系蚀刻液所导致的硅的溶解。
处理液中的自由基离子例如于在槽GR2内朝向底面移动的过程中与槽GR2的壁面接触而失去活性。也就是说，随着槽GR2加深，在靠近槽GR2底面的部分失去自由基，而进行半导体晶片400的蚀刻反应。由此，底面的宽度WB扩张，而能够形成为与开口宽度WT成为大致相同。
在图9(c)所示的示例中，例如利用大气压等离子体生成以促进半导体晶片400的蚀刻反应的方式发挥作用的自由基离子。例如，当在硅晶片形成槽GR3时，使用包含氢氟酸的蚀刻液。而且，利用大气压等离子体在溶液中形成OH自由基。OH自由基在硅表面形成氧化硅，氢氟酸使氧化硅溶解。由此，与不生成OH自由基的情况相比，能够促进硅晶片的蚀刻。
在该情况下，溶液中的自由基离子也是与槽GR3的壁面接触而失去活性。因此，自由基的密度沿槽GR3的深度方向降低，促进蚀刻的效果也沿深度方向降低。其结果为，槽GR3在其上部成为朝向上方打开的锥形状。另外，通过使开口宽度WT扩张，与图9(a)所示的示例相比，底部的蚀刻也进行，从而底面的宽度WB也变宽。这种形状成为例如在将绝缘膜或金属嵌入到槽GR3的内部时防止空隙产生的有效手段。
如图10(a)所示，槽GR1是通过使用蚀刻掩模410选择性地对半导体晶片400进行蚀刻而形成。蚀刻掩模410例如可使用抗蚀剂(树脂)。蚀刻掩模41在形成槽GR1后，例如通过灰化(ashing)或者化学液处理而被去除。
如图10(b)所示，在本实施方式中，与半导体晶片400的蚀刻同时地将蚀刻掩模410去除。例如，利用形成槽GR2时的大气压等离子体而生成的OH自由基将抗蚀剂灰化并去除。因此，能够以在形成槽GR2的时点将蚀刻掩模410去除的方式设定半导体晶片400的蚀刻条件。当在蚀刻掩模410之下设置着硅的布线或元件的情况下，能够不对它们造成损伤而将蚀刻掩模410溶解。
图11(a)～图11(c)表示经由槽GR4选择性地将设置在结构体500的嵌入层510及520去除的方法。
如图11(a)所示，嵌入层510及520在槽GR4的内壁露出。嵌入层510在槽GR4的底部露出，嵌入层520在槽GR4的上部露出。嵌入层510例如包含与嵌入层520相同的材料。
根据使用本实施方式的大气压等离子体的蚀刻方法，如图11(b)所示，能够使嵌入层520残留而选择性地将嵌入层510去除。
例如，利用大气压等离子体生成将构成嵌入层510及520的材料的蚀刻加以抑制的自由基，并供给到槽GR的内部。自由基是在大气中或者处理液中生成。如上所述，自由基通过与槽GR4的内壁相接而失去其活性。因此，在槽GR4的底部，失去自由基对蚀刻的抑制效果，从而嵌入层510被选择性地去除。另一方面，嵌入层520通过自由基所带来的蚀刻抑制效果而保持在槽GR4的上部。这种蚀刻例如是通过如下方法实现：利用自由基使在槽GR4的内壁露出的嵌入层520的表面变质，在该表面形成不溶解于处理液的覆膜。
例如，嵌入层510及520为硅层，嵌入到氧化硅膜的内部。作为嵌入层510及520的材料的硅溶解于氨水、氢氧化钾(KOH)溶液、TMAH(Tetramethylammonium hydroxide，四甲基氢氧化铵)等碱水溶液中。
例如，将利用大气压等离子体而生成的OH自由基等氧化性自由基供给到槽GR4的内部。位于槽GR4的上部的嵌入层520被自由基氧化，而在它的表面形成例如氧化硅膜。另一方面，自由基并未到达位于槽GR4底部的嵌入层510，嵌入层510的表面未被氧化。因此，嵌入层510溶解于碱水溶液而选择性地被去除。另一方面，在嵌入层520，利用形成在它的表面的氧化硅膜抑制硅的溶解。结果，能够通过1次蚀刻处理选择性地将在槽GR4的内部露出的相同材料的嵌入层510及520中的一个嵌入层去除。
另外，如图11(c)所示，也能够使嵌入层510残留而选择性地将嵌入层520去除。在该情况下，处理液使用不会对嵌入层510及520进行蚀刻的溶液或者它们的蚀刻速度较慢的蚀刻液。然后，使用大气压等离子体在处理液中生成促进嵌入层520的蚀刻的自由基。由此，在自由基保持活性的槽GR4的上部，嵌入层520被蚀刻。另一方面，在自由基失去活性的槽GR4的底部，嵌入层510得以保持。
例如，在嵌入层510及520为将钨等作为材料的金属层的情况下，能够通过使用将金属层氧化的自由基与溶解金属氧化物的蚀刻液，而使嵌入层510残留并选择性地将嵌入层520去除。也就是说，向槽GR4的内部供给氧化性自由基，而在嵌入层520的表面形成氧化覆膜。然后，通过使该氧化覆膜溶解而促进嵌入层520的蚀刻。另一方面，氧化性自由基因与槽GR4的内壁相接而失去其活性。因此，在嵌入层510的表面未形成氧化覆膜，其蚀刻被抑制。
另外，也能够利用大气压等离子体供给还原性自由基。在该情况下，通过将形成在嵌入层520的表面的氧化物还原而获得抑制其蚀刻的效果。也就是说，对经由氧化反应而对金属层进行蚀刻的化学液添加还原性自由基，而抑制嵌入层520的蚀刻。另一方面，在还原性自由基失活的槽GR4的底部进行嵌入层510的蚀刻。也就是说，能够实施图11(b)所示的处理。
进而，在本实施方式的大气压等离子体处理装置中，通过使用氮气或氨气作为反应气体，也能够生成氮化自由基。另外，通过使用甲烷或氟碳等作为反应气体，也能够生成碳化自由基。也就是说，也能够针对在槽GR4的内部露出的材料，利用氮化自由基或者碳化自由基实施蚀刻速率的控制。而且，能够通过利用自由基的失活实现所需区域的选择湿式蚀刻。
为了使用通常的蚀刻方法选择性地将嵌入层510及520中的任一嵌入层去除，例如必须利用不同的材料形成嵌入层510与嵌入层520或者在嵌入层510及520中的任一嵌入层的表面形成保护膜。相对于此，根据本实施方式，能够简便地实施这种选择蚀刻。
图12(a)～12(c)表示形成使槽GR6的底部扩张而成的空腔的方法。如图12(a)所示，在半导体晶片600形成槽GR6。槽GR6例如是使用图9(b)所示的方法形成。半导体晶片600例如为硅晶片。
如图12(b)所示，在半导体晶片600的上表面及槽GR6的上部形成绝缘膜610。绝缘膜610例如是使用利用大气压等离子体在处理液中生成的自由基而形成。例如，处理液为纯水，使用大气压等离子体生成OH自由基。如上所述，OH自由基因与槽GR6的内壁相接而失去其活性。由此，能够在半导体晶片600的上表面及槽GR6的上部例如形成氧化硅膜610。
如图12(c)所示，经由槽GR6供给半导体晶片600的蚀刻液而形成空腔620。空腔620是通过使用例如碱系蚀刻液对未形成氧化硅膜610的底部进行蚀刻而形成。
这样，能够通过使用大气压等离子体而简便地实施先前技术中必需复杂步骤的晶片加工。此外，在图9～图12所示的半导体装置的制造方法中，也可以使用臭氧O3代替利用大气压等离子体而生成的自由基。例如，也可以使用臭氧水或者包含臭氧的蚀刻液作为处理液。
已对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并无意图限定发明的范围。这些新颖的实施方式能以其它各种方式加以实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1、2、3 等离子体处理装置
10 放电部
13 筒状电介质
13a、20a、40a、50a 开放端
15 外部电极
17 内部电极
17a 端
20、40、50 管
23 通气口
30 高频电源
60 处理室
70 载置台
80、85、87 喷嘴
90 接盘
95 槽
100、200 被处理物
300、400、600 半导体晶片
410 蚀刻掩模
500 结构体
510、520 嵌入层
610 绝缘膜
620 空腔
CL 清洗液
EL 蚀刻液
GR1～GR6 槽
LP 行进距离
RR 反应性自由基

Claims (20)

1.一种等离子体处理装置，其特征在于具备：
放电部，在大气压下生成等离子体；以及
非金属管，能够供在所述放电部中生成的等离子体行进；且
从所述管向大气压下的环境释放等离子体。
2.根据权利要求1所述的等离子体处理装置，其特征在于：
还具备腔室，所述腔室中***了所述管，且
所述放电部配置在所述腔室的外侧。
3.一种半导体制造装置，其特征在于具备：
腔室；
晶片支撑部，配置在所述腔室内；
非金属管，延伸到所述腔室内；以及
等离子体放电部，连接在所述管，且配置在所述腔室的外侧。
4.根据权利要求3所述的半导体制造装置，其特征在于：
还具备喷嘴，所述喷嘴对保持在晶片支撑部的晶片供给化学液，且
所述管是以朝向所述化学液照射等离子体的方式配置。
5.根据权利要求4所述的半导体制造装置，其特征在于：
所述喷嘴是以朝向所述晶片的表面喷出化学液的方式配置，且
所述管是以朝向覆盖所述晶片表面的化学液照射等离子体的方式配置。
6.根据权利要求4所述的半导体制造装置，其特征在于：
所述晶片浸渍在所述化学液中，且
所述管是以朝向覆盖所述晶片表面的所述化学液照射等离子体的方式配置。
7.根据权利要求4所述的半导体制造装置，其特征在于：
所述喷嘴是以朝向所述晶片的表面喷出化学液的方式配置，且
所述管是以朝向到达所述晶片之前的所述化学液照射等离子体的方式配置。
8.一种半导体装置的制造方法，其特征在于：
使用具有在大气压下生成等离子体的放电部以及能够供在所述放电部中生成的等离子体行进的非金属管的等离子体处理装置，朝向半导体晶片照射从所述管向大气压下的环境释放的等离子体，而对所述半导体晶片的表面进行处理。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于：
所述半导体晶片载置在处理液中，且
所述等离子体被照射到所述管与所述半导体晶片之间的所述处理液。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于：
所述半导体晶片是通过对其表面供给处理液而予以处理，且
所述等离子体被照射至到达所述半导体晶片表面之前的所述处理液。
11.根据权利要求9或10所述的半导体装置的制造方法，其特征在于：
所述处理液是附设在所述半导体晶片表面的部件的蚀刻液。
12.根据权利要求8所述的半导体装置的制造方法，其特征在于：
向所述大气压下的环境供给附设在所述半导体晶片表面的部件的处理气体。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于：
将所述半导体晶片的处理液与所述处理气体一起供给。
14.一种半导体装置的制造方法，其特征在于：
使用大气压等离子体在处理液中生成自由基，来促进或者抑制被处理物的蚀刻。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
选择性地对设置在所述被处理物的凹部的内部进行蚀刻。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于：
生成抑制所述被处理物的蚀刻的自由基，使所述凹部的底面扩张。
17.根据权利要求15所述的半导体装置的制造方法，其特征在于：
生成促进所述被处理物的蚀刻的自由基，使所述凹部的开口扩张。
18.根据权利要求15所述的半导体装置的制造方法，其特征在于：
选择性地将设置在所述被处理物的内部且在所述凹部的内壁露出的第1结构体及第2结构体中的任一结构体去除。
19.根据权利要求14所述的半导体装置的制造方法，其特征在于：
利用所述自由基在所述凹部的内表面选择性地形成覆膜，且
选择性地对所述凹部的未形成所述覆膜的部分进行蚀刻。
20.根据权利要求15所述的半导体装置的制造方法，其特征在于：
所述凹部是通过使用设置在所述被处理物表面的蚀刻掩模选择性地对所述被处理物进行蚀刻而形成，且
所述蚀刻掩模在所述被处理物的蚀刻中被去除。
CN201810154971.XA 2017-07-26 2018-02-23 等离子体处理装置、半导体制造装置及半导体装置的制造方法 Pending CN109308987A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-144709 2017-07-26
JP2017144709 2017-07-26
JP2018001802A JP2019029333A (ja) 2017-07-26 2018-01-10 プラズマ処理装置および半導体装置の製造方法
JP2018-001802 2018-01-10

Publications (1)

Publication Number Publication Date
CN109308987A true CN109308987A (zh) 2019-02-05

Family

ID=65038941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810154971.XA Pending CN109308987A (zh) 2017-07-26 2018-02-23 等离子体处理装置、半导体制造装置及半导体装置的制造方法

Country Status (2)

Country Link
US (1) US20190035636A1 (zh)
CN (1) CN109308987A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619877B1 (ko) * 2019-09-11 2024-01-03 삼성전자주식회사 기판 처리 장치
JP7340396B2 (ja) * 2019-09-24 2023-09-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2022053635A (ja) * 2020-09-25 2022-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6095085A (en) * 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US20050245155A1 (en) * 2004-04-30 2005-11-03 Halle Scott D Highly selective nitride etching employing surface mediated uniform reactive layer films
US20060177598A1 (en) * 2002-05-17 2006-08-10 Surface Innovations Limited Atomisation of a precursor into an excitation medium for coating a remote substrate
CN101049054A (zh) * 2004-11-05 2007-10-03 陶氏康宁爱尔兰有限公司 等离子体***
CN102986304A (zh) * 2010-07-21 2013-03-20 道康宁法国公司 基材的等离子体处理
JP2014127705A (ja) * 2012-12-27 2014-07-07 Kanazawa Univ 液中プラズマ処理装置および液中プラズマ処理方法
CN104938037A (zh) * 2012-12-17 2015-09-23 松下知识产权经营株式会社 等离子体生成装置和使用该等离子体生成装置的清洗装置
CN205987516U (zh) * 2016-08-27 2017-02-22 浙江竟成环保科技有限公司 一种低温等离子体发生器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429400B1 (en) * 1997-12-03 2002-08-06 Matsushita Electric Works Ltd. Plasma processing apparatus and method
KR20020095842A (ko) * 2001-06-16 2002-12-28 삼성전자 주식회사 반도체 에싱장치
JP2004179426A (ja) * 2002-11-27 2004-06-24 Tokyo Electron Ltd 基板処理装置のクリーニング方法
JP2008519411A (ja) * 2004-11-05 2008-06-05 ダウ・コーニング・アイルランド・リミテッド プラズマシステム
TW200816880A (en) * 2006-05-30 2008-04-01 Matsushita Electric Ind Co Ltd Atmospheric pressure plasma generating method, plasma processing method and component mounting method using same, and device using these methods
CN101331594B (zh) * 2006-06-22 2012-03-28 里巴贝鲁株式会社 处理装置、处理方法及等离子源
US10249509B2 (en) * 2012-11-09 2019-04-02 Tokyo Electron Limited Substrate cleaning method and system using atmospheric pressure atomic oxygen
US10672594B2 (en) * 2016-11-01 2020-06-02 Ontos Equipment Systems, Inc. System and method for plasma head thermal control

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6095085A (en) * 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US20060177598A1 (en) * 2002-05-17 2006-08-10 Surface Innovations Limited Atomisation of a precursor into an excitation medium for coating a remote substrate
US20050245155A1 (en) * 2004-04-30 2005-11-03 Halle Scott D Highly selective nitride etching employing surface mediated uniform reactive layer films
CN101049054A (zh) * 2004-11-05 2007-10-03 陶氏康宁爱尔兰有限公司 等离子体***
CN102986304A (zh) * 2010-07-21 2013-03-20 道康宁法国公司 基材的等离子体处理
CN104938037A (zh) * 2012-12-17 2015-09-23 松下知识产权经营株式会社 等离子体生成装置和使用该等离子体生成装置的清洗装置
JP2014127705A (ja) * 2012-12-27 2014-07-07 Kanazawa Univ 液中プラズマ処理装置および液中プラズマ処理方法
CN205987516U (zh) * 2016-08-27 2017-02-22 浙江竟成环保科技有限公司 一种低温等离子体发生器

Also Published As

Publication number Publication date
US20190035636A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
KR102167957B1 (ko) 물질 개질 및 rf 펄싱을 사용한 선택적 식각
JP2016139792A5 (zh)
CN109308987A (zh) 等离子体处理装置、半导体制造装置及半导体装置的制造方法
US10975468B2 (en) Method of cleaning plasma processing apparatus
TW200945433A (en) Fabrication of a silicon structure and deep silicon etch with profile control
TW200814195A (en) Apparatus and method for treating substrates
JP2013157601A5 (zh)
JP5859262B2 (ja) 堆積物除去方法
WO2007063987A1 (ja) 超純水プラズマ泡による加工・洗浄方法及びその装置
JP2007080850A5 (zh)
JP2009081395A (ja) 基板処理装置
JP2011119514A (ja) 基板の洗浄方法及び基板の洗浄装置
JP2009218548A (ja) 高ドーズインプラ工程のレジスト除去方法及びレジスト除去装置
JP4189303B2 (ja) プラズマ処理方法
JP2009188344A (ja) ミリング装置及びミリング方法
JP2009194194A (ja) プラズマ処理方法
TW202030792A (zh) 乾式蝕刻方法及乾式蝕刻裝置
KR20170122910A (ko) 원자층 식각방법
TWI765530B (zh) 基板處理方法及基板處理裝置
TWI695654B (zh) 電漿處理裝置、半導體製造裝置及半導體裝置之製造方法
JP3756092B2 (ja) 基板処理装置
JP2015216234A (ja) エッチング方法
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
JP2005259743A (ja) レジスト剥離装置およびそれを用いたレジスト剥離方法、半導体装置の製造方法
JP2016009837A (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190205

RJ01 Rejection of invention patent application after publication