CN109302361B - 接收装置以及信号转换方法 - Google Patents
接收装置以及信号转换方法 Download PDFInfo
- Publication number
- CN109302361B CN109302361B CN201710609458.0A CN201710609458A CN109302361B CN 109302361 B CN109302361 B CN 109302361B CN 201710609458 A CN201710609458 A CN 201710609458A CN 109302361 B CN109302361 B CN 109302361B
- Authority
- CN
- China
- Prior art keywords
- signal
- equalization
- equalization coefficient
- coefficient
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种接收装置以及信号转换方法。接收装置包含一第一运算电路、一误差截剪器、一数据截剪器、一第二运算电路以及一等化电路。第一运算电路用以依据一等化信号以及一回授信号产生一运算信号。误差截剪器用以依据运算信号产生一误差信号。数据截剪器用以依据运算信号产生一数据信号。第二运算电路用以依据数据信号以及误差信号产生一第一等化系数、一第二等化系数以及一第三等化系数。等化电路用以依据第一等化系数、第二等化系数以及第三等化系数产生回授信号。等化电路的一增益值相关于第一等化系数。等化电路的一时间常数相关于第二等化系数以及第三等化系数。如此,可降低接收装置中的符号间干扰。
Description
技术领域
本揭示中所述实施例内容是有关于一种集成电路,且特别地是有关于具有消除符号间干扰(inter-symbol interference;ISI)机制的接收装置以及信号转换方法。
背景技术
在通讯***中,发送端与接收端透过通道(channel)交换数据。基于通道的特性,接收端所接收到的信号可能会发生失真(distortion)。失真将会造成符号间干扰(ISI)。如此,接收端将会误判数据。
发明内容
有鉴于此,本揭示内容提出一种接收装置以及信号转换方法,借以解决先前技术所述及的问题。
本揭示内容的一实施方式是关于一种接收装置包含一第一运算电路、一误差截剪器、一数据截剪器、一第二运算电路以及一等化电路。第一运算电路用以依据一等化信号以及一回授信号产生一运算信号。误差截剪器用以依据运算信号产生一误差信号。数据截剪器用以依据运算信号产生一数据信号。第二运算电路用以依据数据信号以及误差信号产生一第一等化系数、一第二等化系数以及一第三等化系数。等化电路用以依据第一等化系数、第二等化系数以及第三等化系数产生回授信号。等化电路的一增益值相关于第一等化系数。等化电路的一时间常数相关于第二等化系数以及第三等化系数。
在一些实施例中,等化电路的一脉冲响应关联于第一等化系数、第二等化系数以及第三等化系数。
在一些实施例中,第一等化系数、第二等化系数以及第三等化系数关联于等化信号的一后游标。
在一些实施例中,等化电路包含一滤波电路以及一数字模拟电路。滤波电路对应于时间常数,时间常数是基于第二等化系数以及第三等化系数决定。数字模拟电路对应于增益值,增益值是基于第一等化系数决定。等化电路依据时间常数以及增益值输出回授信号。
在一些实施例中,第一等化系数、第二等化系数以及第三等化系数分别对应于等化信号的一第一时间、一第二时间以及一第三时间。第一时间与等化信号的一峰值时间相差一单位间隔。第二时间与第一时间相差单位间隔。第三时间与第二时间相差单位间隔。单位间隔为等化信号的数据间隔。
在一些实施例中,接收装置还包含一边缘截剪器以及一时脉数据回复器。边缘截剪器用以依据运算信号产生一边缘信号。时脉数据回复器用以依据数据信号以及边缘信号产生一第一时脉信号以及一第二时脉信号。第一时脉信号被传输至边缘截剪器。第二时脉信号被传输至数据截剪器。第一时脉信号与第二时脉信号之间的一相位差为90度。
本揭示内容的一实施方式是关于一种信号转换方法。信号转换方法包含:通过一第一运算电路依据一等化信号以及一回授信号产生一运算信号;通过一误差截剪器依据运算信号产生一误差信号;通过一数据截剪器依据运算信号产生一数据信号;通过一第二运算电路依据数据信号以及误差信号产生一第一等化系数、一第二等化系数以及一第三等化系数;以及通过一等化电路依据第一等化系数、第二等化系数以及第三等化系数产生回授信号。等化电路的一增益值相关于第一等化系数。等化电路的一时间常数相关于第二等化系数以及第三等化系数。
在一些实施例中,等化电路的一脉冲响应关联于第一等化系数、第二等化系数以及第三等化系数。
在一些实施例中,第一等化系数、第二等化系数以及第三等化系数关联于等化信号的一后游标。
在一些实施例中,产生该回授信号包含:通过等化电路依据时间常数以及增益值输出回授信号。时间常数对应于一滤波电路且时间常数是基于第二等化系数以及第三等化系数决定。增益值对应于一数字模拟电路且增益值是基于第一等化系数决定。
在一些实施例中,第一等化系数、第二等化系数以及第三等化系数分别对应于等化信号的一第一时间、一第二时间以及一第三时间。第一时间与等化信号的一峰值时间相差一单位间隔。第二时间与第一时间相差单位间隔。第三时间与第二时间相差单位间隔。单位间隔为等化信号的数据间隔。
在一些实施例中,信号转换方法还包含:通过一边缘截剪器依据运算信号产生一边缘信号;以及通过一时脉数据回复器依据数据信号以及边缘信号产生一第一时脉信号以及一第二时脉信号。第一时脉信号被传输至边缘截剪器。第二时脉信号被传输至数据截剪器。第一时脉信号与第二时脉信号之间的一相位差为90度。
综上所述,接收装置基于这些等化系数产生回授信号,且依据等化信号以及回授信号产生运算信号。借此,可降低接收装置中的符号间干扰以提高通讯品质。
附图说明
为让本揭示的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1是依照本揭示一些实施例所绘示的符号间干扰的示意图;
图2是依照本揭示一些实施例所绘示的一种接收装置的示意图;
图3是依照本揭示一些实施例所绘示的图1中等化信号的示意图;
图4是依照本揭示一些实施例所绘示的图1中等化信号、回授信号以及运算信号的示意图;以及
图5是依照本揭示一些实施例所绘示的一种信号转换方法的步骤流程图。
具体实施方式
请参考图1。图1是依照本揭示一些实施例所绘示的符号间干扰的示意图。在一些实施例中,一发送装置透过一通道(channel)将发送信号TS传输给一接收装置(例如:图2的接收装置200)。发送信号TS经由通道传输后形成接收信号RS。接收信号RS被接收装置接收。
以图1示例而言,发送信号TS包含两个方波。换另一个方式解释,发送信号TS包含三个符号(symbol)。这些符号分别对应于逻辑值“1”、逻辑值“0”、逻辑值“1”。在一些实施例中,任两相邻的符号之间的数据间隔被定义为单位间隔(unit interval;UI)。基于通道特性,各个方波将会变成缓升缓降的波形。举例而言,第一个方波会变成波形W1,而第二个方波会变成波形W2。据此,接收信号RS(例如:波形W1与波形W2的叠合结果)形成且将会发生符号间干扰(inter-symbol interference;ISI)。以图1示例而言,由于符号间干扰,接收信号RS会被判读为逻辑值“1”、逻辑值“1”、逻辑值“1”。也就是说,位于时间UI9处的数据将会被误判。
请参考图2。图2是依照本揭示一些实施例所绘示的一种接收装置200的示意图。
在一些实施例中,接收装置200包含放大器202、等化器204、运算电路206、误差截剪器208、数据截剪器210、边缘截剪器212、时脉数据回复器214、运算电路216以及等化电路218。
在一些实施例中,放大器202用以依据接收信号RS产生放大信号AS。举例而言,放大器202放大接收信号RS以输出放大信号AS。在一些实施例中,放大器202是以可变增益放大器(variable gain amplifier;VGA)实现。各种得以实现放大器202的元件皆在本揭示内容的考量范围内。
在一些实施例中,等化器204用以依据放大信号AS产生等化信号ES。举例而言,等化器204对放大信号AS执行等化操作以输出等化信号ES。在一些实施例中,等化器204是以连续时间线性等化器(continuous time linear equalizer;CTLE)实现。各种得以实现等化器204的元件皆在本揭示内容的考量范围内。
在一些实施例中,运算电路206用以依据等化信号ES以及回授信号FB产生运算信号CS。在一些实施例中,运算电路206是以加法器实现。举例而言,运算电路206将等化信号ES减去回授信号FB以输出运算信号CS。各种得以实现运算电路206的元件皆在本揭示内容的考量范围内。
在一些实施例中,误差截剪器208用以依据运算信号CS产生误差信号SERR。在一些实施例中,误差截剪器208用以将运算信号CS与参考电压VREF进行比较以输出误差信号SERR。举例而言,当运算信号CS的其中一个符号的电压值大于参考电压VREF,误差信号SERR的一对应符号将被设定为“+1”。相应的,当该其中一个符号的该电压值小于参考电压VREF,该对应符号将被设定为“-1”。据此,误差信号SERR产生。在一些实施例中,误差截剪器208基于时脉信号CLK2运作。
在一些实施例中,数据截剪器210用以依据运算信号CS产生数据信号SDATA。在一些实施例中,数据截剪器210用以将运算信号CS与中间电压进行比较以输出数据信号SDATA。在一些实施例中,中间电压低于参考电压VREF。举例而言,当运算信号CS的其中一个符号的电压值大于中间电压,数据信号SDATA的一对应符号被设定为逻辑值“1”。相应的,当该其中一个符号的该电压值小于中间电压,该对应符号被设定为逻辑值“0”。据此,数据信号SDATA产生。在一些实施例中,数据截剪器210基于时脉信号CLK2运作。
在一些实施例中,运算电路216用以依据数据信号SDATA以及误差信号SERR产生等化系数h[1]、等化系数h[2]以及等化系数h[3]。在一些实施例中,运算电路216对数据信号SDATA以及误差信号SERR进行可适应性演算法以计算出等化系数h[1]、等化系数h[2]以及等化系数h[3]。可适应性演算法例如是最小均方(least mean square;LMS)演算法,且运算电路216包含例如最小均方滤波电路。各种演算法皆在本揭示内容的考量范围内。运算电路216的实现方式则搭配演算法。
在一些实施例中,等化电路218用以依据等化系数h[1]、等化系数h[2]以及等化系数h[3]产生回授信号FB。在一些实施例中,等化电路218的脉冲响应关联于等化系数h[1]、等化系数h[2]以及等化系数h[3]。在一些实施例中,等化电路218包含滤波电路2182以及模拟数字转换器2184。
在一些实施例中,滤波电路2182包含电阻电容(RC)电路。电阻电容电路对应于一时间常数(time constant)。在一些实施例中,时间常数关联于等化系数h[2]以及等化系数h[3]。在一些实施例中,时间常数是基于等化系数h[2]以及等化系数h[3]所决定。在一些实施例中,模拟数字转换器2184对应于一增益值(gain value)。在一些实施例中,增益值关联于等化系数h[1]。在一些实施例中,增益值是基于等化系数h[1]所决定。
在一些实施例中,等化电路218用以依据时间常数以及增益值输出回授信号FB。回授信号FB的产生方式将于后段进行详述。在一些实施例中,回授信号FB为一模拟信号。如前所述,运算电路206将等化信号ES减去回授信号FB以输出运算信号CS。在一些实施例中,等化电路218是以无限脉冲响应/决策回授等化器(infinite impulse response/decisionfeedback equalizer;IIR/DEF)实现。各种得以实现等化电路218的元件皆在本揭示内容的考量范围内。
请参考图3。图3是依照本揭示一些实施例所绘示的图2中等化信号ES的示意图。在一些实施例中,信号300为图1中的等化信号ES。在一些实施例中,信号300对应于等化信号ES中的一个符号。图3中的信号300仅用以示例的目的。等化信号ES的各种波形皆在本揭示内容的考量范围内。
在一些实施例中,信号300包含位置302、位置304、位置306以及位置308。位置302对应于信号300的峰值。位置302对应于峰值时间UI[k]。
在一些实施例中,位置304对应时间UI[k+1]。位置306对应时间UI[k+2]。位置308对应时间UI[k+3]。在一些实施例中,时间UI[k+1]与时间UI[k]之间相差一个单位间隔(UI)。相应地,时间UI[k+2]与时间UI[k+1]之间相差一个单位间隔。时间UI[k+3]与时间UI[k+2]之间相差一个单位间隔。在一些实施例中,位于位置304的值被视为等化系数h[1]。位于位置306的值被视为等化系数h[2]。位于位置308的值被视为等化系数h[3]。
在一些实施例中,信号300中位于位置302之前的部分(上升边缘)被视为前游标(pre-cursor)P1,且信号300中位于位置302之后的部分(下降边缘)被视为后游标(post-cursor)P2。等效而言,等化系数h[1]、等化系数h[2]以及等化系数h[3]位于信号300的后游标P2。
由于信号300的后游标P2与下一个符号的前游标会形成符号间干扰,因此信号300的后游标P2需要被适当地消除,以避免误判数据。
请参考图4。图4是依照本揭示一些实施例所绘示的图2中等化信号ES、回授信号FB以及运算信号CS的示意图。图4中的等化信号ES、回授信号FB以及运算信号CS仅用以示例的目的。等化信号ES、回授信号FB以及运算信号CS的各种波形皆在本揭示内容的考量范围内。
以图4示例而言,回授信号FB的波形相似于等化信号ES的后游标P2。如前所述,在一些实施例中,运算电路206将等化信号ES减去回授信号FB以产生运算信号CS。如图4所示,相较于等化信号ES,运算信号CS为较窄。在这种情况下,运算信号CS较不易与下一个符号的前游标形成符号间干扰。如何产生回授信号FB将于下段进行详述。
在一些实施例中,等化电路218的脉冲响应得以从以下公式(1)而取得:
其中H(s)代表等化电路218于频域(frequency domain)上的脉冲响应,g代表前述的模拟数字转换器2184的增益值,s代表频率,且RC代表前述的滤波电路2182的时间常数。
上述公式(1)经由拉普拉斯转换(Laplace transform)后产生以下公式(2):
其中h(t)代表等化电路218于时域(time domain)上的脉冲响应。在一些实施例中,h(t)为回授信号FB。
将上述公式(2)微分后产生以下公式(3):
接着,将上述公式(3)移项且将部分参数代入上述公式(3)后产生以下公式(4):
其中T代表前述的单位间隔(UI),h(2T)对应等化信号ES的等化系数h[2],且h(3T)对应等化信号ES的等化系数h[3]。
在一些实施例中,h(t)为回授信号FB,h(2T)为等化系数h[2],且h(3T)为等化系数h[3]。以下将针对如何决定上述公式(2)中的h(t)进行详述。
在一些实施例中,模拟数字转换器2184的增益值(例如:公式(2)中的增益值g)是基于等化系数h[1]所决定。举例而言,模拟数字转换器2184的增益值等于等化信号ES的等化系数h[1]。由于等化系数h[1]对下一个符号的前游标具有较为明显的影响,因此以等化系数h[1]作为等化电路218的脉冲响应的振幅。
在一些实施例中,滤波电路2182的时间常数(例如:公式(2)中的时间常数RC)是基于等化系数h[2]以及等化系数h[3]所决定。举例而言,滤波电路2182的时间常数是利用公式(4)所决定。由于等化系数h[2]与等化系数h[3]之间的斜率值对应于等化信号ES的衰减,因此,在一些实施例中,等化系数h[2]与等化系数h[3]之间的斜率值用来决定等化电路218的脉冲响应的衰减。如此,可使得回授信号FB的波形与等化信号ES的后游标P2较为接近。
据此,通过从等化信号ES中减去回授信号FB,等化信号ES的后游标P2得以被消除。如此,符号间干扰得以被降低。上述回授信号FB的产生方式仅用以示例的目的。回授信号FB的各种产生方式皆在本揭示内容的考量范围内。
在一些实施例中,边缘截剪器212用以依据运算信号CS产生边缘信号SEDGE。在一些实施例中,边缘截剪器212基于时脉信号CLK1运作。举例而言,边缘截剪器212依据时脉信号CLK1对运算信号CS的上升边缘或下降边缘进行取样以输出边缘信号SEDGE。
在一些实施例中,时脉数据回复器214用以依据边缘信号SEDGE以及数据信号SDATA产生时脉信号CLK1与时脉信号CLK2。在一些实施例中,时脉信号CLK1与时脉信号CLK2之间的相位差为90度。
在一些实施例中,时脉数据回复器214包含一侦测器、一回路滤波电路、一相位内差器以及一时脉信号产生/调整电路。侦测器接收边缘信号SEDGE以及数据信号SDATA。侦测器侦测边缘信号SEDGE以及数据信号SDATA之间的误差以产生一误差信号。回路滤波电路将误差信号与至少一临界值进行比较以产生一控制信号。在一些实施例中,该至少一临界值包含一频率临界值以及一相位临界值。相位内差器依据控制信号产生一调整信号。时脉信号产生/调整电路依据调整信号产生或调整时脉信号CLK1以及时脉信号CLK2。在一些实施例中,时脉信号产生/调整电路依据调整信号将时脉信号CLK1与时脉信号CLK2往同一相位方向进行调整。举例而言,当调整信号的状态为“上”(UP)时,时脉信号产生/调整电路可将时脉信号CLK1与时脉信号CLK2的时脉的相位往正方向调整。或者,当调整信号的状态为“下”(DOWN)时,时脉信号产生/调整电路可将时脉信号CLK1与时脉信号CLK2的时脉的相位往负方向调整。
上述时脉数据回复器214的实现方式仅用以示例的目的。时脉数据回复器214的各种实现方式皆在本揭示内容的考量范围内。
在一些实施例中,运算电路216对数据信号SDATA以及误差信号SERR进行可适应性演算法以计算出参考电压VREF。在一些实施例中,参考电压VREF被提供给误差截剪器208,以使误差截剪器208得以将运算信号CS与参考电压VREF进行比较。
上述接收装置200的实现方式仅用以示例的目的。接收装置200的各种实现方式皆在本揭示内容的考量范围内。
请参考图5。图5是依照本揭示一些实施例所绘示的一信号转换方法500的流程图。信号转换方法500包含步骤S510、步骤S520、步骤S530、步骤S540以及步骤S550。在一些实施例中,信号转换方法500被应用于图2的接收装置200中。为了以较佳的方式理解本揭示内容,信号转换方法500将搭配图2的接收装置200进行讨论,但本揭示内容不以此为限制。
在步骤S510中,运算电路206依据等化信号ES以及回授信号FB产生运算信号CS。在一些实施例中,运算电路206将等化信号ES减去回授信号FB以输出运算信号CS。在一些实施例中,运算电路206是以加法器实现。
在步骤S520中,误差截剪器208依据运算信号CS产生误差信号SERR。在一些实施例中,误差截剪器208将运算信号CS与参考电压VREF进行比较以输出误差信号SERR。
在步骤S530中,数据截剪器210依据运算信号CS产生数据信号SDATA。在一些实施例中,数据截剪器210将运算信号CS与中间电压进行比较以输出数据信号SDATA。在一些实施例中,中间电压低于参考电压VREF。
在步骤S540中,运算电路216依据数据信号SDATA以及误差信号SERR产生等化系数h[1]、等化系数h[2]以及等化系数h[3]。在一些实施例中,运算电路216对数据信号SDATA以及误差信号SERR进行最小均方演算法以计算出等化系数h[1]、等化系数h[2]以及等化系数h[3]。各种演算法皆在本揭示内容的考量范围内。
在步骤S550中,等化电路218依据等化系数h[1]、等化系数h[2]以及等化系数h[3]产生回授信号FB。在一些实施例中,等化电路218包含滤波电路2182以及模拟数字转换器2184。滤波电路2182对应于时间常数,且模拟数字转换器2184对应于增益值。在一些实施例中,时间常数是基于等化系数h[2]以及等化系数h[3]所决定,且增益值是基于等化系数h[1]所决定。在一些实施例中,等化电路218依据时间常数以及增益值产生回授信号FB。
上述信号转换方法500的叙述包含示例性的操作,但信号转换方法500的这些操作不必依所显示的顺序被执行。信号转换方法500的这些操作的顺序得以被变更,或者这些操作得以在适当的情况下被同时执行、部分同时执行或部分省略,皆在本揭示的实施例的精神与范围内。
综上所述,接收装置基于这些等化系数产生回授信号,且依据等化信号以及回授信号产生运算信号。借此,可降低接收装置中的符号间干扰以提高通讯品质。
虽然本揭示已以实施方式揭示如上,然其并非用以限定本揭示,任何本领域具通常知识者,在不脱离本揭示的精神和范围内,当可作各种的更动与润饰,因此本揭示的保护范围当视所附的权利要求书所界定的范围为准。
Claims (14)
1.一种接收装置,其特征在于,包含:
一第一运算电路,用以依据一等化信号以及一回授信号产生一运算信号;
一误差截剪器,用以依据该运算信号产生一误差信号;
一数据截剪器,用以依据该运算信号产生一数据信号;
一第二运算电路,用以依据该数据信号以及该误差信号产生一第一等化系数、一第二等化系数以及一第三等化系数;以及
一等化电路,用以依据该第一等化系数、该第二等化系数以及该第三等化系数产生该回授信号,
其中该等化电路的一增益值相关于该第一等化系数,且该等化电路的一时间常数相关于该第二等化系数以及该第三等化系数。
2.根据权利要求1所述的接收装置,其特征在于,该等化电路的一脉冲响应关联于该第一等化系数、该第二等化系数以及该第三等化系数。
3.根据权利要求1所述的接收装置,其特征在于,该第一等化系数、该第二等化系数以及该第三等化系数关联于该等化信号的一后游标,该后游标对应于一峰值时间之后的一下降边缘。
4.根据权利要求1所述的接收装置,其特征在于,该等化电路包含:
一滤波电路,对应于该时间常数,该一时间常数是基于该第二等化系数以及该第三等化系数决定;以及
一数字模拟电路,对应于该增益值,该增益值是基于该第一等化系数决定,
其中该等化电路依据该时间常数以及该增益值输出该回授信号。
6.根据权利要求1所述的接收装置,其特征在于,该第一等化系数、该第二等化系数以及该第三等化系数分别对应于该等化信号的一第一时间、一第二时间以及一第三时间,该第一时间与该等化信号的一峰值时间相差一单位间隔,该第二时间与该第一时间相差该单位间隔,该第三时间与该第二时间相差该单位间隔,且该单位间隔为该等化信号的数据间隔。
7.根据权利要求1所述的接收装置,其特征在于,还包含:
一边缘截剪器,用以依据该运算信号产生一边缘信号;以及
一时脉数据回复器,用以依据该数据信号以及该边缘信号产生一第一时脉信号以及一第二时脉信号,
其中该第一时脉信号被传输至该边缘截剪器,该第二时脉信号被传输至该数据截剪器,且该第一时脉信号与该第二时脉信号之间的一相位差为90度。
8.一种信号转换方法,其特征在于,包含:
通过一第一运算电路依据一等化信号以及一回授信号产生一运算信号;
通过一误差截剪器依据该运算信号产生一误差信号;
通过一数据截剪器依据该运算信号产生一数据信号;
通过一第二运算电路依据该数据信号以及该误差信号产生一第一等化系数、一第二等化系数以及一第三等化系数;以及
通过一等化电路依据该第一等化系数、该第二等化系数以及该第三等化系数产生该回授信号,
其中该等化电路的一增益值相关于该第一等化系数,且该等化电路的一时间常数相关于该第二等化系数以及该第三等化系数。
9.根据权利要求8所述的信号转换方法,其特征在于,该等化电路的一脉冲响应关联于该第一等化系数、该第二等化系数以及该第三等化系数。
10.根据权利要求8所述的信号转换方法,其特征在于,该第一等化系数、该第二等化系数以及该第三等化系数关联于该等化信号的一后游标,该后游标对应于一峰值时间之后的一下降边缘。
11.根据权利要求8所述的信号转换方法,其特征在于,产生该回授信号包含:
通过该等化电路依据该时间常数以及该增益值输出该回授信号,
其中该时间常数对应于一滤波电路且该时间常数是基于该第二等化系数以及该第三等化系数决定,该增益值对应于一数字模拟电路且该增益值是基于该第一等化系数决定。
13.根据权利要求8所述的信号转换方法,其特征在于,该第一等化系数、该第二等化系数以及该第三等化系数分别对应于该等化信号的一第一时间、一第二时间以及一第三时间,该第一时间与该等化信号的一峰值时间相差一单位间隔,该第二时间与该第一时间相差该单位间隔,该第三时间与该第二时间相差该单位间隔,且该单位间隔为该等化信号的数据间隔。
14.根据权利要求8所述的信号转换方法,其特征在于,还包含:
通过一边缘截剪器依据该运算信号产生一边缘信号;以及
通过一时脉数据回复器依据该数据信号以及该边缘信号产生一第一时脉信号以及一第二时脉信号,
其中该第一时脉信号被传输至该边缘截剪器,该第二时脉信号被传输至该数据截剪器,且该第一时脉信号与该第二时脉信号之间的一相位差为90度。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710609458.0A CN109302361B (zh) | 2017-07-25 | 2017-07-25 | 接收装置以及信号转换方法 |
US15/859,751 US10079697B1 (en) | 2017-07-25 | 2018-01-02 | Receiving device and signal conversion method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710609458.0A CN109302361B (zh) | 2017-07-25 | 2017-07-25 | 接收装置以及信号转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109302361A CN109302361A (zh) | 2019-02-01 |
CN109302361B true CN109302361B (zh) | 2021-06-01 |
Family
ID=63491074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710609458.0A Active CN109302361B (zh) | 2017-07-25 | 2017-07-25 | 接收装置以及信号转换方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10079697B1 (zh) |
CN (1) | CN109302361B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023087419A (ja) * | 2021-12-13 | 2023-06-23 | キオクシア株式会社 | 受信装置及び受信方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1702977A (zh) * | 2002-11-07 | 2005-11-30 | 华邦电子股份有限公司 | 无线通讯*** |
TW200601756A (en) * | 2004-04-15 | 2006-01-01 | Mediatek Inc | Apparatus and method for error propagation reduction in a decision feedback equalizer |
CN106330797A (zh) * | 2015-07-10 | 2017-01-11 | 晨星半导体股份有限公司 | 通道效应消除装置及通道效应消除方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7161980B2 (en) * | 2002-08-19 | 2007-01-09 | Lucent Technologies Inc. | Receiver for high rate digital communication system |
US8135100B2 (en) | 2008-08-20 | 2012-03-13 | International Business Machines Corporation | Adaptive clock and equalization control systems and methods for data receivers in communications systems |
US20150256364A1 (en) * | 2008-11-25 | 2015-09-10 | Lsi Corporation | Group delay based back channel post cursor adaptation |
US8599909B2 (en) * | 2010-08-04 | 2013-12-03 | Oracle International Corporation | Serial link voltage margin determination in mission mode |
US20160065394A1 (en) * | 2014-08-26 | 2016-03-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Serializer/deserializer with independent equalization adaptation for reducing even/odd eye disparity |
US9614659B2 (en) | 2015-01-28 | 2017-04-04 | Texas Instruments Incorporated | CTLE gear shifting to enable CDR frequency lock in wired communication |
US9397867B1 (en) * | 2015-02-11 | 2016-07-19 | Applied Micro Circuits Corporation | Clock phase adaptation for precursor ISI reduction |
US9438450B1 (en) * | 2015-07-02 | 2016-09-06 | Global Unichip Corporation | Receiver and associated control method |
US9401800B1 (en) * | 2015-07-14 | 2016-07-26 | Global Unichip Corporation | Clock data recovery system for Serdes |
US9455848B1 (en) * | 2015-08-18 | 2016-09-27 | Xilinx, Inc. | DFE-skewed CDR circuit |
US9350572B1 (en) * | 2015-11-06 | 2016-05-24 | Global Unichip Corporation | Apparatus for clock and data recovery |
-
2017
- 2017-07-25 CN CN201710609458.0A patent/CN109302361B/zh active Active
-
2018
- 2018-01-02 US US15/859,751 patent/US10079697B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1702977A (zh) * | 2002-11-07 | 2005-11-30 | 华邦电子股份有限公司 | 无线通讯*** |
TW200601756A (en) * | 2004-04-15 | 2006-01-01 | Mediatek Inc | Apparatus and method for error propagation reduction in a decision feedback equalizer |
CN106330797A (zh) * | 2015-07-10 | 2017-01-11 | 晨星半导体股份有限公司 | 通道效应消除装置及通道效应消除方法 |
Also Published As
Publication number | Publication date |
---|---|
US10079697B1 (en) | 2018-09-18 |
CN109302361A (zh) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11063791B2 (en) | Receiver with clock recovery circuit and adaptive sample and equalizer timing | |
US10911272B2 (en) | Multi-tap decision feed-forward equalizer with precursor and postcursor taps | |
US8325793B2 (en) | Precursor ISI cancellation using adaptation of negative gain linear equalizer | |
TWI608711B (zh) | 時脈資料回復裝置 | |
EP2119156B1 (en) | Adaptive continuous-time equalizer for correcting the first post-cursor isi | |
US9397867B1 (en) | Clock phase adaptation for precursor ISI reduction | |
US9438450B1 (en) | Receiver and associated control method | |
US9401800B1 (en) | Clock data recovery system for Serdes | |
US11374601B2 (en) | Interleaving ADC error correction methods for Ethernet PHY | |
US20220360476A1 (en) | Multi-tap decision feed-forward equalizer with precursor and postcursor taps | |
US10742453B1 (en) | Nonlinear equalizer with nonlinearity compensation | |
US11240075B2 (en) | SerDes receiver with optimized CDR pulse shaping | |
US7545861B2 (en) | Timing recovery circuit and timing recovery method | |
CN109302361B (zh) | 接收装置以及信号转换方法 | |
TWI635713B (zh) | 接收裝置以及訊號轉換方法 | |
CN109076030B (zh) | 采用自适应信道响应估计的定时恢复方法和装置 | |
US10505705B1 (en) | Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin | |
CN116827731A (zh) | 判决反馈均衡器及其相关方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |