CN109283963A - 一种uvlo保护电路 - Google Patents
一种uvlo保护电路 Download PDFInfo
- Publication number
- CN109283963A CN109283963A CN201811313209.8A CN201811313209A CN109283963A CN 109283963 A CN109283963 A CN 109283963A CN 201811313209 A CN201811313209 A CN 201811313209A CN 109283963 A CN109283963 A CN 109283963A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- oxide
- channel
- metal
- enhanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 181
- 238000012358 sourcing Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 6
- 230000002708 enhancing effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种UVLO保护电路，在基准电路和滤波电容之间加入一个NMOS管，利用NMOS管自身的阈值电压和基准电压之和构成UVLO的阈值电压，只有当NMOS管的栅压大于UVLO阈值电压后，电路才有输出，否则电路一直处于UVLO保护状态，电源电压通过上拉电流镜和下拉电流镜构成电流镜比较器的输出级后，由于电路上拉电流能力远大于下拉电流能力，电流镜比较级输出电压几乎接近电源端电压，该电压传输到NMOS管的栅极，从而不影响电路的PSRR值。
Description
技术领域
本发明涉及电路领域，尤其是一种保护电路。
背景技术
低压差线性稳压器(Low Dropout Regulator，LDO)是目前在电子产品中应用最多的电源管理电路。为了使LDO正常稳定的工作，芯片电源电压从零开始缓慢上升，达到最小工作电压后，芯片开始正常工作。在一些特殊设备中由于芯片内部功能模块的工作，芯片的输出电流增大，芯片的电源电压会产生波动。在电源电压过低时芯片内部电路会产生很大的功耗，电源电压过高时输出端可能会出现过充现象，就会造成芯片内部电路的烧毁和影响到整个电路***的稳定性。所以为了保证LDO正常工作，在电路设计时，需要加入欠压锁定(Under Voltage Lock Out，UVLO)电路来保证只有当电源高于UVLO阈值时，环路才能输出正常的值，也就是确保当输入电压低于最小工作电压时电路处于保护状态。
目前UVLO电路使用最多的方案是将输入电压的分压作为比较电压与基准电压进行比较后，判断电路是否处于欠压，在比较电压比基准电压低时，关断后端的电路，达到保护电路的目的。虽然这种方法可以有效地保护电路，但也存在一定的缺点：电路内部的结构过于复杂，并且电路工作时因为增加了UVLO模块，内部功耗较大，这就无疑增加了电路的设计成本和难度。
发明内容
为了克服现有技术的不足，本发明提供一种简单的UVLO保护电路，主要用于相关保护电路领域，来解决相关领域的技术难题。
本发明解决其技术问题所采用的技术方案是：
一种UVLO保护电路，包括P沟道增强型MOS管M1、P沟道增强型MOS管M2，N沟道增强型MOS管M3-M5，基准电路模块，滤波电容C以及输入Vcc端口和Vout端口，所述Vcc端口与外部输入电源端连接，所述Vout端口为UVLO保护电路基准输出端口。
所述P沟道增强型MOS管M1源极连接输入电源Vcc端，P沟道增强型MOS管M1栅极连接P沟道增强型MOS管M2的栅极，P沟道增强型MOS管M1漏极连接自身的栅极、P沟道增强型MOS管M2的栅极；所述P沟道增强型MOS管M2源极连接输入电源Vcc端，P沟道增强型MOS管M2栅极连接P沟道增强型MOS管M1的栅极，P沟道增强型MOS管M2漏极连接N沟道增强型MOS管M4的漏极和N沟道增强型MOS管M5的栅极。
所述N沟道增强型MOS管M3源极接地，N沟道增强型MOS管M3栅极连接N沟道增强型MOS管M4的栅极，N沟道增强型MOS管M3漏极连接自身的栅极和N沟道增强型MOS管M4的栅极；所述N沟道增强型MOS管M4源极接地，N沟道增强型MOS管M4栅极连接N沟道增强型MOS管M3的栅极和漏极，N沟道增强型MOS管M4的漏极连接P沟道增强型MOS管M2的漏极和N沟道增强型MOS管M5的栅极。
所述P沟道增强型MOS管M1、M2构成上拉电流镜模块，N沟道增强型MOS管M3、M4构成的下拉电流镜模块，上拉电流镜模块和下拉电流镜模块共同构成电流镜比较器的输出级。
所述N沟道增强型MOS管M5栅极连接P沟道增强型MOS管M2漏极和N沟道增强型MOS管M4漏极，N沟道增强型MOS管M5漏极连接基准电路输出端，N沟道增强型MOS管M5源极连接滤波电容C的正极板和整体电路输出Vout端口。
所述基准电路模块输出端连接N沟道增强型MOS管M5的漏极。
所述滤波电容C正极板连接N沟道增强型MOS管M5的源极，滤波电容C负极板接地。
结合图1，整体电路的工作机制为：基准电路产生的基准电压VBG和N沟道增强型MOS管M5的阈值电压VTH5之和构成UVLO的阈值电压，也就是当N沟道增强型MOS管M5的栅极电压达到UVLO的阈值电压时，N沟道增强型MOS管M5的源漏端导通，电路输出端Vout输出基准电压VBG，为了避免电源电压直接接入N沟道增强型MOS管M5的栅极对电路的PSRR影响过大，通过P沟道增强型MOS管M1和M2构成上拉电流镜电路和N沟道增强型MOS管M3和M4构成下拉电流镜，两个电流镜的输出端再进行比较，形成电流镜比较器的输出级，假定P沟道增强型MOS管M1的漏极电流为IB1，P沟道增强型MOS管M2的管子与P沟道增强型MOS管M1的个数比为m:1，N沟道增强型MOS管M3的漏极电流为IB2，N沟道增强型MOS管M2的管子与M4管的个数比为n:1，由于在电路中P沟道增强型MOS管M2的上拉电流能力大于N沟道增强型MOS管M4的下拉电流能力，用公式表达：
mIB1＞nIB2 (1)
式(1)中IB1为P沟道增强型M1管的漏电流，IB2为N沟道增强型M3管的漏电流，m为P沟道增强型M2管和M1管个数比，n为N沟道增强型M4管和M3管个数比；
由于N沟道增强型MOS管M2的源漏端电压VDS2很小，使得到达N沟道增强型MOS管M5的栅压接近Vcc。这样做，一方面不会影响Vout电压接近VBG电压，另一方面也不会对Vout的PSRR造成太大影响。
当输入电源电压Vcc大于P沟道增强型MOS管M2的源漏极电压VDS2和UVLO的阈值电压之和，用公示表达：
VCC＞VDS2+VTH5+VBG (2)
此时，整体电路达到UVLO的阈值，整个电路开始启动，Vout端输出基准电压VBG。
本发明的有益效果在于：
1.整体电路设计简单，只需在基准电路和滤波电容之间加入一个NMOS管，利用NMOS管自身的阈值电压和基准电压之和构成UVLO的阈值电压，只有当NMOS管的栅压大于UVLO阈值电压后，电路才有输出，否则电路一直处于UVLO保护状态。
2.电源电压通过上拉电流镜和下拉电流镜构成电流镜比较器的输出级后，由于电路上拉电流能力远大于下拉电流能力，电流镜比较级输出电压几乎接近电源端电压，该电压传输到NMOS管的栅极，从而不影响电路的PSRR值。
附图说明
图1为本发明的一种UVLO保护电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
本发明提供一种简单的UVLO保护电路，电路中主要采用在基准电路输出端和输出滤波电容之间增加一个N沟道增强型MOS管，利用N沟道增强型MOS管的阈值电压加上基准电路模块输出的基准电压之和构成了UVLO阈值电压，只有当输入电源端通过内部缓冲电路达到N沟道增强型MOS管的栅压大于UVLO阈值电压后，整个电路才有输出电压。这种方法不仅电路设计简单成本低廉，对于电路过充有很好的抑制作用，而且电路内部功耗很小，对于LDO电路具有很好的欠压保护效果。
所述一种UVLO保护电路具体技术方案如下：
一种UVLO保护电路，包括P沟道增强型MOS管M1、P沟道增强型MOS管M2，N沟道增强型MOS管M3-M5，基准电路模块，滤波电容C以及输入Vcc端口和Vout端口，所述Vcc端口与外部输入电源端连接，所述Vout端口为UVLO保护电路基准输出端口。
所述P沟道增强型MOS管M1源极连接输入电源Vcc端，P沟道增强型MOS管M1栅极连接P沟道增强型MOS管M2的栅极，P沟道增强型MOS管M1漏极连接自身的栅极、P沟道增强型MOS管M2的栅极；所述P沟道增强型MOS管M2源极连接输入电源Vcc端，P沟道增强型MOS管M2栅极连接P沟道增强型MOS管M1的栅极，P沟道增强型MOS管M2漏极连接N沟道增强型MOS管M4的漏极和N沟道增强型MOS管M5的栅极。
所述N沟道增强型MOS管M3源极接地，N沟道增强型MOS管M3栅极连接N沟道增强型MOS管M4的栅极，N沟道增强型MOS管M3漏极连接自身的栅极和N沟道增强型MOS管M4的栅极；所述N沟道增强型MOS管M4源极接地，N沟道增强型MOS管M4栅极连接N沟道增强型MOS管M3的栅极和漏极，N沟道增强型MOS管M4的漏极连接P沟道增强型MOS管M2的漏极和N沟道增强型MOS管M5的栅极。
所述P沟道增强型MOS管M1、M2构成上拉电流镜模块，N沟道增强型MOS管M3、M4构成的下拉电流镜模块，上拉电流镜模块和下拉电流镜模块共同构成电流镜比较器的输出级。
所述N沟道增强型MOS管M5栅极连接P沟道增强型MOS管M2漏极和N沟道增强型MOS管M4漏极，N沟道增强型MOS管M5漏极连接基准电路输出端，N沟道增强型MOS管M5源极连接滤波电容C的正极板和整体电路输出Vout端口。
所述基准电路模块输出端连接N沟道增强型MOS管M5的漏极。
所述滤波电容C正极板连接N沟道增强型MOS管M5的源极，滤波电容C负极板接地。
结合图1，整体电路的工作机制为：基准电路产生的基准电压VBG和N沟道增强型MOS管M5的阈值电压VTH5之和构成UVLO的阈值电压，也就是当N沟道增强型MOS管M5的栅极电压达到UVLO的阈值电压时，N沟道增强型MOS管M5的源漏端导通，电路输出端Vout输出基准电压VBG，为了避免电源电压直接接入N沟道增强型MOS管M5的栅极对电路的PSRR影响过大，通过P沟道增强型MOS管M1和M2构成上拉电流镜电路和N沟道增强型MOS管M3和M4构成下拉电流镜，两个电流镜的输出端再进行比较，形成电流镜比较器的输出级，假定P沟道增强型MOS管M1的漏极电流为IB1，P沟道增强型MOS管M2的管子与P沟道增强型MOS管M1的个数比为m:1，N沟道增强型MOS管M3的漏极电流为IB2，N沟道增强型MOS管M2的管子与M4管的个数比为n:1，由于在电路中P沟道增强型MOS管M2的上拉电流能力大于N沟道增强型MOS管M4的下拉电流能力，用公式表达：
mIB1＞nIB2 (1)
式(1)中IB1为P沟道增强型M1管的漏电流，IB2为N沟道增强型M3管的漏电流，m为P沟道增强型M2管和M1管个数比，n为N沟道增强型M4管和M3管个数比；
由于N沟道增强型MOS管M2的源漏端电压VDS2很小，使得到达N沟道增强型MOS管M5的栅压接近Vcc。这样做，一方面不会影响Vout电压接近VBG电压，另一方面也不会对Vout的PSRR造成太大影响。
当输入电源电压Vcc大于P沟道增强型MOS管M2的源漏极电压VDS2和UVLO的阈值电压之和，用公示表达：
VCC＞VDS2+VTH5+VBG (2)
此时，整体电路达到UVLO的阈值，整个电路开始启动，Vout端输出基准电压VBG。
如图1所示，本发明主要包括P沟道增强型MOS管M1、M2，N沟道增强型MOS管M3-M5，基准电路模块，滤波电容C以及输入Vcc端口和Vout端口。所述Vcc端口与外部输入电源端连接，所述Vout端口为整体电路基准输出端口。
所述P沟道增强型MOS管M1源极连接输入电源Vcc端，栅极连接P沟道增强型MOS管M2的栅极，漏极连接自身的栅极、PMOS管M2的栅极；所述P沟道增强型MOS管M2源极连接输入电源Vcc端，栅极连接P沟道增强型MOS管M1的栅极，漏极连接N沟道增强型MOS管M4的漏极和N沟道增强型MOS管M5的栅极。
所述N沟道增强型MOS管M3源极接地，栅极连接N沟道增强型MOS管M4的栅极，漏极连接自身的栅极和M4管的栅极；所述N沟道增强型MOS管M4源极接地，栅极连接M3的栅极和漏极，M4的漏极连接P沟道增强型MOS管M2的漏极和N沟道增强型MOS管M5的栅极。
所述P沟道增强型MOS管M1、M2构成上拉电流镜模块，N沟道增强型MOS管M3、M4构成的下拉电流镜模块，上拉电流镜模块和下拉电流镜模块共同构成了电流镜比较器的输出级。
所述N沟道增强型MOS管M5栅极连接P沟道增强型MOS管M2漏极和N沟道增强型MOS管M4漏极，漏极连接基准电路输出端，源极连接滤波电容C的正极板和整体电路输出Vout端口。
所述基准电路模块输出端连接N沟道增强型MOS管M5的漏极。
所述滤波电容C正极板连接N沟道增强型MOS管M5的源极。
结合图1，整体电路的工作机制为：基准电路产生的基准电压VBG和N沟道增强型MOS管M5的阈值电压VTH5之和构成UVLO的阈值电压，也就是当N沟道增强型MOS管M5的栅极电压达到UVLO的阈值电压时，M5管的源漏端导通，电路输出端Vout输出基准电压VBG。为了避免电源电压直接接入N沟道增强型MOS管M5的栅极对电路的PSRR影响过大，通过P沟道增强型MOS管M1和M2构成上拉电流镜电路和N沟道增强型MOS管M3和M4构成下拉电流镜，这两个电流镜的输出端再进行比较，形成电流镜比较器的输出级。假定P沟道增强型MOS管M1的漏极电流为IB1，P沟道增强型MOS管M2的管子与M1管的个数比为m:1，N沟道增强型MOS管M3的漏极电流为IB2，N沟道增强型MOS管M2的管子与M4管的个数比为n:1，由于在电路中P沟道增强型MOS管M2的上拉电流能力大于N沟道增强型MOS管M4的下拉电流能力，用公式表达：
mIB1＞nIB2 (3)
式中IB1为P沟道增强型M1管的漏电流，IB2为N沟道增强型M3管的漏电流，m为P沟道增强型M2管和M1管个数比，n为N沟道增强型M4管和M3管个数比。
由于N沟道增强型MOS管M2的源漏端电压VDS2很小，使得到达N沟道增强型MOS管M5的栅压接近Vcc。这样做，一方面不会影响Vout电压接近VBG电压，另一方面也不会对Vout的PSRR造成太大影响。
以上所述也就是当输入电源电压Vcc大于所述P沟道增强型MOS管M2的源漏极电压VDS2和所述UVLO的阈值电压之和，用公示表达：
VCC＞VDS2+VTH5+VBG (4)
这时，整体电路达到UVLO的阈值，整个电路开始启动，Vout端输出基准电压VBG。
综上，本发明技术提出了一种简单的UVLO保护电路，可以有效地进行欠压保护，并保证电路的PSRR不受影响。相对于之前的UVLO保护电路，这种方法整体电路设计简单，对于电路过充有很好的抑制作用，而且电路内部功耗很小，对于其他电路具有很好的欠压保护效果。
Claims (1)
1.一种UVLO保护电路，其特征在于：
所述UVLO保护电路，包括P沟道增强型MOS管M1、P沟道增强型MOS管M2，N沟道增强型MOS管M3-M5，基准电路模块，滤波电容C以及输入Vcc端口和Vout端口，所述Vcc端口与外部输入电源端连接，所述Vout端口为UVLO保护电路基准输出端口；
所述P沟道增强型MOS管M1源极连接输入电源Vcc端，P沟道增强型MOS管M1栅极连接P沟道增强型MOS管M2的栅极，P沟道增强型MOS管M1漏极连接自身的栅极、P沟道增强型MOS管M2的栅极；所述P沟道增强型MOS管M2源极连接输入电源Vcc端，P沟道增强型MOS管M2栅极连接P沟道增强型MOS管M1的栅极，P沟道增强型MOS管M2漏极连接N沟道增强型MOS管M4的漏极和N沟道增强型MOS管M5的栅极；
所述N沟道增强型MOS管M3源极接地，N沟道增强型MOS管M3栅极连接N沟道增强型MOS管M4的栅极，N沟道增强型MOS管M3漏极连接自身的栅极和N沟道增强型MOS管M4的栅极；所述N沟道增强型MOS管M4源极接地，N沟道增强型MOS管M4栅极连接N沟道增强型MOS管M3的栅极和漏极，N沟道增强型MOS管M4的漏极连接P沟道增强型MOS管M2的漏极和N沟道增强型MOS管M5的栅极；
所述P沟道增强型MOS管M1、M2构成上拉电流镜模块，N沟道增强型MOS管M3、M4构成的下拉电流镜模块，上拉电流镜模块和下拉电流镜模块共同构成电流镜比较器的输出级；
所述N沟道增强型MOS管M5栅极连接P沟道增强型MOS管M2漏极和N沟道增强型MOS管M4漏极，N沟道增强型MOS管M5漏极连接基准电路输出端，N沟道增强型MOS管M5源极连接滤波电容C的正极板和整体电路输出Vout端口；
所述基准电路模块输出端连接N沟道增强型MOS管M5的漏极；
所述滤波电容C正极板连接N沟道增强型MOS管M5的源极，滤波电容C负极板接地；
所述UVLO保护电路的工作机制为：基准电路产生的基准电压VBG和N沟道增强型MOS管M5的阈值电压VTH5之和构成UVLO的阈值电压，也就是当N沟道增强型MOS管M5的栅极电压达到UVLO的阈值电压时，N沟道增强型MOS管M5的源漏端导通，电路输出端Vout输出基准电压VBG，为了避免电源电压直接接入N沟道增强型MOS管M5的栅极对电路的PSRR影响过大，通过P沟道增强型MOS管M1和M2构成上拉电流镜电路和N沟道增强型MOS管M3和M4构成下拉电流镜，两个电流镜的输出端再进行比较，形成电流镜比较器的输出级，假定P沟道增强型MOS管M1的漏极电流为IB1，P沟道增强型MOS管M2的管子与P沟道增强型MOS管M1的个数比为m:1，N沟道增强型MOS管M3的漏极电流为IB2，N沟道增强型MOS管M2的管子与M4管的个数比为n:1，由于在电路中P沟道增强型MOS管M2的上拉电流能力大于N沟道增强型MOS管M4的下拉电流能力，用公式表达：
mIB1＞nIB2 (1)
式(1)中IB1为P沟道增强型M1管的漏电流，IB2为N沟道增强型M3管的漏电流，m为P沟道增强型M2管和M1管个数比，n为N沟道增强型M4管和M3管个数比；
由于N沟道增强型MOS管M2的源漏端电压VDS2很小，使得到达N沟道增强型MOS管M5的栅压接近Vcc，当输入电源电压Vcc大于P沟道增强型MOS管M2的源漏极电压VDS2和UVLO的阈值电压之和，用公示表达：
VCC＞VDS2+VTH5+VBG (2)
此时，整体电路达到UVLO的阈值，整个电路开始启动，Vout端输出基准电压VBG。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811313209.8A CN109283963B (zh) | 2018-11-06 | 2018-11-06 | 一种uvlo保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811313209.8A CN109283963B (zh) | 2018-11-06 | 2018-11-06 | 一种uvlo保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109283963A true CN109283963A (zh) | 2019-01-29 |
| CN109283963B CN109283963B (zh) | 2024-06-14 |
Family
ID=65174547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811313209.8A Active CN109283963B (zh) | 2018-11-06 | 2018-11-06 | 一种uvlo保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109283963B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110011526A (zh) * | 2019-04-22 | 2019-07-12 | 西安拓尔微电子有限责任公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
| CN117095635A (zh) * | 2023-09-18 | 2023-11-21 | 欣瑞华微电子(上海)有限公司 | 一种显示装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274926A (ja) * | 1986-05-23 | 1987-11-28 | Nec Corp | Ｃｍｏｓ回路 |
| JPS62293328A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | 定電圧発生回路 |
| KR920022671A (ko) * | 1991-05-03 | 1992-12-19 | 원본미기재 | 차단 선택 기능을 가진 항잡음 저전압 브라운아웃 감지기 |
| CN101499644A (zh) * | 2008-02-02 | 2009-08-05 | 华润矽威科技（上海）有限公司 | 一种低启动电流的欠压保护电路 |
| CN101854163A (zh) * | 2009-03-30 | 2010-10-06 | 登丰微电子股份有限公司 | 电压侦测启动器及控制器 |
| CN106774595A (zh) * | 2017-01-09 | 2017-05-31 | 电子科技大学 | 一种用于低压差线性稳压器的过流保护电路 |
| CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
| CN107967022A (zh) * | 2018-01-19 | 2018-04-27 | 桂林电子科技大学 | 一种双输出低温漂基准电压源 |
| CN107992159A (zh) * | 2018-01-19 | 2018-05-04 | 桂林电子科技大学 | 一种三输出低温漂低功耗基准电压源 |
| KR20180072313A (ko) * | 2016-12-21 | 2018-06-29 | 에스케이하이닉스 주식회사 | 커패시턴스 센싱 회로 |
| CN209044408U (zh) * | 2018-11-06 | 2019-06-28 | 西安拓尔微电子有限责任公司 | 一种uvlo保护电路 |
-
2018
- 2018-11-06 CN CN201811313209.8A patent/CN109283963B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274926A (ja) * | 1986-05-23 | 1987-11-28 | Nec Corp | Ｃｍｏｓ回路 |
| JPS62293328A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | 定電圧発生回路 |
| KR920022671A (ko) * | 1991-05-03 | 1992-12-19 | 원본미기재 | 차단 선택 기능을 가진 항잡음 저전압 브라운아웃 감지기 |
| US5187389A (en) * | 1991-05-03 | 1993-02-16 | National Semiconductor Corporation | Noise resistant low voltage brownout detector with shut off option |
| CN101499644A (zh) * | 2008-02-02 | 2009-08-05 | 华润矽威科技（上海）有限公司 | 一种低启动电流的欠压保护电路 |
| CN101854163A (zh) * | 2009-03-30 | 2010-10-06 | 登丰微电子股份有限公司 | 电压侦测启动器及控制器 |
| KR20180072313A (ko) * | 2016-12-21 | 2018-06-29 | 에스케이하이닉스 주식회사 | 커패시턴스 센싱 회로 |
| CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
| CN106774595A (zh) * | 2017-01-09 | 2017-05-31 | 电子科技大学 | 一种用于低压差线性稳压器的过流保护电路 |
| CN107967022A (zh) * | 2018-01-19 | 2018-04-27 | 桂林电子科技大学 | 一种双输出低温漂基准电压源 |
| CN107992159A (zh) * | 2018-01-19 | 2018-05-04 | 桂林电子科技大学 | 一种三输出低温漂低功耗基准电压源 |
| CN209044408U (zh) * | 2018-11-06 | 2019-06-28 | 西安拓尔微电子有限责任公司 | 一种uvlo保护电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110011526A (zh) * | 2019-04-22 | 2019-07-12 | 西安拓尔微电子有限责任公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
| CN110011526B (zh) * | 2019-04-22 | 2024-03-12 | 拓尔微电子股份有限公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
| CN117095635A (zh) * | 2023-09-18 | 2023-11-21 | 欣瑞华微电子(上海)有限公司 | 一种显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109283963B (zh) | 2024-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109194317B (zh) | 一种复位电路及可穿戴设备 | |
| CN104133515B (zh) | Pmos管衬底选择电路 | |
| US9977475B2 (en) | Over voltage protection for a communication line of a bus | |
| CN106300314A (zh) | Type‑C接口芯片CC管脚的高压保护***及方法 | |
| WO2020037912A1 (zh) | 基于北斗导航***的车载智能终端 | |
| CN209044408U (zh) | 一种uvlo保护电路 | |
| CN109283963A (zh) | 一种uvlo保护电路 | |
| CN101901019A (zh) | 一种高压恒流启动的内部电源电路 | |
| CN208862584U (zh) | 一种集成充电电池保护功能电路、单片机以及充放电电路 | |
| CN107894933B (zh) | 支持冷备份应用的cmos输出缓冲电路 | |
| WO2019019505A1 (zh) | 一种抑制浪涌电流的电路结构 | |
| CN101316044B (zh) | 可提供逆向电流与突波电流保护的充电装置 | |
| CN103824855B (zh) | 具有电源反接保护功能的cmos调整集成电路结构 | |
| CN103199690A (zh) | 应用于反激式电源的x电容放电控制装置 | |
| CN107733413B (zh) | 一种预装电池***的智能开关电路和智能终端 | |
| CN115529029A (zh) | 电压比较器电路 | |
| CN109144929A (zh) | 一种支持热插拔的rs232通信接口电路 | |
| CN208835729U (zh) | 一种具有防反接功能的电源转换电路、集成电路 | |
| CN204681073U (zh) | 数据及充电传输接口保护电路 | |
| CN207234379U (zh) | 一种充电机可控外供电短路保护电路 | |
| CN207398813U (zh) | 过流保护电路和电子设备 | |
| CN107463196B (zh) | 一种提高环路稳定性的ldo电路 | |
| CN109274268A (zh) | 一种应用于芯片内部的高压转低压电路 | |
| CN206294076U (zh) | 一种新型直流稳压电路 | |
| CN206100553U (zh) | 一种带实时保护功能的应急led照明电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: Xi'an Tuoer Microelectronics Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |