CN109274627B - 一种Ka频段QPSK直接调制装置及通信设备 - Google Patents

Abstract

本发明公开了一种Ka频段QPSK直接调制装置，包括：编码模块，编码模块用于接收时钟信号和数据信号，并对时钟信号和数据信号，进行编码得到第一I基带信号、第一Q基带信号；隔直模块，隔直模块用于隔离第一I基带信号、第一Q基带信号的直流分量，保留第一I基带信号、第一Q基带信号的交流分量，得到第二I基带信号、第一Q基带信号；QPSK调制模块,QPSK调制模块用于接收Ka频段载波信号，并对Ka频段载波信号和第二I基带信号、第一Q基带信号，进行交流调制得到QPSK信号。本发明具有体积小、重量轻、功耗低、成本低、设计简化、接口简单的技术特点。

Description

一种Ka频段QPSK直接调制装置及通信设备

技术领域

本发明属于通信技术领域，尤其涉及一种Ka频段QPSK直接调制装置及通信设备。

背景技术

随着卫星技术的不断发展，星务以及载荷数据越来越庞大，需要下传至地面站的数据越来越多，很多场合还需保证传输的实时性，卫星对数传分***的要求越来越高，调制速率从早期的兆赫兹低速数传已发展至吉赫兹甚至更高速率的高速数传，调制方式也从简单的BPSK发展至QPSK以及更高效的调制方式，调制频率从S频段扩展至Ka频段甚至更高。

我国目前在一些高轨道卫星已大量采用高速数传进行数据传输，由于轨道距离地面站较远，数据传输速率很高，为保持数据的有效传输，需要提高数传传输链路的增益，在地面站和卫星天线口径不变的情况下，提高数传频段是十分有用的手段，Ka频段数传应用已较为成熟。

传统的Ka频段QPSK调制一般选择间接调制方法，在中频完成调制后再通过上变频输出Ka频段调制信号，一般该调制***需要包括本振、滤波器等电路，整个调制***组成复杂。

为解决上述问题，本发明提出一种Ka频段QPSK直接调制装置。

发明内容

本发明的技术目的是提供一种Ka频段QPSK直接调制装置及通信设备，其具有体积小、重量轻、功耗低、成本低、设计简化、接口简单的技术特点。

为解决上述问题，本发明的技术方案为：

一种Ka频段QPSK直接调制装置，包括：

编码模块，所述编码模块用于接收时钟信号和数据信号，并对所述时钟信号和所述数据信号，进行编码得到第一I基带信号、第一Q基带信号；

隔直模块，所述隔直模块用于隔离所述第一I基带信号、第一Q基带信号的直流分量，保留所述第一I基带信号、第一Q基带信号的交流分量，得到第二I基带信号、第二Q基带信号；

QPSK调制模块,所述QPSK调制模块用于接收Ka频段载波信号，并对所述Ka频段载波信号和所述第二I基带信号、第二Q基带信号，进行交流调制得到QPSK信号。

根据本发明一实施例，所述编码模块还用于对所述第一I基带信号、第一Q基带信号进行整形，所述整形包括相位调整和信号滤波；其中，

所述相位调整为调整所述第一I基带信号、第一Q基带信号的相位差；

所述信号滤波为对所述第一I基带信号、第一Q基带信号进行滤波。

根据本发明一实施例，所述编码模块包括FPGA，所述FPGA用于执行对所述时钟信号和所述数据信号的所述编码和对所述第一I基带信号、第一Q基带信号的所述第一所述整形。

根据本发明一实施例，所述编码模块包括接口芯片，所述接口芯片用于对所述时钟信号和所述数据信号进行电平转换。

根据本发明一实施例，还包括：

时钟产生模块，所述时钟产生模块用于接收第一参考频率，并对所述第一参考频率进行直接倍频产生所述时钟信号；

载波产生模块，所述载波产生模块用于接收第二参考频率，并对所述第二参考频率进行锁相倍频产生所述Ka频段载波信号。

根据本发明一实施例，还包括：

参考频率模块，所述参考频率模块用于通过温补晶振产生公共参考频率；

其中，所述参考频率模块包括功分器，所述功分器用于将所述公共参考频率分两路输出，得到所述第一参考频率和所述第二参考频率。

根据本发明一实施例，所述时钟产生模块包括模拟乘法器，所述模拟乘法器用于执行对所述第一参考频率进行直接倍频。

根据本发明一实施例，还包括：

第一隔离器，所述第一隔离器设于所述QPSK调制模块在所述Ka频段载波信号的输入侧；

第二隔离器，所述第二隔离器设于所述QPSK调制模块在所述QPSK信号的输出侧；

所述第一隔离器和所述第二隔离器用于隔离干扰信号，以满足所述QPSK调制模块的调制性能和所述输出侧的端口驻波指标。

根据本发明一实施例，所述隔直模块包括一组或多组并联的电容。

根据本发明一实施例，所述QPSK调制模块为正交混频器。

一种通信设备，包括上述任意一项实施例所述的Ka频段QPSK直接调制装置。

本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：

(1)本发明采用编码模块对时钟信号和数据信号进行编码，并通过隔直模块隔离直流分量，得到交流分量的基带信号，在Ka频段下，Ka频段载波信号与基带信号直接交流调制，无需采用变频的方法，可有效避免本振、滤波器等电路的使用，简化电路设计，降低成本，避免了直流调制在Ka频段调制需要细调基带双极性数据的幅度比值，简化电路设计，降低调试工作量；

(2)本发明采用编码模块对基带信号进行整形：通过调整第一I基带信号、第一Q基带信号的两路信号的相位差，可优化QPSK相位不平衡指标；通过对第一I基带信号、第一Q基带信号的两路信号进行信号滤波，降低带外信号幅度，减小信号干扰；

(3)本发明的编码模块包括FPGA，利用FPGA的计算能力强、集成度高、可编程的优势，简化编码模块的硬件电路，同时实现高效的数据信号的编码和整形，达到了简化电路设计的技术效果；

(4)本发明设置接口芯片，完成时钟信号和数据信号电平变换，以满足编码模块的电平需求，达到了本发明装置通用性强的技术效果；

(5)本发明采用温补晶振实现提供公共参考频率，并且采用功分器将提供的公共参考频率分两路输出，得到第一参考频率和第二参考频率，一路输出给载波产生模块，另一路输出给时钟产生模块，达到了简化电路设计、降低成本的技术效果，同时通过更换温补晶振可提供不同输出频率的公共参考频率，不同的公共参考频率通过载波产生模块产生不同频率的Ka频段载波信号，达到整个Ka频段全覆盖的技术效果；

(6)本发明的时钟产生模块采用模拟乘法器直接倍频第一参考频率得到时钟信号，由于时钟信号的倍频次数较低，采用模拟乘法器实现产生时钟信号，达到了硬件最简化、降低成本的技术效果；

(7)本发明的载波产生模块对第二参考频率进行锁相倍频得到Ka频段载波信号，由于锁相倍频内部VCO带宽很宽，通过在一定范围内调整第二参考频率输出频率，可以实现整个Ka频段覆盖，达到通用性强、灵活性强的技术效果；

(8)本发明在QPSK调制模块的输入输出侧分别设置第一隔离器和第二隔离器，隔离外界信号干扰，以提高QPSK调制性能，同时输出侧设立第二隔离器，降低驻波比，优化驻波指标；

(9)本发明的隔直模块通过采用一组或多组并联电容，由于基带信号中交流分量存在低频分量和高频分量，同时本发明的调制装置的调制速率也会影响到交流分量的损耗要求，采用一组或者多组并联电容可以降低交流分量在的损耗，调节并联电容，可灵活地调整电容规模及数量，以达到无损耗传输的技术效果。

附图说明

图1为本发明的一种Ka频段QPSK直接调制装置的结构示意图；

图2为本发明的一种Ka频段QPSK直接调制装置的时钟产生模块示意图；

图3为本发明的一种Ka频段QPSK直接调制装置的隔直模块示意图；

图4为本发明的一种Ka频段QPSK直接调制装置的编码模块示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种……作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。

实施例1

参看图1，本实施例提供一种Ka频段QPSK直接调制装置，包括：

编码模块，编码模块用于接收时钟信号和数据信号，并对时钟信号和数据信号，进行编码得到第一I基带信号、第一Q基带信号；

隔直模块，隔直模块用于隔离第一I基带信号、第一Q基带信号的直流分量，保留第一I基带信号、第一Q基带信号的交流分量，得到第二I基带信号、第二Q基带信号；

QPSK调制模块,QPSK调制模块用于接收Ka频段载波信号，并对Ka频段载波信号和第二I基带信号、第二Q基带信号，进行交流调制得到QPSK信号。

参看图3，本实施例的编码模块由FPGA来实现对时钟信号和数据信号的编码，将时钟信号和数据信号输入FPGA进行合路和编码处理，输出第一I基带信号、第一Q基带信号。本实施例的FPGA，利用FPGA的计算能力强、集成度高、可编程的优势，简化编码模块的硬件电路，同时实现高效的数据信号的编码和其他处理，达到了简化电路设计的技术效果。

参看图4，本实施例的隔直模块通过并联的电容来实现，隔离第一I基带信号、第一Q基带信号的直流分量，保留其交流分量，输出第二I基带信号、第二Q基带信号。

本实施例的QPSK调制模块通过正交混频器实现，正交混频器包括BPSK调制器、90°功分器、0°合路器，可以在Ka频段完成对Ka频段载波信号和第二I基带信号、第一Q基带信号的QPSK直接调制，优选的，正交混频器选用HMC-C044，工作频率可覆盖15GHz～23GHz，输入端保证I、Q两路基带数据为同相即可，其内部集成90°功分器、0°合路器和BPSK调制器等芯片，调制速率可达到3.5GHz，可实现低速到高速QPSK调制。

本实施采用编码模块对数据信号进行编码，并通过隔直模块隔离直流分量，得到交流分量的基带信号，在Ka频段下，Ka频段载波信号与基带信号直接交流调制，无需采用变频的方法，可有效避免本振、滤波器等电路的使用，简化电路设计，降低成本，并且避免了直流调制在Ka频段调制需要细调基带双极性数据的幅度比值，简化电路设计，降低调试工作量。

实施例2

参看图1，本实施例提供一种基于实施例1的Ka频段QPSK直接调制装置。

本实施例的编码模块还用于对第一I基带信号、第一Q基带信号进行整形，整形包括相位调整和信号滤波；其中，相位调整为调整第一I基带信号、第一Q基带信号的相位差；信号滤波为对第一I基带信号、第一Q基带信号进行滤波。由于直接编码得到的基带信号还受到干扰信号的影响，以及基带信号的相位差直接影响调制信号的性能指标，因此，在本实施例中通过FPGA的数字低通滤波器对两路I、Q基带信号进行信号滤波，降低带外信号幅度，同时通过FPGA调整I、Q基带信号的相位差，保证两路基带信号经过不同路径传输后在QPSK调制模块的端口相位差为90°，确保调制信号的性能指标。本实施例采用编码模块对基带信号进行整形：通过调整第一I基带信号、第一Q基带信号的两路信号的相位差，可优化QPSK相位不平衡指标；通过对第一I基带信号、第一Q基带信号的两路信号进行信号滤波，降低带外信号幅度，减小信号干扰。

参看图3，本实施例的编码模块包括接口芯片，接口芯片用于对时钟信号和数据信号进行电平转换，以满足编码模块的工作电平。本实施例中，接口芯片将输入的LVDS电平转换为FPGA能够工作的TTL电平，根据编码模块的工作电平选择合适的接口芯片，本实施例设置接口芯片，完成时钟信号和数据信号电平变换，以满足编码模块的电平需求，达到了本发明装置通用性强的技术效果。

本实施的Ka频段QPSK直接调制装置还包括：时钟产生模块，时钟产生模块用于接收第一参考频率，并对第一参考频率进行直接倍频产生时钟信号；载波产生模块，载波产生模块用于接收第二参考频率，并对第二参考频率进行锁相倍频产生Ka频段载波信号。

优选地，参看图2，本实施例的时钟产生模块对第一参考频率进行直接倍频产生时钟信号，直接倍频可由模拟乘法器或者三极管直接倍频或者锁相倍频实现，本实施例采用模拟乘法器实现，所选模拟乘法器为AD834，工作带宽可达到500MHz，参考频率同时输入至AD834的X2和Y2输入端，在其输出端W1即可得到两倍频输出频率，且无需进行额外的滤波。优选的，图2中电容C取值0.1uF，电阻R取值510Ω，输出两倍频时钟信号幅度大于2Vpp，可满足编码模块时钟信号幅度要求，相比三极管以及锁相倍频等方式，具有电路简单、无需调试等优点。本实施例的时钟产生模块采用模拟乘法器直接实现倍频第一参考频率得到时钟信号，由于时钟信号的倍频次数较低，采用模拟乘法器实现产生时钟信号，达到了硬件最简化、降低成本的技术效果。

优选地，本实施例的载波产生模块对第二参考频率进行锁相倍频产生Ka频段载波信号，载波产生模块也可通过直接倍频或者PDRO等方式产生Ka频段载波信号，相比直接倍频或者PDRO等方式，锁相倍频具有功耗低的优点，同时锁相倍频内部VCO带宽很宽，通过在一定范围内调整参考频率输出频率，可以实现整个Ka频段覆盖，输出频率灵活可变，有益于调制器型谱化设计。本实施例的载波产生模块对第二参考频率进行锁相倍频得到Ka频段载波信号，由于锁相倍频内部VCO带宽很宽，通过在一定范围内调整参考频率输出频率，可以实现整个Ka频段覆盖，达到通用性强、灵活性强的技术效果

本实施的Ka频段QPSK直接调制装置还包括：参考频率模块，参考频率模块用于通过温补晶振产生公共参考频率；其中，参考频率模块包括功分器，功分器用于将公共参考频率分两路输出，得到第一参考频率和第二参考频率，一路连接至时钟产生模块，另一路连接至载波产生模块。本实施例采用温补晶振实现提供公共参考频率，并且采用功分器将提供的参考频率分两路输出，一路输出给载波产生模块，另一路输出给时钟产生模块，达到了简化电路设计、降低成本的技术效果，同时通过更换温补晶振可提供不同输出频率的参考频率，不同的参考频率通过载波产生模块产生不同频率的Ka频段载波信号，达到整个Ka频段全覆盖的技术效果。

本实施的Ka频段QPSK直接调制装置还包括：第一隔离器，第一隔离器设于QPSK调制模块在Ka频段载波信号的输入侧；第二隔离器，第二隔离器设于QPSK调制模块在QPSK信号的输出侧；其中，第一隔离器和第二隔离器用于隔离干扰信号，以满足QPSK调制模块的调制性能和输出侧的端口驻波指标。本实施例在QPSK调制模块的输入输出侧分别设置第一隔离器和第二隔离器，隔离外界信号干扰，以提高QPSK调制性能，同时输出侧设立第二隔离器，降低驻波比，优化驻波指标。优选的，第一隔离器和第二隔离器端口驻波比小于1.2。

参看图4，本实施例的隔直模块包括一组或多组并联的电容。隔直模块用于滤除编码模块输出两路基带信号的直流分量，同时确保交流分量无损耗传输。优选地，图4中电容参数取值为：C1＝C2＝C5＝C6＝10uF，C3＝C7＝0.1uF，C4＝C8＝1000pF，C5＝C9＝100pF，其中钽电容C1、C2、C3、C4可使基带信号中低频分量无损耗传输，C5和C9可使基带信号中高频分量(低于1GHz数传)无损耗传输。若数传调制速率大于1GHz可以在图4中增加更小的并联电容。本实施例的隔直模块通过采用一组或多组并联电容，由于基带信号中交流分量存在低频分量和高频分量，同时本发明的调制装置的调制速率也会影响到交流分量的损耗要求，采用一组或者多组并联电容可以降低交流分量在的损耗，调节并联电容，可灵活地调整电容规模及数量，以达到无损耗传输的技术效果。

实施例3

本实施例提供一种基于实施例2的通信设备，该设备采用如实施例2中任意一项要求的Ka频段QPSK直接调制装置。

本实施例的通信设备通过Ka频段QPSK直接调制装置，进行数据信息的Ka频段直接调制得到QPSK信号，并通过QPSK信号将数据高速传输至其他设备。采用该Ka频段QPSK直接调制装置的通信设备，具有以下技术特点：

1)本实施例的QPSK信号的幅度不平衡度、相位不平衡度、载波抑制度、端口驻波等关键指标可满足要求，相比传统的QPSK间接调制以及分布式调制方法，可实现体积小、重量轻、功耗低、成本低、设计简化、接口简单等效果；

2)本实施例的调制装置部分具有结构简单、易于实现和本实施例的通信设备集成化设计，并具有很强的通用性。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (10)

1.一种Ka频段QPSK直接调制装置，其特征在于，包括：

编码模块，所述编码模块用于接收时钟信号和数据信号，并对所述时钟信号和所述数据信号，进行编码得到第一I基带信号、第一Q基带信号；

隔直模块，所述隔直模块用于隔离所述第一I基带信号、第一Q基带信号的直流分量，保留所述第一I基带信号、第一Q基带信号的交流分量，得到第二I基带信号、第二Q基带信号；

QPSK调制模块,所述QPSK调制模块用于接收Ka频段载波信号，并对所述Ka频段载波信号和所述第二I基带信号、第二Q基带信号，进行交流调制得到QPSK信号；

所述隔直模块包括一组或多组并联的电容。

2.根据权利要求1所述的Ka频段QPSK直接调制装置，其特征在于，所述编码模块还用于对所述第一I基带信号、第一Q基带信号进行整形，所述整形包括相位调整和信号滤波；其中，

所述相位调整为调整所述第一I基带信号、第一Q基带信号的相位差；

所述信号滤波为对所述第一I基带信号、第一Q基带信号进行滤波。

3.根据权利要求2所述的Ka频段QPSK直接调制装置，其特征在于，所述编码模块包括FPGA，所述FPGA用于执行对所述时钟信号和所述数据信号的所述编码和对所述第一I基带信号、第一Q基带信号的所述第一所述整形。

4.根据权利要求3所述的Ka频段QPSK直接调制装置，其特征在于，所述编码模块包括接口芯片，所述接口芯片用于对所述时钟信号和所述数据信号进行电平转换。

5.根据权利要求1所述的Ka频段QPSK直接调制装置，其特征在于，还包括：

时钟产生模块，所述时钟产生模块用于接收第一参考频率，并对所述第一参考频率进行直接倍频产生所述时钟信号；

载波产生模块，所述载波产生模块用于接收第二参考频率，并对所述第二参考频率进行锁相倍频产生所述Ka频段载波信号。

6.根据权利要求5所述的Ka频段QPSK直接调制装置，其特征在于，还包括：

参考频率模块，所述参考频率模块用于通过温补晶振产生公共参考频率；

其中，所述参考频率模块包括功分器，所述功分器用于将所述公共参考频率分两路输出，得到所述第一参考频率和所述第二参考频率。

7.根据权利要求6所述的Ka频段QPSK直接调制装置，其特征在于，所述时钟产生模块包括模拟乘法器，所述模拟乘法器用于执行对所述第一参考频率进行直接倍频。

8.根据权利要求1-7任意一项所述的Ka频段QPSK直接调制装置，其特征在于，还包括：

第一隔离器，所述第一隔离器设于所述QPSK调制模块在所述Ka频段载波信号的输入侧；

第二隔离器，所述第二隔离器设于所述QPSK调制模块在所述QPSK信号的输出侧；

所述第一隔离器和所述第二隔离器用于隔离干扰信号，以满足所述QPSK调制模块的调制性能和所述输出侧的端口驻波指标。

9.根据权利要求1-7任意一项所述的Ka频段QPSK直接调制装置，其特征在于，所述QPSK调制模块为正交混频器。

10.一种通信设备，其特征在于，包括如权利要求1至9任意一项所述的Ka频段QPSK直接调制装置。

Images