CN109271282A - 一种单粒子多位错自主修复三冗余流水线及设计方法 - Google Patents

一种单粒子多位错自主修复三冗余流水线及设计方法 Download PDF

Info

Publication number
CN109271282A
CN109271282A CN201811035348.9A CN201811035348A CN109271282A CN 109271282 A CN109271282 A CN 109271282A CN 201811035348 A CN201811035348 A CN 201811035348A CN 109271282 A CN109271282 A CN 109271282A
Authority
CN
China
Prior art keywords
logic circuit
assembly line
assembly
grade
assembly lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811035348.9A
Other languages
English (en)
Other versions
CN109271282B (zh
Inventor
覃辉
于立新
彭和平
庄伟�
宋立国
杨雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201811035348.9A priority Critical patent/CN109271282B/zh
Publication of CN109271282A publication Critical patent/CN109271282A/zh
Application granted granted Critical
Publication of CN109271282B publication Critical patent/CN109271282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种单粒子多位错自主修复三冗余流水线设计方法，采用三条流水线并行处理相同的指令流；在三条流水线的每一级后均设有表决仲裁逻辑电路和错误纠正控制逻辑电路；所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路；所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的数据错误进行纠正。该方法提高了流水线可靠性又兼顾了流水级间延迟性能要求。

Description

一种单粒子多位错自主修复三冗余流水线及设计方法
技术领域
本发明涉及一种单粒子多位错自主修复三冗余流水线设计方法，属于微电子加固设计领域。
背景技术
当前，集成电路技术已经全面进入纳米时代，宇航用处理器已采用纳米级工艺进行研制。纳米工艺下，单粒子效应愈加严重，尤其是单粒子翻转和单粒子瞬态引发处理器单位错误和多位错误的问题越发突出。流水线作为高性能处理器的重要组成部分，用来完成指令流的执行并将执行结果写入数据缓存或寄存器堆，其内部包含大量寄存器和组合逻辑，是处理器最为敏感部分，最易受到单粒子效应的影响。若流水线受到单粒子效应的影响发生单位错误、多位错误，造成流水线执行结果错误，则会导致处理器工作异常。现有技术中三模冗余寄存器方法仅能够解决单粒子效应引发的单位数据翻转错误问题，但对单粒子多位数据翻转错误问题无法应对；而简单采用流水线备份方法对多位错发生在多条流水线的不同流水级的情况无效。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供了一种单粒子多位错自主修复三冗余流水线设计方法，该方法对流水的每一级进行三模冗余容错，同时自主纠正这一级错误的流水线，既解决了单一流水线发生多位错误的问题，又解决了多条流水线的不同流水级发生多位错误的问题，即提高了流水线可靠性又兼顾了流水级间延迟性能要求。
本发明目的通过以下技术方案予以实现：
一种单粒子多位错自主修复三冗余流水线设计方法，采用三条流水线并行处理相同的指令流；在三条流水线的每一级后均设有表决仲裁逻辑电路和错误纠正控制逻辑电路；
所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路；
所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的错误数据进行纠正。
上述单粒子多位错自主修复三冗余流水线设计方法，当三条流水线在某一级输出的数据存在错误时，所述表决仲裁逻辑电路采用三判二的方法确定三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
上述单粒子多位错自主修复三冗余流水线设计方法，当空间的单粒子环境造成流水线的单粒子翻转阈值超过37MeV·cm2/mg时，所述表决仲裁逻辑电路采用如下方法确定三条流水线在该级输出的正确数据：
基于地面模拟实验装置对三条流水线的任意一级输出进行测试，获取单粒子环境下三条流水线分别在任意一级的可靠性指标，对于三条流水线任意相同的一级，采用可靠性指标最高的流水线在该级的输出数据作为三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
上述单粒子多位错自主修复三冗余流水线设计方法，所述错误纠正控制逻辑电路根据三条流水线在该级输出的正确数据和出现错误的流水线的编号，纠正出现错误的流水线在该级输出的数据。
上述单粒子多位错自主修复三冗余流水线设计方法，所述三条流水线的结构相同。
一种单粒子多位错自主修复三冗余流水线，包括三条并行处理相同指令流的流水线、表决仲裁逻辑电路和错误纠正控制逻辑电路；所述三条流水线的每一级后均设有一个表决仲裁逻辑电路和一个错误纠正控制逻辑电路；
所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路；
所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的数据错误进行纠正。
上述单粒子多位错自主修复三冗余流水线，当三条流水线在某一级输出的数据存在错误时，所述表决仲裁逻辑电路采用三判二的方法确定三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
上述单粒子多位错自主修复三冗余流水线，当空间的单粒子环境造成流水线的单粒子翻转阈值超过37MeV·cm2/mg时，所述表决仲裁逻辑电路采用如下方法确定三条流水线在该级输出的正确数据：
基于地面模拟实验装置对三条流水线的任意一级输出进行测试，获取单粒子环境下三条流水线分别在任意一级的可靠性指标，对于三条流水线任意相同的一级，采用可靠性指标最高的流水线在该级的输出数据作为三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
上述单粒子多位错自主修复三冗余流水线，所述错误纠正控制逻辑电路根据三条流水线在该级输出的正确数据和出现错误的流水线的编号，纠正出现错误的流水线在该级输出的数据。
上述单粒子多位错自主修复三冗余流水线，所述三条流水线的结构相同。
本发明相比于现有技术具有如下有益效果：
(1)本发明提出了一种单粒子多位错自主修复三冗余流水线设计方法，既解决了单一流水线发生多位错误的问题，又解决了多条流水线的不同流水级发生多位错误的问题；
(2)本发明在流水的每一级采用错误纠正机制，避免了单粒子错误累计，提高了流水线可靠性；
(3)本发明在流水的每一级采用三模冗余容错，仅增加了表决器的逻辑门延迟，纳米工艺下逻辑门延迟在皮秒量级，远小于流水级间的纳秒量级延迟，因此，本发明提高了流水线可靠性又兼顾了流水延迟性能要求；
(4)本发明在空间环境恶劣的情况下，基于地面模拟实验获取的流水线在任意一级的可靠性指标，进行表决仲裁，一方面虽然三条流水线的结构相同，但该方法仍克服了流水线生产工艺引入的产品可靠性问题，另一方面借助流水线在实际应用过程中的设备外壳、安装位置等保护因素，更为实际的区分了三条流水线每一级的在应用环境下的可靠性，基于上述表决仲裁结果可以在极度恶劣情况下，提升三冗余流水线的可靠性。
附图说明
图1为本发明实施例的单粒子多位错自主修复三冗余流水线的结构图；
图2为本发明实施例的比较器/仲裁逻辑的逻辑示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步详细描述。
一种单粒子多位错自主修复三冗余流水线设计方法，采用三条结构相同的流水线并行处理相同的指令流；在三条流水线的每一级后均设有表决仲裁逻辑电路和错误纠正控制逻辑电路。
所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路。当三条流水线在某一级输出的数据存在错误时，所述表决仲裁逻辑电路采用三判二的方法确定三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的错误数据进行纠正。所述错误纠正控制逻辑电路根据三条流水线在该级输出的正确数据和出现错误的流水线的编号，纠正出现错误的流水线在该级输出的数据。
对于极度恶劣的空间环境，即当空间的单粒子环境造成流水线的单粒子翻转阈值超过37MeV·cm2/mg时，所述表决仲裁逻辑电路还可以采用如下方法确定三条流水线在该级输出的正确数据：
基于地面模拟实验装置对三条流水线的任意一级输出进行测试，获取单粒子环境下三条流水线分别在任意一级的可靠性指标，对于三条流水线任意相同的一级，采用可靠性指标最高的流水线在该级的输出数据作为三条流水线在该级输出的正确数据。然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
一种单粒子多位错自主修复三冗余流水线，包括三条并行处理相同指令流的结构相同的流水线、表决仲裁逻辑电路和错误纠正控制逻辑电路；所述三条流水线的每一级后均设有一个表决仲裁逻辑电路和一个错误纠正控制逻辑电路。
所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路；当三条流水线在某一级输出的数据存在错误时，所述表决仲裁逻辑电路采用三判二的方法确定三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的数据错误进行纠正。所述错误纠正控制逻辑电路根据三条流水线在该级输出的正确数据和出现错误的流水线的编号，纠正出现错误的流水线在该级输出的数据。
在极度恶劣的空间环境下，即当空间的单粒子环境造成流水线的单粒子翻转阈值超过37MeV·cm2/mg时，所述表决仲裁逻辑电路还可以采用如下方法确定三条流水线在该级输出的正确数据：
基于地面模拟实验装置对三条流水线的任意一级输出进行测试，获取单粒子环境下三条流水线分别在任意一级的可靠性指标，对于三条流水线任意相同的一级，采用可靠性指标最高的流水线在该级的输出数据作为三条流水线在该级输出的正确数据。然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
实施例：
本发明的实施例如图1所示，包括流水线1、流水线2、流水线3，表决仲裁逻辑电路、错误纠正控制逻辑电路，流水线***包括指令缓存、数据缓存和寄存器堆为。指令缓存、数据缓存和寄存器堆为三条流水线共用，其中，指令缓存用来存储流水线执行的指令，将指令送给流水线1、流水线2、流水线3的第一级流水；数据缓存用来存储流水线输出的数据，向流水线提供运算操作数；寄存器堆用来存储流水线输出的数据，向流水线提供运算操作数。
流水线1、流水线2、流水线3结构相同且互为冗余备份，每条流水线包括N级流水单元，3≤N≤13。流水线的每一级的结果输出给表决器和仲裁逻辑，表决器的结果输出给下一级流水或数据缓存、寄存器堆，仲裁逻辑的结果输出给错误纠正控制逻辑电路。
表决器对来自三条流水线每一级的结果进行三取二表决，并将正确的结果输出。
仲裁逻辑的工作过程如图2所示：如果流水线1、流水线2、流水线3的结果一致，则输出“无错误”信息给错误纠正控制逻辑电路；如果流水线1和流水线2的结果一致，流水线1和流水线3的结果不一致，流水线2和流水线3的结果不一致，则说明流水线3出现错误，输出“流水线3错误”信息给错误纠正控制逻辑电路；如果流水线1和流水线3的结果一致，流水线1和流水线2的结果不一致，流水线3和流水线2的结果不一致，则说明流水线2出现错误，输出“流水线2错误”信息给错误纠正控制逻辑电路；如果流水线2和流水线3的结果一致，流水线2和流水线1的结果不一致，流水线3和流水线1的结果不一致，则说明流水线1出现错误，输出“流水线1错误”信息给错误纠正控制逻辑电路。
错误纠正控制逻辑电路接收到错误流水线信息后，按照错误纠正算法纠正这一级错误的流水线状态，纠正操作占用一个时钟周期，在下一时钟周期重新进行本级流水操作。错误纠正算法：当流水线1是错误流水线时，用流水线3替换这一级流水线1；当流水线2是错误流水线时，用流水线1替换这一级流水线2；当流水线3是错误流水线时，用流水线1替换这一级流水线3。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (10)

1.一种单粒子多位错自主修复三冗余流水线设计方法，其特征在于：采用三条流水线并行处理相同的指令流；在三条流水线的每一级后均设有表决仲裁逻辑电路和错误纠正控制逻辑电路；
所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路；
所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的错误数据进行纠正。
2.根据权利要求1所述的一种单粒子多位错自主修复三冗余流水线设计方法，其特征在于：当三条流水线在某一级输出的数据存在错误时，所述表决仲裁逻辑电路采用三判二的方法确定三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
3.根据权利要求1所述的一种单粒子多位错自主修复三冗余流水线设计方法，其特征在于：当空间的单粒子环境造成流水线的单粒子翻转阈值超过37MeV·cm2/mg时，所述表决仲裁逻辑电路采用如下方法确定三条流水线在该级输出的正确数据：
基于地面模拟实验装置对三条流水线的任意一级输出进行测试，获取单粒子环境下三条流水线分别在任意一级的可靠性指标，对于三条流水线任意相同的一级，采用可靠性指标最高的流水线在该级的输出数据作为三条流水线在该级输出的正确数据。
4.根据权利要求1～3之一所述的一种单粒子多位错自主修复三冗余流水线设计方法，其特征在于：所述错误纠正控制逻辑电路根据三条流水线在该级输出的正确数据和出现错误的流水线的编号，纠正出现错误的流水线在该级输出的数据。
5.根据权利要求1～3之一所述的一种单粒子多位错自主修复三冗余流水线设计方法，其特征在于：所述三条流水线的结构相同。
6.一种单粒子多位错自主修复三冗余流水线，其特征在于：包括三条并行处理相同指令流的流水线、表决仲裁逻辑电路和错误纠正控制逻辑电路；所述三条流水线的每一级后均设有一个表决仲裁逻辑电路和一个错误纠正控制逻辑电路；
所述三条流水线的每一级后的表决仲裁逻辑电路用于对三条流水线在该级输出的数据进行判断，然后输出判断结果给错误纠正控制逻辑电路；
所述错误纠正控制逻辑电路根据表决仲裁逻辑电路的判断结果，对可能存在的数据错误进行纠正。
7.根据权利要求6所述的一种单粒子多位错自主修复三冗余流水线，其特征在于：当三条流水线在某一级输出的数据存在错误时，所述表决仲裁逻辑电路采用三判二的方法确定三条流水线在该级输出的正确数据，然后判断出现错误的流水线的编号，并将所述三条流水线在该级输出的正确数据和出现错误的流水线的编号输出给错误纠正控制逻辑电路。
8.根据权利要求6所述的一种单粒子多位错自主修复三冗余流水线，其特征在于：当空间的单粒子环境造成流水线的单粒子翻转阈值超过37MeV·cm2/mg时，所述表决仲裁逻辑电路采用如下方法确定三条流水线在该级输出的正确数据：
基于地面模拟实验装置对三条流水线的任意一级输出进行测试，获取单粒子环境下三条流水线分别在任意一级的可靠性指标，对于三条流水线任意相同的一级，采用可靠性指标最高的流水线在该级的输出数据作为三条流水线在该级输出的正确数据。
9.根据权利要求6所述的一种单粒子多位错自主修复三冗余流水线，其特征在于：所述错误纠正控制逻辑电路根据三条流水线在该级输出的正确数据和出现错误的流水线的编号，纠正出现错误的流水线在该级输出的数据。
10.根据权利要求6～9之一所述的一种单粒子多位错自主修复三冗余流水线，其特征在于：所述三条流水线的结构相同。
CN201811035348.9A 2018-09-06 2018-09-06 一种单粒子多位错自主修复三冗余流水线及设计方法 Active CN109271282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811035348.9A CN109271282B (zh) 2018-09-06 2018-09-06 一种单粒子多位错自主修复三冗余流水线及设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811035348.9A CN109271282B (zh) 2018-09-06 2018-09-06 一种单粒子多位错自主修复三冗余流水线及设计方法

Publications (2)

Publication Number Publication Date
CN109271282A true CN109271282A (zh) 2019-01-25
CN109271282B CN109271282B (zh) 2022-01-11

Family

ID=65187984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811035348.9A Active CN109271282B (zh) 2018-09-06 2018-09-06 一种单粒子多位错自主修复三冗余流水线及设计方法

Country Status (1)

Country Link
CN (1) CN109271282B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551764A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 基于同步冗余线程与编码技术的抗单粒子效应***及方法
CN102135928A (zh) * 2011-03-30 2011-07-27 武汉大学 基于lut级演化硬件的三模异构冗余容错方法
CN102355349A (zh) * 2011-06-28 2012-02-15 中国人民解放军国防科学技术大学 基于容错的idea全流水硬件加密方法
CN102955427A (zh) * 2012-11-14 2013-03-06 中国船舶重工集团公司第七一九研究所 互联纠错式三模冗余控制***及仲裁方法
CN103731130A (zh) * 2013-12-27 2014-04-16 华为技术有限公司 通用的容错纠错电路及其应用的译码器和三模冗余电路
CN104731666A (zh) * 2013-12-23 2015-06-24 深圳市国微电子有限公司 一种抗单粒子翻转的自纠错集成电路及其纠错方法
CN104932954A (zh) * 2015-07-01 2015-09-23 西北工业大学 微小卫星fpga关键数据保护方法
CN105045672A (zh) * 2015-07-24 2015-11-11 哈尔滨工业大学 一种基于sram fpga的多级容错加固卫星信息处理***
CN105279049A (zh) * 2015-06-16 2016-01-27 康宇星科技(北京)有限公司 一种故障自主恢复三模冗余容错计算机ip核的设计方法
CN105320575A (zh) * 2015-10-27 2016-02-10 首都师范大学 一种双模冗余流水线的自校验及恢复装置与方法
CN106656184A (zh) * 2016-12-26 2017-05-10 中国科学院微电子研究所 一种折叠率为3的折叠内插型模数转换器及其纠错方法
CN108055031A (zh) * 2017-12-14 2018-05-18 北京时代民芯科技有限公司 一种自恢复抗单粒子软错误累积的三模冗余结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551764A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 基于同步冗余线程与编码技术的抗单粒子效应***及方法
CN102135928A (zh) * 2011-03-30 2011-07-27 武汉大学 基于lut级演化硬件的三模异构冗余容错方法
CN102355349A (zh) * 2011-06-28 2012-02-15 中国人民解放军国防科学技术大学 基于容错的idea全流水硬件加密方法
CN102955427A (zh) * 2012-11-14 2013-03-06 中国船舶重工集团公司第七一九研究所 互联纠错式三模冗余控制***及仲裁方法
CN104731666A (zh) * 2013-12-23 2015-06-24 深圳市国微电子有限公司 一种抗单粒子翻转的自纠错集成电路及其纠错方法
CN103731130A (zh) * 2013-12-27 2014-04-16 华为技术有限公司 通用的容错纠错电路及其应用的译码器和三模冗余电路
CN105279049A (zh) * 2015-06-16 2016-01-27 康宇星科技(北京)有限公司 一种故障自主恢复三模冗余容错计算机ip核的设计方法
CN104932954A (zh) * 2015-07-01 2015-09-23 西北工业大学 微小卫星fpga关键数据保护方法
CN105045672A (zh) * 2015-07-24 2015-11-11 哈尔滨工业大学 一种基于sram fpga的多级容错加固卫星信息处理***
CN105320575A (zh) * 2015-10-27 2016-02-10 首都师范大学 一种双模冗余流水线的自校验及恢复装置与方法
CN106656184A (zh) * 2016-12-26 2017-05-10 中国科学院微电子研究所 一种折叠率为3的折叠内插型模数转换器及其纠错方法
CN108055031A (zh) * 2017-12-14 2018-05-18 北京时代民芯科技有限公司 一种自恢复抗单粒子软错误累积的三模冗余结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨玉辰等: "三模冗余反馈纠错技术在星载电路加固设计中的应用与实现", 《空间电子技术》 *
赖晓玲等: "面向航天应用的Virtex5系列FPGA单粒子翻转防护技术", 《空间电子技术》 *

Also Published As

Publication number Publication date
CN109271282B (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US10761925B2 (en) Multi-channel network-on-a-chip
EP3493062B1 (en) Data processing system having lockstep operation
US8051337B2 (en) System and method for fast cache-hit detection
CN105630732A (zh) 一种双模冗余微处理器的热切换方法
US5577199A (en) Majority circuit, a controller and a majority LSI
CN103218272A (zh) 一种星载数字信号处理器翻转加固方法
US9378098B2 (en) Methods and systems for redundant data storage in a register
CN103744754B (zh) 一种抗辐射加固并行星载计算机***及其使用方法
CN105320579B (zh) 面向sparc v8处理器的自修复双冗余流水线及容错方法
CN112328396B (zh) 基于任务等级的动态自适应sopc容错方法
CN105279049A (zh) 一种故障自主恢复三模冗余容错计算机ip核的设计方法
CN112559395A (zh) 基于双Soc存储***异常处理机制的继电保护装置及方法
CN102521086B (zh) 基于锁步同步的双模冗余***及其实现方法
CN105607974A (zh) 高可靠性多核处理***
CN107807902B (zh) 一种抗单粒子效应的fpga动态重构控制器
CN105320575A (zh) 一种双模冗余流水线的自校验及恢复装置与方法
CN109271282A (zh) 一种单粒子多位错自主修复三冗余流水线及设计方法
US20190250578A1 (en) Method and device for computing data models in safety-critical systems
US8954794B2 (en) Method and system for detection of latent faults in microcontrollers
US10289332B2 (en) Apparatus and method for increasing resilience to faults
US20220107866A1 (en) Fast memory ecc error correction
US20180157556A1 (en) Mcu with processor-independent memory fault detection
CN110990201B (zh) 一种自愈管理控制器、SoC及自愈方法
Zhang et al. Design and verification of sram self-detection repair based on ecc and bisr circuit
CN113836079B (zh) 一种软硬件协同处理可重构电路及其自修复方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant