CN109257251A - 多板卡多模块心跳检测方法、装置及*** - Google Patents

多板卡多模块心跳检测方法、装置及*** Download PDF

Info

Publication number
CN109257251A
CN109257251A CN201811037189.6A CN201811037189A CN109257251A CN 109257251 A CN109257251 A CN 109257251A CN 201811037189 A CN201811037189 A CN 201811037189A CN 109257251 A CN109257251 A CN 109257251A
Authority
CN
China
Prior art keywords
heartbeat
board
module
register
place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811037189.6A
Other languages
English (en)
Other versions
CN109257251B (zh
Inventor
贾克明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Comba Network Systems Co Ltd
Original Assignee
Comba Telecom Technology Guangzhou Ltd
Comba Telecom Systems China Ltd
Comba Telecom Systems Guangzhou Co Ltd
Tianjin Comba Telecom Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Comba Telecom Technology Guangzhou Ltd, Comba Telecom Systems China Ltd, Comba Telecom Systems Guangzhou Co Ltd, Tianjin Comba Telecom Systems Co Ltd filed Critical Comba Telecom Technology Guangzhou Ltd
Priority to CN201811037189.6A priority Critical patent/CN109257251B/zh
Publication of CN109257251A publication Critical patent/CN109257251A/zh
Application granted granted Critical
Publication of CN109257251B publication Critical patent/CN109257251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route

Landscapes

  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Measuring And Recording Apparatus For Diagnosis (AREA)

Abstract

本发明涉及一种多板卡多模块心跳检测方法、装置及***，其中，多板卡多模块心跳检测方法包括以下步骤：在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。采用本发明实施例可实现减少板卡上CPU资源和网络链路接口资源的耗费，不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。

Description

多板卡多模块心跳检测方法、装置及***
技术领域
本发明涉及通信技术领域，特别是涉及一种多板卡多模块心跳检测方法、装置及***。
背景技术
随着通信技术以及集成化的发展，采用多板卡集成的硬件平台更有利于对大容量数据的处理和高密度的计算，其中，各板卡通常包括若干个模块。在需要对该硬件平台进行监控时，通常会有一个板卡作为主控板，对各个板卡上的各个模块的在位状态进行检测，以便对所有板卡和模块进行维护和控制。心跳检测作为在位状态检测的其中一种方法，随着***的日益复杂，高效可靠的心跳检测技术的研究和应用日益受到重视。
在实现过程中，发明人发现传统技术中至少存在如下问题：传统的对多板卡多模块进行心跳检测，需要耗费较高的CPU资源，依赖IP网络链路状态，心跳检测的效率和可靠性低。
发明内容
基于此，有必要针对传统的对多板卡多模块进行心跳检测，需要耗费较高的CPU资源，依赖IP网络链路状态的问题，提供一种多板卡多模块心跳检测方法、装置及***。
为了实现上述目的，本发明实施例提供了一种多板卡多模块心跳检测方法，包括以下步骤：
在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；
在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
在其中一个实施例中，在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位的步骤之后包括：
在接收到板卡的模块心跳状态查询消息时，获取对应模块心跳状态查询消息的寄存器信息，并将寄存器信息反馈给相应的板卡；寄存器信息为在位标记或不在位标记。
在其中一个实施例中，将寄存器信息反馈给相应的板卡的步骤包括：
生成心跳状态查询应答消息；
将寄存器信息封装在心跳状态查询应答消息中反馈给相应的板卡。
在其中一个实施例中，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器的步骤之前包括：
以心跳状态上报周期，接收各板卡传输的模块心跳状态上报消息；模块心跳状态上报消息包括模块心跳状态信息；心跳状态上报周期的数值小于心跳检测定时周期的数值。
在其中一个实施例中，心跳检测定时周期的数值为心跳状态上报周期的数值的1至2倍。
在其中一个实施例中，心跳检测定时周期的数值为心跳状态上报周期的数值的1.5倍。
另一方面，本发明实施例还提供了一种多板卡多模块心跳检测装置，包括：
在位标记单元，用于在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；
不在位标记单元，用于在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
另一方面，本发明实施例还提供了一种多板卡多模块心跳检测***，包括背板处理器以及连接背板处理器的板卡组件；板卡组件包括分别连接背板处理器的各板卡；
上述处理器和板卡用于执行上述多板卡多模块心跳检测方法的步骤。
在其中一个实施例中，背板处理器通过通信接口连接板卡组件；
通信接口板卡为SPI接口、I2C接口、UART接口或CANBUS接口。
在其中一个实施例中，背板处理器的处理芯片为：CPLD、单片机或FPGA。
另一方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被控制器执行时实现上述任一项多板卡多模块心跳检测方法的步骤。
上述技术方案中的一个技术方案具有如下优点和有益效果：
基于背板处理器接收各板卡传输的模块心跳状态信息，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。采用本发明各实施例板卡能够通过查询相应寄存器在位或不在位标记，实现对模块的心跳检测。减少了板卡上CPU资源和网络链路接口资源的耗费，不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
附图说明
图1为一个实施例中多板卡多模块心跳检测方法的应用环境图；
图2为一个实施例中多板卡多模块心跳检测方法的第一流程示意图；
图3为一个实施例中多板卡多模块心跳检测方法的第二流程示意图；
图4为一个实施例中寄存器信息反馈步骤的流程示意图；
图5为一个实施例中多板卡多模块心跳检测装置的结构示意图；
图6为一个实施例中多板卡多模块心跳检测***的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
传统的心跳检测技术主要有以下几种：1、在位信号针检测方法：通过检测板卡上的在位信号的电平状态来判定板卡是否在位，但该检测方法只能检测板卡的在位状态，不能检测板卡上各个模块的在位状态；2、IP报文心跳检测方法：两个模块通过TCP/IP协议相连，一方发送心跳检测请求报文，另一方接收到心跳检测报文请求后，发送心跳检测应答报文，但需建立多条心跳检测链路，对CPU资源和网络链路状态要求较高，容易发生误检；3、分布式心跳检测方法：该方法主要是通过预置拓扑结构配置文件，相邻数据节点互相进行心跳检测，，但需预置拓扑结构配置文件，复杂度较高；4、多CPU心跳检测方法：该方法主要是通过PLD来检测多个CPU的状态，且需要中断触发CPU获取状态，但容易干扰CPU处理关键紧急任务，且只能检测CPU的整体状态；5、动态调整心跳检测报文发送频率的方法：该方法一般根据检测网络链路状态和CPU负载状态来调整心跳检测报文的发送频率，来降低心跳检测误检率，但仍然存在误检率，且耗费较多CPU资源和网络链路资源。
而本发明各实施例中，通过各板卡收集各自板卡上的各模块的心跳状态信息，并将各心跳状态信息传输给背板处理器；通过背板处理器来检测并缓存多板卡多模块的心跳状态信息；若主控板(查询方)需要获取某个板卡上的某个模块的心跳状态信息时，只需直接读取背板处理器上相应寄存器的寄存器信息即可，减少了板卡上CPU资源和网络链路接口资源的耗费，且不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
本申请提供的多板卡多模块心跳检测方法，可以应用于如图1所示的应用环境中，其中，背板处理器102连接各板卡104。其中，板卡104包括各模块；板卡上的模块可依据功能上的划分得到，例如板卡可包括检测模块、处理模块和通信模块等。一个板卡104上包括一个模块，也可包括多个模块。背板处理器可用来进行数据处理、数据传输和数据缓存等。
在一个实施例中，如图2所示，提供了一种多板卡多模块心跳检测方法，以该方法应用于图1中的背板处理器102为例进行说明，包括以下步骤：
步骤S210，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位。
其中，心跳检测定时周期指的是检测各板卡是否传输模块心跳状态信息的定时周期。模块心跳状态信息指的是相应模块的心跳状态信息。模块心跳状态信息包括该模块的心态状态信息，还包括该模块的身份标识信息。模块的身份标识信息可用于指示将模块心跳状态信息缓存更新到相应的寄存器中。优选的，一个寄存器缓存一个模块心跳状态信息。模块心跳状态信息可根据寄存器地址，缓存在相应的寄存器中。在位标记可以是一种标记符号信息，例如，在位标记可以是“1”字符。在位标记可用来指示当前心跳检测定时周期内、接收到模块心跳状态信息的寄存器为在位状态，可获知该寄存器对应的模块心跳状态信息为在位状态，进而可实现对相应模块的心跳检测。
具体地，背板处理器可接收各板卡传输的模块心跳状态信息。背板处理器在心跳检测定时周期内，将各模块心跳状态信息传输给相应的寄存器，实现对各模块心跳状态信息的缓存。并将对应接收到模块心跳状态信息的寄存器标记为在位，实现对接收到模块心跳状态信息的寄存器状态标记，通过在位标记可快速获知该寄存器的状态，进而实现对相应模块的心跳检测。
步骤S220，在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
其中，不在位标记可以是一种标记符号信息，例如，不在位标记可以是“0”字符。不在位标记可用来指示当前的心跳检测定时周期内、未接收到模块心跳状态信息的寄存器为不在位状态，可获知该寄存器对应的模块心跳状态信息为不在位状态，进而可实现对相应模块的心跳检测。
具体地，背板处理器可接收各板卡传输的模块心跳状态信息。背板处理器在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位，实现对未接收到模块心跳状态信息的寄存器状态标记，通过不在位标记可快速获知该寄存器的状态，进而实现对相应模块的心跳检测。
上述实施例中，基于背板处理器接收各板卡传输的模块心跳状态信息，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。采用本发明各实施例板卡能够通过查询相应寄存器在位或不在位标记，实现对模块的心跳检测。减少了板卡上CPU资源和网络链路接口资源的耗费，不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
在一个实施例中，如图3所示，提供了一种多板卡多模块心跳检测方法，以该方法应用于图1中的背板处理器102为例进行说明，包括以下步骤：
步骤S310，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位。
步骤S320，在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
其中，上述步骤S310和步骤S320的具体内容过程可参考上文内容，此处不再赘述。
步骤S330，在接收到板卡的模块心跳状态查询消息时，获取对应模块心跳状态查询消息的寄存器信息，并将寄存器信息反馈给相应的板卡；寄存器信息为在位标记或不在位标记。
其中，模块心跳状态查询消息指的是查询心跳状态的消息。模块心跳状态查询消息可用来查询模块的心态状态信息。寄存器信息指的是寄存器的状态信息。寄存器信息可用来指示寄存器是否接收到门口心跳状态信息。
具体地，若有板卡(此时该板卡作为主板卡)需查询自身板卡的模块心跳状态信息或其他板卡的模块心跳状态信息时，可将模块心跳状态查询消息发送给背板处理器，背板处理器接收到板卡的模块心跳状态查询消息，获取对应模块心跳状态查询消息的寄存器信息，并将寄存器信息反馈给相应的板卡，进而实现对相应模块的心态检测。
进一步的，基于各板卡传输的模块心跳状态信息，背板处理器获取各模块心跳状态信息。背板处理器在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。背板处理器在接收到板卡的模块心跳状态查询消息时，可将获取到的对应模块心跳状态查询消息的寄存器信息反馈给相应的板卡。
优选的，背板处理器获取到模块心跳状态信息时，可解析模块心跳状态信息，得到模块的身份标识信息和心跳状态信息。根据该模块的身份标识信息，将该心跳状态信息传输给相应的寄存器。
在一个具体的实施例中，心跳信息队列中缓存了板卡1模块1的模块心跳状态信息、板卡1模块2的模块心跳状态信息、板卡2模块1的模块心跳状态信息和板卡2模块2的模块心态状态信息。假设主板卡(查询方)需要查询板卡1模块2的模块心跳状态信息。则背板处理器接收到模块心跳状态查询消息时，根据模块心跳状态查询消息包含的板卡1模块2的身份信息，获取对应板卡1模块2的寄存器信息(在位或不在位)，并反馈获取到的寄存器信息给主板卡。其中，板卡1模块2的模块心跳状态信息指的是板卡1包含的模块2的心跳状态信息。
在一个具体的实施例中，如图4所示，将寄存器信息反馈给相应的板卡的步骤包括：
步骤S410，生成心跳状态查询应答消息。
步骤S420，将寄存器信息封装在心跳状态查询应答消息中反馈给相应的板卡。
其中，心跳状态查询应答消息指的是应答心跳状态查询消息的消息。
具体地，背板处理器在处理完心跳状态查询消息后，生成心跳状态查询应答消息，并将寄存器信息封装在心跳状态查询应答消息中反馈给相应的板卡。
基于本实施例，在接收到板卡的模块心跳状态查询消息时，获取对应模块心跳状态查询消息的寄存器信息(在位标记或不在位标记)，并将寄存器信息反馈给相应的板卡给主板卡(查询方)。采用本发明各实施例能够实现减少板卡上CPU资源和网络链路接口资源的耗费，不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
在一个实施例中，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器的步骤之前包括：
以心跳状态上报周期，接收各板卡传输的模块心跳状态上报消息；模块心跳状态上报消息包括模块心跳状态信息；心跳状态上报周期的数值小于心跳检测定时周期的数值。
其中，心跳状态上报周期指的是板卡传输模块心跳状态信息的周期。模块心跳状态上报消息指的是传输模块心跳状态信息的消息。
具体地，背板处理器可在心跳状态上报周期接收各板卡传输的模块心跳状态上报消息，背板处理器可根据模块心跳状态上报消息，获取模块心跳状态信息。进而背板处理器可在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器。
进一步的，心跳检测定时周期的数值为心跳状态上报周期的数值的1至2倍。
具体地，通过将心跳检测定时周期的数值设置为1至2倍的心跳状态上报周期的数值，进而可达到检测不在位标记的及时性和检测误差之间的平衡，提高了心跳检测的可靠性。
在一个具体的实施例中，心跳检测定时周期的数值为心跳状态上报周期的数值的1.5倍。
具体地，通过将心跳检测定时周期的数值设置为1.5倍的心跳状态上报周期的数值。背板处理器可在心跳状态上报周期接收各板卡传输的模块心跳状态上报消息，背板处理器根据模块心跳状态上报消息，获取模块心跳状态信息。在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。背板处理器根据接收到的模块心跳状态查询消息，获取对应模块心跳状态查询消息的寄存器信息，并反馈获取到的寄存器信息(在位标记或不在位标记)给主板卡(查询方)，进而提高了心跳检测的效率和可靠性。
基于本实施例，能够实现减少板卡上CPU资源和网络链路接口资源的耗费，不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
应该理解的是，虽然图2和图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2和图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图5所示，还提供了一种多板卡多模块心跳检测装置，包括：
在位标记单元510，用于在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位。
不在位标记单元520，用于在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
关于多板卡多模块心跳检测装置的具体限定可以参见上文中对于多板卡多模块心跳检测方法的限定，在此不再赘述。上述多板卡多模块心跳检测装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，如图6所示，提供了一种多板卡多模块心跳检测***，包括背板处理器610以及连接背板处理器610的板卡组件；板卡组件包括连接背板处理器610的各板卡620。
其中，板卡620包括CPU(Central Processing Unit，中央处理器)，板卡620还包含各模块。各板卡620上的CPU可收集各自板卡上相关模块的心跳状态信息，并将收集到的模块心跳状态信息发送到背板处理器610。背板处理器510将模块心跳状态信息存储到相应寄存器中。若有板卡(通常为此板卡作为主板卡)需要获取其它板卡上各模块的模块心跳状态信息，只需读取610背板处理器上的相应寄存器信息即可。
背板处理器610执行计算机程序时可实现以下步骤：
在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；
在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
进一步的，背板处理器610执行计算机程序时还可实现以下步骤：
在接收到板卡的模块心跳状态查询消息时，获取对应模块心跳状态查询消息的寄存器信息，并将寄存器信息反馈给相应的板卡；寄存器信息为在位标记或不在位标记。
进一步的，背板处理器610执行计算机程序时还可实现以下步骤：
生成心跳状态查询应答消息；
将寄存器信息封装在心跳状态查询应答消息中反馈给相应的板卡。
在一个具体地实施例中，背板处理器通过通信接口连接板卡组件；
通信接口为SPI(Serial Peripheral Interface，串行外设接口)接口、I2C(Inter-Integrated Circuit，串行通讯总线)接口、UART(Universal AsynchronousReceiver and Transmitter，通用异步收发传输器)接口或CANBUS(Controller Area Net-work Bus，CAN总线)接口。
例如，各板卡分别连接背板处理器，其中背板处理器可用于存储和检测当前模块心跳状态信息。各板卡上的CPU收集各自板卡上相关模块的心跳状态信息，通过SPI等通信接口将各自板卡上的相关模块心跳状态信息发送到背板处理器，背板处理器将当前模块心跳状态信息存储到相应寄存器中。各板卡上的CPU以心跳状态上报周期T将当前模块心跳状态信息发送到背板处理器。在心跳检测定时周期内(例如1.5T)，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。若有板卡(通常为此板卡作为主板卡)需要获取其它板卡上模块的心跳状态信息，只需通过SPI等通信接口读取背板处理器上心跳信息队列中的缓存信息即可，减少了板卡上CPU资源和网络链路接口资源的耗费，且不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
在一个具体地实施例中，背板处理器的处理芯片为：CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)、单片机或FPGA(Field－Programmable Gate Array，现场可编程门阵列)。
基于本实施例，基于背板处理器接收各板卡传输的模块心跳状态信息，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。采用本发明各实施例板卡能够通过查询相应寄存器在位或不在位标记，实现对模块的心跳检测。减少了板卡上CPU资源和网络链路接口资源的耗费，不依赖IP网络链路状态，提高了心跳检测的效率和可靠性。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到模块心跳状态信息的寄存器标记为在位；
在心跳检测定时周期结束时，将对应未接收到模块心跳状态信息的寄存器标记为不在位。
计算机程序被处理器执行时还可实现以下步骤：
在接收到板卡的模块心跳状态查询消息时，获取对应模块心跳状态查询消息的寄存器信息，并将寄存器信息反馈给相应的板卡；寄存器信息为在位标记或不在位标记。
计算机程序被处理器执行时还可实现以下步骤：
生成心跳状态查询应答消息；
将寄存器信息封装在心跳状态查询应答消息中反馈给相应的板卡。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各除法运算方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种多板卡多模块心跳检测方法，其特征在于，包括以下步骤：
在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到所述模块心跳状态信息的寄存器标记为在位；
在心跳检测定时周期结束时，将对应未接收到所述模块心跳状态信息的寄存器标记为不在位。
2.根据权利要求1所述的多板卡多模块心跳检测方法，其特征在于，在心跳检测定时周期结束时，将对应未接收到所述模块心跳状态信息的寄存器标记为不在位的步骤之后包括：
在接收到所述板卡的模块心跳状态查询消息时，获取对应所述模块心跳状态查询消息的寄存器信息，并将所述寄存器信息反馈给相应的板卡；所述寄存器信息为在位标记或不在位标记。
3.根据权利要求2所述的多板卡多模块心跳检测方法，其特征在于，将所述寄存器信息反馈给相应的板卡的步骤包括：
生成心跳状态查询应答消息；
将所述寄存器信息封装在所述心跳状态查询应答消息中反馈给相应的所述板卡。
4.根据权利要求1至3任意一项所述的多板卡多模块心跳检测方法，其特征在于，在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器的步骤之前包括：
以心跳状态上报周期，接收各所述板卡传输的模块心跳状态上报消息；所述模块心跳状态上报消息包括所述模块心跳状态信息；所述心跳状态上报周期的数值小于所述心跳检测定时周期的数值。
5.根据权利要求4所述的多板卡多模块心跳检测方法，其特征在于，
所述心跳检测定时周期的数值为所述心跳状态上报周期的数值的1至2倍。
6.根据权利要求4所述的多板卡多模块心跳检测方法，其特征在于，所述心跳检测定时周期的数值为所述心跳状态上报周期的数值的1.5倍。
7.一种多板卡多模块心跳检测装置，其特征在于，包括：
在位标记单元，用于在心跳检测定时周期内，将接收到的各板卡传输的模块心跳状态信息传输给相应的寄存器，并将对应接收到所述模块心跳状态信息的寄存器标记为在位；
不在位标记单元，用于在心跳检测定时周期结束时，将对应未接收到所述模块心跳状态信息的寄存器标记为不在位。
8.一种多板卡多模块心跳检测***，其特征在于，包括背板处理器以及连接所述背板处理器的板卡组件；所述板卡组件包括分别连接背板处理器的各板卡；
所述处理器用于执行权利要求1至6任一项所述的多板卡多模块心跳检测方法的步骤。
9.根据权利要求8所述的多板卡多模块心跳检测***，其特征在于，所述背板处理器通过通信接口连接所述板卡组件；
所述通信接口为SPI接口、I2C接口、UART接口或CANBUS接口。
10.根据权利要求8所述的多板卡多模块心跳检测***，其特征在于，所述背板处理器的处理芯片为：CPLD、单片机或FPGA。
11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被控制器执行时实现权利要求1至6中任一项所述多板卡多模块心跳检测方法的步骤。
CN201811037189.6A 2018-09-06 2018-09-06 多板卡多模块心跳检测方法、装置、***及计算机存储介质 Active CN109257251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811037189.6A CN109257251B (zh) 2018-09-06 2018-09-06 多板卡多模块心跳检测方法、装置、***及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811037189.6A CN109257251B (zh) 2018-09-06 2018-09-06 多板卡多模块心跳检测方法、装置、***及计算机存储介质

Publications (2)

Publication Number Publication Date
CN109257251A true CN109257251A (zh) 2019-01-22
CN109257251B CN109257251B (zh) 2020-11-06

Family

ID=65047007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811037189.6A Active CN109257251B (zh) 2018-09-06 2018-09-06 多板卡多模块心跳检测方法、装置、***及计算机存储介质

Country Status (1)

Country Link
CN (1) CN109257251B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050963A (ko) * 2001-12-20 2003-06-25 엘지전자 주식회사 알엔에스 시스템에서의 장애 검출 방법
CN1747408A (zh) * 2004-09-10 2006-03-15 华为技术有限公司 媒体网关监测媒体网关控制器状态的实现方法
CN101894060A (zh) * 2010-06-25 2010-11-24 福建星网锐捷网络有限公司 故障检测方法及模块化设备
CN102263673A (zh) * 2010-05-27 2011-11-30 珠海格力电器股份有限公司 基于网关的远程服务***与方法
CN103298023A (zh) * 2012-02-23 2013-09-11 普天信息技术研究院有限公司 一种检测终端心跳的方法和装置
CN106371643A (zh) * 2015-07-22 2017-02-01 小米科技有限责任公司 触控芯片失效处理方法及装置
CN107786948A (zh) * 2016-08-26 2018-03-09 ***通信集团北京有限公司 一种短消息容灾备份方法、装置、***和相关设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050963A (ko) * 2001-12-20 2003-06-25 엘지전자 주식회사 알엔에스 시스템에서의 장애 검출 방법
CN1747408A (zh) * 2004-09-10 2006-03-15 华为技术有限公司 媒体网关监测媒体网关控制器状态的实现方法
CN102263673A (zh) * 2010-05-27 2011-11-30 珠海格力电器股份有限公司 基于网关的远程服务***与方法
CN101894060A (zh) * 2010-06-25 2010-11-24 福建星网锐捷网络有限公司 故障检测方法及模块化设备
CN103298023A (zh) * 2012-02-23 2013-09-11 普天信息技术研究院有限公司 一种检测终端心跳的方法和装置
CN106371643A (zh) * 2015-07-22 2017-02-01 小米科技有限责任公司 触控芯片失效处理方法及装置
CN107786948A (zh) * 2016-08-26 2018-03-09 ***通信集团北京有限公司 一种短消息容灾备份方法、装置、***和相关设备

Also Published As

Publication number Publication date
CN109257251B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN107844421A (zh) 接口测试方法、装置、计算机设备和存储介质
KR100943012B1 (ko) 멀티-라인 로그 엔트리의 머징
CN109491905A (zh) 前端测试方法、装置及电子设备
CN110061896B (zh) 一种modbus-rtu总线地址冲突检测方法
CN106126410B (zh) 代码冲突的提示方法及装置
US7971110B2 (en) System and method for testing a serial attached small computer system interface
CN103530211A (zh) 一种基于uvm平台的pcie回环自检测的方法
WO2017032112A1 (zh) 一种与无中央处理器单板通讯的方法及通讯设备
CN108292254A (zh) 用于验证设备的操作的技术
CN100444127C (zh) 软件测试***和软件测试方法
CN109753391A (zh) 处理器的一个或多个结构的功能测试的***、装置和方法
CN109445837A (zh) 一种应用程序的发布方法及设备
CN109656797B (zh) 日志数据的关联方法及装置
CN110533848A (zh) 截取并口收银机打印数据并追打附加信息的方法及***
US20220182181A1 (en) Operating method of self-service terminal and self-service terminal
WO2020259339A1 (zh) 总线监控装置及方法、存储介质、电子装置
US20120166887A1 (en) Monitoring multiple data transfers
CN109257251A (zh) 多板卡多模块心跳检测方法、装置及***
CN113965510B (zh) 一种流量染色方法和***
US8468394B2 (en) Method of tracing selected activities within a data processing system by tagging selected items and tracing the tagged items
CN115981979A (zh) 日志数据处理方法、装置、设备、介质和计算机程序产品
US7788546B2 (en) Method and system for identifying communication errors resulting from reset skew
CN115082084A (zh) 基于双区块链的信息处理方法、***、电子设备及存储介质
CN114970428A (zh) 用于SoC中Flexray总线控制器的验证***及方法
CN106993241A (zh) 一种主控板、风扇框和网络设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200109

Address after: 510663 Shenzhou Road, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangdong, 10

Applicant after: Jingxin Communication System (China) Co., Ltd.

Address before: 510663 Shenzhou Road 10, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangzhou, Guangdong

Applicant before: Jingxin Communication System (China) Co., Ltd.

Applicant before: Jingxin Communication System (Guangzhou) Co., Ltd.

Applicant before: Jingxin Communication Technology (Guangzhou) Co., Ltd.

Applicant before: TIANJIN COMBA TELECOM SYSTEMS CO., LTD.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510663 Shenzhou Road, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangdong, 10

Patentee after: Jingxin Network System Co.,Ltd.

Address before: 510663 Shenzhou Road, Guangzhou Science City, Guangzhou economic and Technological Development Zone, Guangdong, 10

Patentee before: Comba Telecom System (China) Ltd.