CN109240408B - SiCMOSFET门极驱动电压控制电路及其控制方法 - Google Patents

SiCMOSFET门极驱动电压控制电路及其控制方法 Download PDF

Info

Publication number
CN109240408B
CN109240408B CN201811288609.8A CN201811288609A CN109240408B CN 109240408 B CN109240408 B CN 109240408B CN 201811288609 A CN201811288609 A CN 201811288609A CN 109240408 B CN109240408 B CN 109240408B
Authority
CN
China
Prior art keywords
voltage
gate
sic mosfet
circuit
fpga chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811288609.8A
Other languages
English (en)
Other versions
CN109240408A (zh
Inventor
杨媛
文阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201811288609.8A priority Critical patent/CN109240408B/zh
Publication of CN109240408A publication Critical patent/CN109240408A/zh
Application granted granted Critical
Publication of CN109240408B publication Critical patent/CN109240408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了，SiCMOSFET门极驱动电压控制电路，包括FPGA芯片，FPGA芯片分别连接有门极驱动级、电流检测电路、电压检测电路。本发明还公开了SiCMOSFET的门极驱动电压控制方法，该方法通过本发明第一种技术方案的SiCMOSFET门极驱动电压控制电路实现电压控制，具体包括在SiCMOSFET门极驱动电压控制电路中接入SiCMOSFET，并将FPGA芯片与开关连接，在开关打开或关断时，FPGA芯片控制门极驱动级输出不同的门极驱动电压，使SiCMOSFET完全导通或SiCMOSFET完全关断。本发明能够有效的抑制大功率SiCMOSFET高频应用中出现的过冲、振荡、EMI等问题。

Description

SiCMOSFET门极驱动电压控制电路及其控制方法
技术领域
本发明属于SiCMOSFET驱动技术领域，涉及SiCMOSFET门极驱动电压控制电路，还涉及SiCMOSFET的门极驱动电压控制方法。
背景技术
随着电力电子技术的飞速发展，越来越多的应用对电力设备提出了新的要求，如更高的电流和电压、更高的功率密度和更高的效率。以更高的开关频率、更高的导热率、更高的操作温度和更低的开关和传导损耗为特点，SiCMOSFET有望逐渐用于满足这些要求。然而，快速切换速度和寄生元件引起的过射、振荡和电磁干扰(EMI)是其广泛应用的关键障碍。上述问题通常从三个方面来解决：1)减缓开关速度。通过增大门极电阻来降低开关速度可明显减轻开关应力、振荡，抑制EMI。但是，开关速度的降低会带来更多的开关损耗，延长开关时间。2)增加RC缓冲电路。采用RC缓冲电路抑制开关应力是一种常见方法，然而，较大的电气应力会转嫁到RC电路上。另一方面，较大体积的RC吸收电路增加了能量损失，降低了***效率。3)优化结构布局。优化器件封装和减小功率回路杂散电感是最主要的两个方法。但是，新的封装技术成本较高且市场化时间较长。此外，大功率***中，功率回路结构复杂不易于优化。
发明内容
本发明的目的是提供SiCMOSFET门极驱动电压控制电路，解决了现有大功率SiCMOSFET高频应用中过冲、振荡、EMI和开关损耗问题。
本发明的另一目的是提供SiCMOSFET的门极驱动电压控制方法。
本发明所采用的第一种技术方案是，SiCMOSFET门极驱动电压控制电路，其特征在于，包括FPGA芯片，FPGA芯片分别连接有门极驱动级、电流检测电路、电压检测电路；
电流检测电路包括均与FPGA芯片连接的电流上升沿检测电路和电流下降沿检测电路，电压检测电路包括与FPGA芯片依次连接的比较器CP3和阻容分压电路。
本发明第一种技术方案的特点还在于，
电流上升沿检测电路包括三极管T1，三极管的集电极和发射极分别连接有电阻R3和电阻R4，三极管T1的集电极还连接有比较器CP2，三极管T1与比较器CP2之间串联有电阻，比较器CP2又与FPGA芯片连接，三极管T1的基极接地，三极管T1的基极与发射极之间连接有二极管D2；
电流下降沿检测电路包括与FPGA芯片依次连接的比较器CP1和比例分压电路。
门极驱动级包括两个第一门极驱动器和第二门极驱动器，第一门极驱动器连接有门极电阻，FPGA芯片分别与第一门极驱动器和第二门极驱动器的输入端连接，且第一门极驱动器的供电电压高于第二门极驱动器的供电电压。
第一门极驱动器和第二门极驱动器的型号均为IXDN609SIA。
本发明所采用的第一种技术方案是，SiCMOSFET的门极驱动电压控制方法，该方法通过本发明第一种技术方案的SiCMOSFET门极驱动电压控制电路实现电压控制，具体包括以下步骤：
将第一门极驱动器的输出端通过门极电阻与SiCMOSFET的门极连接，第二门极驱动器的输出端与SiCMOSFET的辅助源极连接，比例分压电路的输入端和电阻R4均与SiCMOSFET的功率源极连接，阻容分压电路的SiCMOSFET的漏-源极连接，FPGA芯片接入PWM信号；
当接入的PWM信号为PWM开通信号时，FPGA芯片控制门极驱动级输出第一门极驱动电压对SiCMOSFET门极进行充电，SiCMOSFET门极电压上升并达到SiCMOSFET的阈值电压VTH，电流检测电路检测到电路电流开始上升时，比较器CP2产生第一电平信号并将第一电平信号发送到到FPGA芯片，FPGA芯片自接收到第一电平信号起经过延迟时间t1，FPGA芯片控制门极驱动级输出第二驱动电压对SiCMOSFET门极进行充电，当电压检测电路检测到SiCMOSFET的漏-源极电压下降到小于10％的母线电压时，比较器CP3产生第二电频信号并将第二电平信号发送到FPGA芯片，FPGA芯片控制门极驱动级输出第三门极驱动电压，第三门极驱动电压与第一门极驱动电压相同，此时，SiCMOSFET完全导通；第一门极驱动电压为正，且第一门极驱动电压与第一门极驱动器的供电电压值相等，第二门极驱动电压为正，且第二门极驱动电压等于第一门极驱动器供电电压与第二门极驱动器供电电压的电压差；
当接入的PWM信号为PWM关断信号时，FPGA芯片控制门极驱动级输出第四门极驱动电压，第四门极驱动电压为负，SiCMOSFET门极电压下降并达到米勒平台电压VMiller，当电压检测电路检测到电路电压上升到大于10％的母线电压时，比较器CP3产生第三电平信号并将第三电平信号发送到FPGA芯片，FPGA芯片自接收到第二电平信号起经过延迟时间t2后，FPGA芯片控制门极驱动级输出第五门极驱动电压，第五门极驱动电压为0V，电路电压继续上升，当电路电压与母线电压相等时，电路电流下降，电流检测电路检测到电路电流为0时，比较器CP1产生第四电平信号并将第四电平信号发送到FPGA芯片，FPGA芯片控制门极驱动级输出第六门极驱动电压，第六门极驱动电压与第四门极驱动电压相同，此时，SiCMOSFET完全关断。
本发明第二种技术方案的特点还在于，
延迟时间t1和延迟时间t2分别满足以下公式：
Figure BDA0001849606430000041
Figure BDA0001849606430000042
式(5)和式(6)中，ton,1是门极驱动级输出第一门极驱动电压电路电流的上升时间,toff,2是门极驱动级输出第四门极驱动电压时电路电流的下降时间，Eon表示SiCMOSFET导通过程中的能量损失，Eoff表示SiCMOSFET关断过程中的能量损失，Irr表示SiCMOSFET完全导通过程中电流过冲值，Vos表示SiCMOSFET完全关断过程中电压过冲值，
Figure BDA0001849606430000043
Figure BDA0001849606430000044
式(7)和式(8)中，Lloop是功率回路中的杂散电感，VDS表示SiCMOSFET的漏-源极电压，t表示时间，
Figure BDA0001849606430000045
表示SiCMOSFET的漏-源极电压波形的斜率，Ls为辅助源极和功率源极之间的寄生电感，IL表示电路负载电流，当SiCMOSFET完全导通时，电路负载电流与电路电流相等，由于SiCMOSFET的漏-源极电压的斜率变化带来的能量损失并不明显，故将其视为定值，VDC表示母线电压，σs表示过电压与母线电压的比值，Qrr表示SiCMOSFET的反向恢复电荷，K表示电路电流波形斜率，且
Figure BDA0001849606430000051
Figure BDA0001849606430000052
电路电流波形斜率K并非定值，为了简化计算，只考虑当前电流波形斜率的变化，根据电流等效原则，将变化的K等效成恒定的斜率K和K’，K和K’分别表示，即：
Figure BDA0001849606430000053
Figure BDA0001849606430000054
式(11)中，K1、K2为输出第一门极驱动电压、第二门极驱动电压时电路电流的波形斜率，式(12)中，K3、K4为输出第四门极驱动电压、第五门极驱动电压时电路电流的波形斜率。
本发明的有益效果是，本发明SiCMOSFET门极驱动电压控制电路简单高效，在SiCMOSFET开关过程中，根据检测电路反馈信号，在电流和电压阶段使用较小的门极驱动电压，有效的抑制大功率SiCMOSFET高频应用中出现的过冲、振荡、EMI等问题，本发明SiCMOSFET的门极驱动电压控制方法，该方法通过本发明的SiCMOSFET门极驱动电压控制电路实现电压控制，为充分发挥SiCMOSFET高频应用的特点提供了有力保障。
附图说明
图1是本发明SiCMOSFET门极驱动电压控制电路的电路图。
图中，1.FPGA芯片，2.门极驱动级，3.电流检测电路，4.电压检测电路。
具体实施方式
下面结合具体实施方式和说明书附图对本发明进行详细说明。
本发明SiCMOSFET门极驱动电压控制电路，包括FPGA芯片1，FPGA芯片1分别连接有门极驱动级2、电流检测电路3、电压检测电路4；
电流检测电路3包括均与FPGA芯片1连接的电流上升沿检测电路和电流下降沿检测电路，电压检测电路4包括与FPGA芯片1依次连接的比较器CP3和阻容分压电路。
电流上升沿检测电路包括三极管T1，三极管的集电极和发射极分别连接有电阻R3和电阻R4，三极管T1的集电极还连接有比较器CP2，三极管T1与比较器CP2之间串联有电阻，比较器CP2又与FPGA芯片1连接，三极管T1的基极接地，三极管T1的基极与发射极之间连接有二极管D2；
电流下降沿检测电路包括与FPGA芯片1依次连接的比较器CP1和比例分压电路。
门极驱动级包括两个第一门极驱动器和第二门极驱动器，第一门极驱动器和第二门极驱动器的型号均为IXDN609SIA，第一门极驱动器连接有门极电阻，FPGA芯片1分别与第一门极驱动器和第二门极驱动器的输入端连接，且第一门极驱动器的供电电压高于第二门极驱动器的供电电压。
本发明SiCMOSFET的门极驱动电压控制方法，该方法通过上述本发明的SiCMOSFET门极驱动电压控制电路实现电压控制，具体包括以下步骤：
将第一门极驱动器的输出端通过门极电阻与SiCMOSFET的门极连接，第二门极驱动器的输出端与SiCMOSFET的辅助源极连接，比例分压电路的输入端和电阻R4均与SiCMOSFET的功率源极连接，阻容分压电路的SiCMOSFET的漏-源极连接，FPGA芯片1接入PWM信号；
当接入的PWM信号为PWM开通信号时，FPGA芯片1控制门极驱动级2输出第一门极驱动电压对SiCMOSFET门极进行充电，SiCMOSFET门极电压上升并达到SiCMOSFET的阈值电压VTH，电流检测电路3检测到电路电流开始上升时，比较器CP2产生第一电平信号并将第一电平信号发送到到FPGA芯片1，FPGA芯片1自接收到第一电平信号起经过延迟时间t1，FPGA芯片1控制门极驱动级2输出第二驱动电压对SiCMOSFET门极进行充电，当电压检测电路4检测到SiCMOSFET的漏-源极电压下降到小于10％的母线电压时，比较器CP3产生第二电频信号并将第二电平信号发送到FPGA芯片1，FPGA芯片1控制门极驱动级2输出第三门极驱动电压，第三门极驱动电压与第一门极驱动电压相同，此时，SiCMOSFET完全导通；第一门极驱动电压为正，且第一门极驱动电压与第一门极驱动器的供电电压值相等，第二门极驱动电压为正，且第二门极驱动电压等于第一门极驱动器供电电压与第二门极驱动器供电电压的电压差；
当接入的PWM信号为PWM关断信号时，FPGA芯片1控制门极驱动级2输出第四门极驱动电压，第四门极驱动电压为负，SiCMOSFET门极电压下降并达到米勒平台电压VMiller，当电压检测电路4检测到电路电压上升到大于10％的母线电压时，比较器CP3产生第三电平信号并将第三电平信号发送到FPGA芯片1，FPGA芯片1自接收到第二电平信号起经过延迟时间t2后，FPGA芯片1控制门极驱动级2输出第五门极驱动电压，第五门极驱动电压为0V，电路电压继续上升，当电路电压与母线电压相等时，电路电流下降，电流检测电路3检测到电路电流为0时，比较器CP1产生第四电平信号并将第四电平信号发送到FPGA芯片1，FPGA芯片1控制门极驱动级2输出第六门极驱动电压，第六门极驱动电压与第四门极驱动电压相同，此时，SiCMOSFET完全关断。
延迟时间t1和延迟时间t2分别满足以下公式：
Figure BDA0001849606430000081
Figure BDA0001849606430000082
式(5)和式(6)中，ton,1是门极驱动级输出第一门极驱动电压时电路电流的上升时间,toff,2是门极驱动级输出第四门极驱动电压时电路电流的下降时间，Eon表示SiCMOSFET导通过程中的能量损失，Eoff表示SiCMOSFET关断过程中的能量损失，Irr表示SiCMOSFET完全导通过程中电流过冲值，Vos表示SiCMOSFET完全关断过程中电压过冲值，
Figure BDA0001849606430000083
Figure BDA0001849606430000084
式(7)和式(8)中，Lloop是功率回路中的杂散电感，VDS表示SiCMOSFET的漏-源极电压，t表示时间，
Figure BDA0001849606430000085
表示SiCMOSFET的漏-源极电压波形的斜率，Ls为辅助源极和功率源极之间的寄生电感，IL表示电路负载电流，当SiCMOSFET完全导通时，电路负载电流与电路电流相等，由于SiCMOSFET的漏-源极电压的斜率变化带来的能量损失并不明显，故将其视为定值，VDC表示母线电压，σs表示过电压与母线电压的比值，Qrr表示SiCMOSFET的反向恢复电荷，K表示电路电流波形斜率，且
Figure BDA0001849606430000086
Figure BDA0001849606430000087
Figure BDA0001849606430000091
电路电流波形斜率K并非定值，，为了简化计算，只考虑当前电流波形斜率的变化，根据电流等效原则，将变化的K等效成恒定的斜率K和K’，K和K’分别表示，即：
Figure BDA0001849606430000092
Figure BDA0001849606430000093
式(11)中，K1、K2为输出第一门极驱动电压、第二门极驱动电压时电路电流的波形斜率，式(12)中，K3、K4为输出第四门极驱动电压、第五门极驱动电压时电路电流的波形斜率。
实施例：
本实施例SiCMOSFET的门极驱动电压控制方法，该方法通过上述本发明的SiCMOSFET门极驱动电压控制电路实现电压控制，其中，第一门极驱动器供电电压为20V，第二门极驱动器供电电压为5V，具体包括以下步骤：
将第一门极驱动器的输出端通过门极电阻与SiCMOSFET的门极连接，第二门极驱动器的输出端与SiCMOSFET的辅助源极连接，比例分压电路的输入端和电阻R4均与SiCMOSFET的功率源极连接，阻容分压电路的SiCMOSFET的漏-源极连接，FPGA芯片1接入PWM信号；
当接入的PWM信号为PWM开通信号时，FPGA芯片1控制门极驱动级2输出+20V对SiCMOSFET门极进行充电，SiCMOSFET门极电压上升并达到SiCMOSFET的阈值电压VTH，电流检测电路3检测到电路电流开始上升时，比较器CP2产生第一电平信号并将第一电平信号发送到到FPGA芯片1，FPGA芯片1自接收到第一电平信号起经过延迟时间t1＝70ns，FPGA芯片1控制第一门极驱动器输出+20V，第二门极驱动器输出+5V，即输出门极驱动电压+15V对SiCMOSFET门极进行充电，当电压检测电路4检测到SiCMOSFET的漏-源极电压下降到小于10％的母线电压时，比较器CP3产生第二电频信号并将第二电平信号发送到FPGA芯片1，FPGA芯片1控制第一门极驱动器输出+20V，第二门极驱动器输出0V，即输出门极驱动电压+20V，此时，SiCMOSFET完全导通；
当接入的PWM信号为PWM关断信号时，FPGA芯片1控制第一门极驱动器输出0V，第二门极驱动器输出5V，即输出门极驱动电压-5V对SiCMOSFET门极进行放电，SiCMOSFET门极电压从20V开始下降并达到米勒平台电压VMiller，当电压检测电路4检测到电路电压上升到大于10％的母线电压时，比较器CP3产生第三电平信号并将第三电平信号发送到FPGA芯片1，FPGA芯片1自接收到第二电平信号起经过延迟时间t2＝110ns后，FPGA芯片1控制第一门极驱动器输出0V，第二门极驱动器输出0V，即输出门极驱动电压0V对SiCMOSFET门极进行放电，电路电压继续上升，当电路电压与母线电压相等时，电路电流下降，电流检测电路3检测到电路电流为0时，比较器CP1产生第四电平信号并将第四电平信号发送到FPGA芯片1，FPGA芯片1控制第一门极驱动器输出0V，第二门极驱动器输出5V，即输出门极驱动电压-5V，此时，SiCMOSFET完全关断。

Claims (5)

1.SiCMOSFET门极驱动电压控制电路，其特征在于，包括FPGA芯片(1)，所述FPGA芯片(1)分别连接有门极驱动级(2)、电流检测电路(3)、电压检测电路(4)；
所述电流检测电路(3)包括均与FPGA芯片(1)连接的电流上升沿检测电路和电流下降沿检测电路，所述电压检测电路(4)包括与FPGA芯片(1)依次连接的比较器CP3和阻容分压电路；
所述电流上升沿检测电路包括三极管T1，所述三极管T1的集电极连接有电阻R3，所述三极管T1的发射极连接有电阻R4，所述三极管T1的集电极还连接有比较器CP2，所述三极管T1与比较器CP2之间串联有电阻，所述比较器CP2又与FPGA芯片(1)连接，所述三极管T1的基极接地，所述三极管T1的基极与发射极之间连接有二极管D2；
所述电流下降沿检测电路包括与FPGA芯片(1)依次连接的比较器CP1和比例分压电路；
所述门极驱动级包括第一门极驱动器和第二门极驱动器，所述第一门极驱动器的输出端通过门极电阻与SiC MOSFET的门极连接，所述第二门极驱动器的输出端与SiC MOSFET的辅助源极连接，所述比例分压电路的输入端和电阻R4均与SiC MOSFET的功率源极连接，所述阻容分压电路与SiC MOSFET的漏极连接，所述电阻R4另一端通过二极管D2接地，所述FPGA芯片(1)分别与第一门极驱动器和第二门极驱动器的输入端连接，且第一门极驱动器的供电电压高于第二门极驱动器的供电电压。
2.根据权利要求1所述的SiC MOSFET门极驱动电压控制电路，其特征在于，所述第一门极驱动器和第二门极驱动器的型号均为IXDN609SIA。
3.SiC MOSFET的门极驱动电压控制方法，该方法通过权利要求1所述的SiC MOSFET门极驱动电压控制电路实现电压控制，其特征在于，具体包括以下步骤：
将所述第一门极驱动器的输出端通过门极电阻与SiC MOSFET的门极连接，所述第二门极驱动器的输出端与SiC MOSFET的辅助源极连接，所述比例分压电路的输入端和电阻R4均与SiC MOSFET的功率源极连接，所述阻容分压电路与SiC MOSFET的漏极连接，所述电阻R4另一端通过二极管D2接地，所述FPGA芯片(1)接入PWM信号；
当接入的所述PWM信号为PWM开通信号时，所述FPGA芯片(1)控制门极驱动级(2)输出第一门极驱动电压对SiC MOSFET门极进行充电，SiC MOSFET门极电压上升并达到SiC MOSFET的阈值电压VTH，所述电流检测电路(3)检测到电路电流开始上升时，比较器CP2产生第一电平信号并将第一电平信号发送到到FPGA芯片(1)，FPGA芯片(1)自接收到第一电平信号起经过延迟时间t1，FPGA芯片(1)控制门极驱动级(2)输出第二驱动电压对SiC MOSFET门极进行充电，当电压检测电路(4)检测到SiC MOSFET的漏-源极电压下降到小于10％的母线电压时，比较器CP3产生第二电平信号并将第二电平信号发送到FPGA芯片(1)，FPGA芯片(1)控制门极驱动级(2)输出第三门极驱动电压，第三门极驱动电压与第一门极驱动电压相同，此时，SiC MOSFET完全导通；第一门极驱动电压为正，且第一门极驱动电压与第一门极驱动器的供电电压值相等，第二门极驱动电压为正，且第二门极驱动电压等于第一门极驱动器供电电压与第二门极驱动器供电电压的电压差；
当接入的所述PWM信号为PWM关断信号时，所述FPGA芯片(1)控制门极驱动级(2)输出第四门极驱动电压，所述第四门极驱动电压为负，SiC MOSFET门极电压下降并达到米勒平台电压VMiller，当电压检测电路(4)检测到SiC MOSFET的漏-源极电压上升到大于10％的母线电压时，比较器CP3产生第三电平信号并将第三电平信号发送到FPGA芯片(1)，FPGA芯片(1)自接收到第三电平信号起经过延迟时间t2后，FPGA芯片(1)控制门极驱动级(2)输出第五门极驱动电压，所述第五门极驱动电压为0V，SiC MOSFET的漏-源极电压继续上升，当SiCMOSFET的漏-源极电压与母线电压相等时，SiC MOSFET的漏-源极电流下降，电流检测电路(3)检测到SiC MOSFET的漏-源极电流为0时，比较器CP1产生第四电平信号并将第四电平信号发送到FPGA芯片(1)，FPGA芯片(1)控制门极驱动级(2)输出第六门极驱动电压，所述第六门极驱动电压与第四门极驱动电压相同，此时，SiC MOSFET完全关断。
4.根据权利要求3所述的SiC MOSFET的门极驱动电压控制方法，其特征在于，所述延迟时间t1和延迟时间t2分别满足以下公式：
Figure FDA0002537690380000031
Figure FDA0002537690380000032
式(5)和式(6)中，ton,1是门极驱动级输出第一门极驱动电压电路电流的上升时间，toff,2是门极驱动级输出第四门极驱动电压电路电流的下降时间，Eon表示SiC MOSFET导通过程中的能量损失，Eoff表示SiC MOSFET关断过程中的能量损失，Irr表示SiC MOSFET完全导通过程中电流过冲值，Vos表示SiC MOSFET完全关断过程中电压过冲值，
Figure FDA0002537690380000041
Figure FDA0002537690380000042
式(7)和式(8)中，Lloop是功率回路中的杂散电感，VDS表示SiC MOSFET的漏-源极电压，t表示时间，
Figure FDA0002537690380000043
表示SiC MOSFET的漏-源极电压波形的斜率，Ls为辅助源极和功率源极之间的寄生电感，IL表示电路负载电流，当SiC MOSFET完全导通时，电路负载电流与电路电流相等，由于SiC MOSFET的漏-源极电压的斜率变化带来的能量损失并不明显，故将其视为定值，VDC表示母线电压，σs表示过电压与母线电压的比值，Qrr表示SiC MOSFET的反向恢复电荷，K表示电路电流波形斜率，且
Figure FDA0002537690380000044
Figure FDA0002537690380000045
5.根据权利要求4所述的SiCMOSFET的门极驱动电压控制方法，其特征在于，所述电路电流波形斜率K并非定值，为了简化计算，只考虑当前电流波形斜率的变化，根据电流等效原则，将变化的K等效成恒定斜率的K和K’，K和K’分别表示，即：
Figure FDA0002537690380000046
Figure FDA0002537690380000047
式(11)中，K1、K2为输出第一门极驱动电压、第二门极驱动电压时电路电流的波形斜率，式(12)中，K3、K4为输出第四门极驱动电压、第五门极驱动电压时电路电流的波形斜率。
CN201811288609.8A 2018-10-31 2018-10-31 SiCMOSFET门极驱动电压控制电路及其控制方法 Active CN109240408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811288609.8A CN109240408B (zh) 2018-10-31 2018-10-31 SiCMOSFET门极驱动电压控制电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811288609.8A CN109240408B (zh) 2018-10-31 2018-10-31 SiCMOSFET门极驱动电压控制电路及其控制方法

Publications (2)

Publication Number Publication Date
CN109240408A CN109240408A (zh) 2019-01-18
CN109240408B true CN109240408B (zh) 2020-09-25

Family

ID=65079950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811288609.8A Active CN109240408B (zh) 2018-10-31 2018-10-31 SiCMOSFET门极驱动电压控制电路及其控制方法

Country Status (1)

Country Link
CN (1) CN109240408B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113037058A (zh) * 2019-12-24 2021-06-25 中车永济电机有限公司 SiC功率器件驱动装置和牵引***
CN111865054B (zh) * 2020-06-23 2022-02-11 华源智信半导体(深圳)有限公司 基于栅极电压检测的动态驱动方法、电路及开关变换器
CN116647219A (zh) * 2023-04-27 2023-08-25 北京芯可鉴科技有限公司 Igbt驱动电路、用于驱动igbt的方法及芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0617990D0 (en) * 2006-09-13 2006-10-18 Palmer Patrick R Control of power semiconductor devices
CN101174788B (zh) * 2007-10-22 2010-06-02 株洲南车时代电气股份有限公司 一种电压驱动型功率半导体器件关断过电压保护电路
US9293284B1 (en) * 2011-11-22 2016-03-22 Lockheed Martin Corporation Soft-switching gate control
CN106130522B (zh) * 2016-07-14 2018-12-07 南京航空航天大学 一种适用于直流固态功率控制器的SiC MOSFET渐变电平驱动电路及方法
CN108092493B (zh) * 2017-12-26 2020-12-25 南京工程学院 一种SiC MOSFET串联电路

Also Published As

Publication number Publication date
CN109240408A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN110048699B (zh) 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路
CN109240408B (zh) SiCMOSFET门极驱动电压控制电路及其控制方法
CN111211762B (zh) 一种高开通性能的SiC MOSFET驱动电路
CN113098240B (zh) 一种Cascode型GaN功率器件的驱动电路
CN106991221B (zh) 一种基于igbt器件瞬态物理过程的分段折线建模方法
CN109818599B (zh) 一种电压注入型SiC MOSFET有源驱动电路
JP6556712B2 (ja) スイッチング過電圧を制限するように構成された電力変換器
CN111342642B (zh) 一种用于碳化硅mosfet驱动的反激式电源控制方法
CN107769530A (zh) 同步整流Buck变换器的SiC开关管驱动电路及方法
CN112821730B (zh) 一种新型驱动拓扑及其驱动方法与串扰抑制方法
CN103825436A (zh) 一种高速大电流的功率场效应管驱动电路
CN203827310U (zh) 功率晶体管的开启驱动电路、关断驱动电路及开关电路
CN103944361A (zh) 一种大功率抗干扰的场效应管高速驱动电路
CN111555595B (zh) 一种开启速率可控的GaN功率管栅驱动电路
CN203722596U (zh) 一种高频抗干扰的mos管负压驱动电路
CN213402826U (zh) 一种复合功率开关及开关电源
CN203933358U (zh) 一种用于高频低压***的场效应管驱动电路
CN103825434B (zh) 一种igbt驱动电路
CN203840190U (zh) 一种大功率抗干扰的场效应管高速驱动电路
CN204465496U (zh) 一种隔离式高端驱动器
CN216699815U (zh) 一种新型驱动拓扑
CN114818564A (zh) 一种单管SiC MOSFET的驱动电路优化设计方法
CN110113035B (zh) 一种高频功率mosfet驱动电路
CN112928913A (zh) 降压式变换电路及其无损吸收电路
CN112054793A (zh) 一种mosfet的有源驱动电路和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant