CN109217826A - 一种内置电容的运放补偿电路 - Google Patents

一种内置电容的运放补偿电路 Download PDF

Info

Publication number
CN109217826A
CN109217826A CN201811187141.3A CN201811187141A CN109217826A CN 109217826 A CN109217826 A CN 109217826A CN 201811187141 A CN201811187141 A CN 201811187141A CN 109217826 A CN109217826 A CN 109217826A
Authority
CN
China
Prior art keywords
module
compensating electric
electric capacity
compensation circuit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811187141.3A
Other languages
English (en)
Inventor
宋利军
许煌樟
徐茂生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microelectronics Co Ltd Of Shenzhen City First Stable
Original Assignee
Microelectronics Co Ltd Of Shenzhen City First Stable
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microelectronics Co Ltd Of Shenzhen City First Stable filed Critical Microelectronics Co Ltd Of Shenzhen City First Stable
Priority to CN201811187141.3A priority Critical patent/CN109217826A/zh
Publication of CN109217826A publication Critical patent/CN109217826A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于运放补偿技术领域,提供了一种内置电容的运放补偿电路,通过运算放大模块输出的电压信号一方面对补偿电容进行充电或放电,另一方面经过比较模块后输出计数信号,使得双向计数模块根据该计数信号在预设时间内进行计数动作,计数后产生的数字信号通过模数转换模块转换为模拟信号并进行输出,确保输出的模拟信号的变化量为预设值,即是在相同的时间内对补偿电容从空载至充满电或者从充满电至空载,仅需要采用较小容量的补偿电容即可实现;同时该补偿电容可设计于集成电路中,提升可靠性及降低成本,因此解决了现有的运放补偿电路存在着补偿电容无法集成于芯片上,只能置于外部电路板上,导致占用空间大及成本增加的问题。

Description

一种内置电容的运放补偿电路
技术领域
本发明属于运放补偿技术领域,特别是涉及一种内置电容的运放补偿电路。
背景技术
图1为现有技术中常规的运放补偿电路的示意图,其中,Vref为基准电压,该电压是固定不变的,Vfb为外部反馈信号,当外部反馈信号Vfb低于基准电压Vref时,输出电压Vout上升;反之,输出电压Vout电压下降。为了消除交流电的工频纹波(50Hz或整流后100Hz),补偿电容Ccomp通常需要1uf左右的量级,这个量级的电容是无法集成在芯片上,只能置于外部电路板上。
同时,图2为图1的等效电路图,即运放可以等效为两个电流源,一个是基准电流源Isource=K*Vref,是一个固定的上拉电流;另一个是下拉电流源Isink=K*Vfb,是一个与外部反馈信号Vfb成正比的电流。当外部反馈信号Vfb低于基准电压Vref时,Isink<Isource,净电流给补偿电容Ccomp充电,Vout电压上升,反之则下降。由于Isouece一般在几微安至几十微安,因此补偿电容Ccomp通常需要uF级别。
因此,现有的运放补偿电路存在着补偿电容无法集成于芯片上,只能置于外部电路板上,导致占用空间大及成本增加的问题。
发明内容
本发明的目的在于提供一种内置电容的运放补偿电路,旨在解决现有的运放补偿电路存在着补偿电容无法集成于芯片上,只能置于外部电路板上,导致占用空间大及成本增加的问题。
本发明提供了一种内置电容的运放补偿电路,所述运放补偿电路包括:
运算放大模块、比较模块、双向计数模块、模数转换模块、复原模块以及补偿电容;
所述运算放大模块分别与所述补偿电容、所述比较模块以及所述复原模块相连接,所述比较模块与所述双向计数模块相连接,所述双向计数模块与所述模数转换模块相连接;
所述运算放大模块输出的电压信号一方面对所述补偿电容进行充电或放电,另一方面经过所述比较模块后输出计数信号,使得所述双向计数模块根据所述计数信号在预设时间内进行计数动作,计数后产生的数字信号通过所述模数转换模块转换为模拟信号并进行输出;所述复原模块用于控制所述补偿电容处于预设工作区域。
综上所述,本发明提供了一种内置电容的运放补偿电路,通过运算放大模块输出的电压信号一方面对补偿电容进行充电或放电,另一方面经过比较模块后输出计数信号,使得双向计数模块根据该计数信号在预设时间内进行计数动作,计数后产生的数字信号通过模数转换模块转换为模拟信号并进行输出,确保输出的模拟信号的变化量为预设值,即是在相同的时间内对补偿电容从空载至充满电或者从充满电至空载,仅需要采用较小容量的补偿电容即可实现;同时该补偿电容可设计于集成电路中,提升可靠性及降低成本,因此解决了现有的运放补偿电路存在着补偿电容无法集成于芯片上,只能置于外部电路板上,导致占用空间大及成本增加的问题。
附图说明
图1为现有技术中常规的运放补偿电路的示意图。
图2为上述图1的等效电路图。
图3为本发明实施例提供的一种内置电容的运放补偿电路的模块结构示意图。
图4为本发明实施例提供的一种内置电容的运放补偿电路的示例电路图。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例提供的一种内置电容的运放补偿电路,通过运算放大模块输出的电压信号一方面对补偿电容进行充电或放电,另一方面经过比较模块后输出计数信号,使得双向计数模块根据该计数信号在预设时间内进行计数动作,计数后产生的数字信号通过模数转换模块转换为模拟信号并进行输出,确保输出的模拟信号的变化量为预设值,即是在相同的时间内对补偿电容从空载至充满电或者从充满电至空载,仅需要采用较小容量的补偿电容即可实现;同时该补偿电容可设计于集成电路中,提升可靠性及降低成本。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图3示出了本发明实施例提供的一种内置电容的运放补偿电路的模块结构,为了便于说明,仅示出了与本发明实施例相关的部分,详述如下:
上述一种内置电容的运放补偿电路,包括运算放大模块101、比较模块104、双向计数模块105、模数转换模块106、复原模块106以及补偿电容102。
所述运算放大模块101分别与所述补偿电容102、所述比较模块104以及所述复原模块106相连接,所述比较模块104与所述双向计数模块105相连接,所述双向计数模块105与所述模数转换模块106相连接。
所述运算放大模块101输出的电压信号一方面对所述补偿电容102进行充电或放电,另一方面经过所述比较模块104后输出计数信号,使得所述双向计数模块105根据所述计数信号在预设时间内进行计数动作,计数后产生的数字信号通过所述模数转换模块106转换为模拟信号并进行输出;所述复原模块103用于控制所述补偿电容102处于预设工作区域。
作为本发明一实施例,上述运放补偿电路中,确保了输出的模拟信号的变化量为预设值,即是在相同的时间对补偿电容102从空载至充满电或者从充满电至空载,仅需要采用较小容量的补偿电容102即可实现;同时该补偿电容102可设计于集成电路中,提升可靠性及降低成本。
作为本发明一实施例,当补偿电容102超出有效的工作区间时,在产生了计数的完整时钟后,需要通过复原模块103把补偿电容102的电容值拉回预设工作区域,以使该运放补偿电路正常运行。
图4示出了本发明实施例提供的一种内置电容的运放补偿电路的示例电路,为了便于说明,仅示出了与本发明实施例相关的部分,详述如下:
作为本发明一实施例,上述运算放大模块101包括运算放大器U1A。
作为本发明一实施例,上述比较模块104包括第一比较器Com1和第二比较器Com2,
所述第一比较器Com1的反相输入端接入第一基准电压VH,所述第一比较器Com1的正相输入端接所述运算放大器U1A的输出端,所述第二比较器Com2的正相输入端接入第二基准电压VL,所述第二比较器Com2的反相输入端接所述运算放大器U1A的输出端,所述第一比较器Com1的输出端和所述第二比较器Com2的输出端接所述双向计数模块105。
作为本发明一实施例,上述双向计数模块105包括多个计数器,多个所述计数器依序排列并且相互串联连接。
具体地,本实施例采用八个双向计数器实现,包括第一计数器Q1、第二计数器Q2、第三计数器Q3、第四计数器Q4、第五计数器Q5、第六计数器Q6、第七计数器Q7以及第八计数器Q8,第一计数器Q1、第二计数器Q2、第三计数器Q3、第四计数器Q4、第五计数器Q5、第六计数器Q6、第七计数器Q7以及第八计数器Q8依序排列并且相互串联连接。
作为本发明一实施例,上述模数转换模块106包括模数转换器。在本实施例中,该模数转换器采用4位模数转换器实现。
作为本发明一实施例,上述复原模块103包括或门Or1和开关Sw1;
所述或门Or1的第一输入端接所述第一比较器Com1的输出端,所述或门Or1的第二输入端接所述第二比较器Com2的输出端,所述或门Or1的输出端控制所述开关Sw1的打开或关闭,所述开关Sw1的第一端接所述运算放大器U1A的输出端,所述开关Sw1的第二端接地。
以下结合图3和图4对上述一种内置电容的运放补偿电路的工作原理进行说明如下:
假设Isource=2uA,补偿电容=20pf;当反馈电压Vfb<基准电压Vref时,Isource>Ifb,净电流给20pf的补偿电容进行充电,则Vo1上升,当Vo1上升到4V时,第一比较器Com1翻转,Voh=1,则计数器进行“+1”动作,并通过复位脉冲将Vo1强制拉到2.5V;如果Vfb仍然<基准电压Vref,则继续重复以上动作;假设Vfb=0,那么净充电电流2uA,充电时间15us,加上1us复位时间,周期为16us,也就是每16us,计数器就会+1;当以上情况重复32次时,第五计数器Q5翻转,DAC的输入“+1”,那么Vout上升一个步长(比如1mv),也就是,每隔32*16=512us,Vout上升1mv;
常规的运放外置1uF的补偿电容时,净充电电流同样2uA时,上升1mv需要的时间为:t=1uf*1mv/2uA=0.5ms=500us,二者时间基本相等,也即是本实施例仅采用20pF的补偿电容就能获得与常规1uf的补偿电容相同的时间常数。
反之,如果Vfb>Vref,则净电流给20pf电容放电,电压Vo1下降,当Vo1下降到1V时,下面的比较器翻转,Vol=1,则计数器会进行“-1”动作,并通过复位脉冲将Vo1强制拉到2.5V;如果Vfb仍然>基准电压Vref,则继续重复以上动作;假设Vfb是Vref的两倍,那么净放电电流2uA,则放电时间15us,周期16us;也就是每16us,计数器就会“-1”;当以上情况重复32次时,第五个计数器Q5翻转,DAC的输入“-1”,那么Vout下降一个步长(比如1mv),也就是32*16=512us,Vout下降1mv;与常规1uF的补偿电容的下降时间相同。
当***工作趋于稳定时,反馈电压Vfb会在基准电压Vref附近进行幅度很小的波动,净充放电电流会非常小,且其长时间内平均值趋于0,这个时候会出现两种可能的情况:
(1)充电还没充到4V就开始下降,但是也降不到1V,也就是Vo1在1v—4v中间波动,计数器不进行任何动作,Vout稳定在某个电压;
(2)若干个周期充到4V,然后若干个周期放到1V,也就是计数器不断交替进行”+1”和“-1”动作,相互抵消,累计都不满32个,DAC输入信号不变,Vout仍然稳定与某个电压。
当然,通过增加双向计数器的个数和DAC的位数,可获得更高的放大比例、更高的Vout精度(更小的步长)以及Vout范围。
综上所述,本发明实施例提供了一种内置电容的运放补偿电路,通过运算放大模块输出的电压信号一方面对补偿电容进行充电或放电,另一方面经过比较模块后输出计数信号,使得双向计数模块根据该计数信号在预设时间内进行计数动作,计数后产生的数字信号通过模数转换模块转换为模拟信号并进行输出,确保输出的模拟信号的变化量为预设值,即是在相同的时间内对补偿电容从空载至充满电或者从充满电至空载,仅需要采用较小容量的补偿电容即可实现;同时该补偿电容可设计于集成电路中,提升可靠性及降低成本,因此解决了现有的运放补偿电路存在着补偿电容无法集成于芯片上,只能置于外部电路板上,导致占用空间大及成本增加的问题。
本领域普通技术人员可以理解:实现上述方法实施例的步骤或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤,而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例各实施例技术方案的精神和范围。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种内置电容的运放补偿电路,其特征在于,所述运放补偿电路包括:
运算放大模块、比较模块、双向计数模块、模数转换模块、复原模块以及补偿电容;
所述运算放大模块分别与所述补偿电容、所述比较模块以及所述复原模块相连接,所述比较模块与所述双向计数模块相连接,所述双向计数模块与所述模数转换模块相连接;
所述运算放大模块输出的电压信号一方面对所述补偿电容进行充电或放电,另一方面经过所述比较模块后输出计数信号,使得所述双向计数模块根据所述计数信号在预设时间内进行计数动作,计数后产生的数字信号通过所述模数转换模块转换为模拟信号并进行输出;所述复原模块用于控制所述补偿电容处于预设工作区域。
2.如权利要求1所述的运放补偿电路,其特征在于,所述运算放大模块包括运算放大器。
3.如权利要求2所述的运放补偿电路,其特征在于,所述比较模块包括第一比较器和第二比较器,
所述第一比较器的反相输入端接入第一基准电压,所述第一比较器的正相输入端接所述运算放大器的输出端,所述第二比较器的正相输入端接入第二基准电压,所述第二比较器的反相输入端接所述运算放大器的输出端,所述第一比较器的输出端和所述第二比较器的输出端接所述双向计数模块。
4.如权利要求1所述的运放补偿电路,其特征在于,所述双向计数模块包括多个计数器,
多个所述计数器依序排列并且相互串联连接。
5.如权利要求1所述的运放补偿电路,其特征在于,所述模数转换模块包括模数转换器。
6.如权利要求3所述的运放补偿电路,其特征在于,所述复原模块包括:
或门和开关;
所述或门的第一输入端接所述第一比较器的输出端,所述或门的第二输入端接所述第二比较器的输出端,所述或门的输出端控制所述开关的打开或关闭,所述开关的第一端接所述运算放大器的输出端,所述开关的第二端接地。
CN201811187141.3A 2018-10-12 2018-10-12 一种内置电容的运放补偿电路 Pending CN109217826A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811187141.3A CN109217826A (zh) 2018-10-12 2018-10-12 一种内置电容的运放补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811187141.3A CN109217826A (zh) 2018-10-12 2018-10-12 一种内置电容的运放补偿电路

Publications (1)

Publication Number Publication Date
CN109217826A true CN109217826A (zh) 2019-01-15

Family

ID=64979431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811187141.3A Pending CN109217826A (zh) 2018-10-12 2018-10-12 一种内置电容的运放补偿电路

Country Status (1)

Country Link
CN (1) CN109217826A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145681A1 (en) * 2004-12-14 2006-07-06 Stmicroelectronics S.A. Auto-adjustment of RC cells within a circuit
CN202121505U (zh) * 2011-05-27 2012-01-18 武汉大学 一种电流模式的dc-dc变换器的频率补偿装置
US20140176102A1 (en) * 2012-11-08 2014-06-26 Richtek Technology Corporation Mixed mode compensation circuit
CN104503526A (zh) * 2014-11-19 2015-04-08 矽力杰半导体技术(杭州)有限公司 基于混合信号的反馈补偿电路及方法
CN105356730A (zh) * 2015-12-10 2016-02-24 杭州士兰微电子股份有限公司 误差放大装置和包含所述误差放大装置的驱动电路
CN107153138A (zh) * 2017-06-23 2017-09-12 杭州士兰微电子股份有限公司 占空比检测电路和占空比检测方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145681A1 (en) * 2004-12-14 2006-07-06 Stmicroelectronics S.A. Auto-adjustment of RC cells within a circuit
CN202121505U (zh) * 2011-05-27 2012-01-18 武汉大学 一种电流模式的dc-dc变换器的频率补偿装置
US20140176102A1 (en) * 2012-11-08 2014-06-26 Richtek Technology Corporation Mixed mode compensation circuit
CN104503526A (zh) * 2014-11-19 2015-04-08 矽力杰半导体技术(杭州)有限公司 基于混合信号的反馈补偿电路及方法
CN105356730A (zh) * 2015-12-10 2016-02-24 杭州士兰微电子股份有限公司 误差放大装置和包含所述误差放大装置的驱动电路
CN107153138A (zh) * 2017-06-23 2017-09-12 杭州士兰微电子股份有限公司 占空比检测电路和占空比检测方法

Similar Documents

Publication Publication Date Title
US9893623B2 (en) Windowless H-bridge buck-boost switching converter
US10381854B2 (en) Digital controlled battery charging system
CN104079196A (zh) 用于多电平转换器的电压平衡***和方法
CN108712059A (zh) 通过传感低端开关的全时电感电流监控方法
CN104467095A (zh) 基于acot架构的恒流恒压充电器芯片
CN106533154A (zh) 改进的dc‑dc转换器的负载瞬变和抖动
CN102403900A (zh) 转换控制器
CN102957430A (zh) 一种模数转换电路
CN102025265A (zh) 一种频率抖动电路
CN107026566A (zh) 涟波调变定导通时间电源供应器及其控制电路与控制方法
US5099195A (en) Electronic device for measuring electrical power supply to a load
CN112485697A (zh) 一种基于锁相放大算法的高压电源纹波测量分析***
EP3739761A1 (en) Analog-to-digital converter and related chip
CN109217826A (zh) 一种内置电容的运放补偿电路
JP2022096642A (ja) 誘導感知方法、デバイスおよびシステム
US8941366B2 (en) DC-DC converter having an output that is a measure of the efficiency of the converter
CN106066422A (zh) 一种高精度电压电流采样***
CN218958903U (zh) 模拟数字转换器
CN202004638U (zh) 一种用于开关电源的频率抖动电路
CN109932569A (zh) 信号占空比检测电路及信号占空比检测方法
CN202652068U (zh) 多相直流对直流转换器及相关的控制装置
EP3273231A1 (en) Arrangement for measuring capacitance
US6157672A (en) Pulse modulation operation circuit
US8847805B1 (en) Delta-sigma modulator with high input impedance
CN102281069A (zh) 模拟数字转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115