CN109213708B - 一种串行解串链路发射机的驱动器 - Google Patents

一种串行解串链路发射机的驱动器 Download PDF

Info

Publication number
CN109213708B
CN109213708B CN201710515649.0A CN201710515649A CN109213708B CN 109213708 B CN109213708 B CN 109213708B CN 201710515649 A CN201710515649 A CN 201710515649A CN 109213708 B CN109213708 B CN 109213708B
Authority
CN
China
Prior art keywords
circuit
real
common
code stream
data code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710515649.0A
Other languages
English (en)
Other versions
CN109213708A (zh
Inventor
黄银涛
罗多纳
俞捷
罗星云
俞恢春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710515649.0A priority Critical patent/CN109213708B/zh
Priority to PCT/CN2018/092455 priority patent/WO2019001369A1/zh
Publication of CN109213708A publication Critical patent/CN109213708A/zh
Application granted granted Critical
Publication of CN109213708B publication Critical patent/CN109213708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种串行解串链路发射机的驱动器，包括：第一级驱动电路，用于对实时接收的数据信号进行放大处理，得到并输出实时预驱动信号；共模电压调节电路，与所述第一级驱动电路连接，用于实时响应电压调节指示信息，以对所述实时预驱动信号的共模电压进行实时调节，得到调节后的实时预驱动信号；第二级驱动电路，与所述电压调节电路连接，用于对所述调节后的实时预驱动信号进行放大处理及阻抗匹配处理，得到并输出实时差分数据码流。

Description

一种串行解串链路发射机的驱动器
技术领域
本发明实施例涉及通信技术领域，尤其涉及一种串行解串链路发射机的驱动器。
背景技术
随着通信技术的不断发展，高速串行/解串(Serializer/Deserializer，SERDES)通信链路由于可承载的数据量大和通信速度快的特点，逐渐成为高速数据通信的研究热点。
高速SERDES通信链路有多种连接方式，请参考图1，为背板通信SERDES链路的示意图，是高速SERDES通信链路的一种。在图1中，通信子板通过背板连接器与背板连接，通信子板的个数可以为两个，如图1所示，当然也可以设置两个以上。以图1为例，图1中的其中一个通信子板上配置信号发射机芯片，另一个通信子板上配置信号接收机芯片。由信号发射机芯片产生的差分数据码流，经由印制电路板(Print Circuit Board，PCB)走线以及该通信子板中的板级无源器件，到达与该通信子板连接的背板连接器，然后，通过背板中的背板信号链路，将该差分数据码流传输至与配置了信号接收机芯片的通信子板连接的背板连接器，并通过配置了信号接收机芯片的通信子板的板级无源器件、PCB走线等，最终到达信号接收机芯片。
通常来讲，在高速PCB及***设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，并发射电磁波，从而造成电磁干扰(Electromagnetic Interference，EMI)，导致本***或者其他相邻的***中的部分装置无法正常工作、***中传输的信号失真等。而随着集成度的提高，高速SERDES通信链路中各个辐射干扰源的距离更近，EMI的问题也就越来越严重。可见，解决高速SERDES通信链路的EMI的问题迫在眉睫。
EMI主要分为共模辐射(Common-mode radiation，CM radiation)干扰和差模辐射(Differential-mode radiation，DM radiation)干扰两种。而经研究表明，无论高速SERDES通信链路是何种连接方式，EMI的共模辐射干扰都比差模辐射干扰更加显著。因此，在高速SERDES通信链路中，控制共模辐射干扰在解决EMI的问题上尤为重要。
现有技术中，可以通过对差分数据码流的上升沿和下降沿做补偿来控制共模辐射干扰。具体来讲，通过调整差分数据码流的上升沿和/或下降沿的转换速率，使差分数据码流的上升沿和下降沿始终处于匹配状态，从而削弱单个频点处的共模噪声分量。
上述技术方案实质是将单一频点处的共模噪声分量均匀分散到了整个宽带频谱上，虽然消除了共模噪声分量在单一频点的峰值，从而在一定程度上降低了差分数据码流的共模噪声，但是，在对差分数据码流的上升沿和/或下降沿的转换速率(Slew rate)进行调整时，会增加上升沿和/或下降沿上的数据的抖动，从而使得输出的差分数据码流眼图质量下降，影响通信质量。因此，如何降低差分数据码流的共模噪声且尽可能减小对通信质量的影响，是目前亟待解决的技术问题。
发明内容
本发明实施例提供一种串行解串链路发射机的驱动器，用以在保证高速SERDES通信链路的性能不变的前提下降低差分数据码流的共模噪声分量。
第一方面，提供一种串行解串链路发射机的驱动器，该驱动器包括第一级驱动电路、共模电压调节电路和第二级驱动电路。该第一级驱动电路，用于对实时接收的数据信号进行放大处理，得到并输出实时预驱动信号；该共模电压调节电路，与该第一级驱动电路连接，用于实时响应电压调节指示信息，以对该实时预驱动信号的共模电压进行实时调节，得到调节后的实时预驱动信号；该第二级驱动电路，与该电压调节电路连接，用于对该调节后的实时预驱动信号进行放大处理及阻抗匹配处理，得到并输出实时差分数据码流。
本发明实施例在现有的第一级驱动电路以及第二级驱动电路的两级级联输出驱动的结构下增加调节电路，并通过共模电压调节电路对第二级驱动电路的输入信号的共模电压进行实时调整，以在第二级驱动电路输出的差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值时，能够使该差分数据码流的共模噪声达到该调整过程的较小值，即，该差分数据码流在输出时，其共模噪声便可以减小，从而能够从根本上降低了共模噪声。且，由于该差分数据码流的共模噪声在输出时已经被减小了，则无需对该差分数据码流再进行可能会改变差分数据码流的眼图的其他处理，例如调制处理等，从而也不会存在由于差分数据码流的眼图发生改变导致的误码率高的问题，可以降低对通信质量的影响。
而且本发明实施例中，在原有的驱动器的电路结构中只增加了调节电路，这样可以在引入较少的辅助电路前提下实现根本上降低差分数据码流的共模噪声的效果，实现方式简单。
在一个可能的设计中，该驱动器还包括：共模电压调节指示电路，该共模电压调节指示电路的输入端与该第二级驱动电路的输出端连接，该共模电压调节指示电路的输出端与该电压调节电路连接，用于根据该第二级驱动电路输出的实时差分数据码流的共模噪声生成该电压调节指示信息，并将该电压调节指示信息输出给该共模电压调节电路，从而该电压调节电路则根据接收的该电压调节指示信息生成控制电压，并通过该控制电压将该实时预驱动信号的共模电压，得到调节后的实时预驱动信号。
在上述技术方案中，共模电压调节指示电路能够根据第二级驱动电路输出的实时差分数据码流，生成电压调节指示信息，从而使电压调节模块能够根据实时差分数据码流的共模噪声自适应调节预驱动信号的共模电压，可以简化调节过程。
在一个可能的设计中，该共模电压调节指示电路包括共模噪声分量检测模块和电压调节指示生成模块，其中：
该共模噪声分量检测模块的输入端与该第二级驱动电路的输出端连接，该共模噪声分量检测模块的输出端与该共模电压调节指示电路的电压调节指示生成模块的输入端连接，用于检测该第二级驱动电路输出的实时差分数据码流的共模噪声，并将该实时差分数据码流的共模噪声的频率从N倍的奈奎斯特频率处搬移至直流，将得到的实时直流分量输出给该电压调节指示生成模块；其中，N为2的倍数；
该电压调节指示生成模块的输出端与该共模电压调节电路连接，用于根据接收的该实时直流分量生成该电压调节指示信息，并将该电压调节指示信息输出给该共模电压调节电路。
在上述技术方案中，将共模电压调节指示电路分成了共模噪声分量检测模块和电压调节指示生成模块两个部分，首先通过共模噪声分量检测模块将实时差分数据码流的共模噪声的频率搬移到直流，然后电压调节指示生成模块根据该直流分量生成电压调节指示信息，电路实现简单，且直接使用直流分量进行处理，可以减小电压调节指示生成模块的处理量。
在一个可能的设计中，该电压调节指示生成模块包括采样单元、比较单元和积分单元，其中：
该采样单元的输入端与该共模噪声分量检测模块的输出端连接，该采样单元的输出端与该比较单元的输入端连接，用于对该共模噪声分量检测模块输出的实时直流分量进行采样，将得到的实时采样信号输出给该比较单元；
该比较单元的输出端与该积分单元的输入端连接，用于对当前采样周期内的实时采样信号与在该当前采样周期之前的一个采样周期内的采样信号进行比较，将得到的采样信号实时比较结果输出给该积分单元；
该积分单元的输出端与该共模电压调节电路连接，用于将接收的该采样信号实时比较结果进行积分，根据积分结果生成该电压调节指示信息，将得到的该电压调节指示信息输出给该共模电压调节电路。
在上述技术方案中，通过采样单元、比较单元以及积分单元这些简单的结构实现电压调节指示生成模块，实现方式简单。
在一个可能的设计中，该驱动器还包括：
偏置电流调节电路，与该第一级驱动电路连接，用于实时响应电流调节指示信息，以对该第一级驱动电路的偏置电流进行实时调节，输出调节后的实时偏置电流，以使该第一级驱动电路在该调节后的实时偏置电流的作用下，输出该实时预驱动信号。
在上述技术方案中，除了可以通过调节实时预驱动信号的共模电压来改善实时差分数据码流的共模噪声，还可以在输出实时预驱动信号之前，通过实时调节第一级驱动电路的偏置电流，调节实时预驱动信号的幅度，从而结合实时预驱动信号的幅度和共模电压两方面，可以进一步降低实时差分数据码流的共模噪声。
在一种可能的设计中，该驱动器还包括：
电流调节指示电路，该电流调节指示电路的输入端与该第二级驱动电路的输出端连接，该电流调节指示电路的输出端与该偏置调节电路连接，用于根据该第二级驱动电路输出的实时差分数据码流的幅度生成电流调节指示信息，并将该电流调节指示信息输出给该偏置电流调节电路。
在上述技术方案中，通过在第二级驱动电路的输出端连接电流调节指示电路，通过第二级驱动电路输出的实时差分数据码流的幅度实时调整第一级驱动电路的偏置电流，实现自适应反馈调节，可以简化调节过程。
在一个可能的设计中，该电流调节指示电路包括幅度检测模块和电流调节指示生成模块，其中：
该幅度检测模块的输入端与该第二级驱动电路的输出端连接，该幅度检测模块的输出端与该电流调节指示生成模块的输入端连接，用于检测该第二级驱动电路输出的实时差分数据码流的幅度，将检测到的该实时差分数据码流的幅度输出给该电流调节指示生成模块；
该电流调节指示生成模块的输出端与该偏置电流调节电路连接，用于将接收的该实时差分数据码流的幅度与预设幅度进行比较，根据该实时差分数据码流的幅度与该预设幅度的比较结果生成该电流调节指示信息，将得到的该电流调节指示信息输出给该偏置电流调节电路。
在上述技术方案中，将电流调节指示电路分成了幅度检测模块和电流调节指示生成模块两个部分，首先通过幅度检测模块获取实时差分数据码流的幅度，然后根据实时差分数据码流的幅度与预设幅度的大小关系，生成电流调节指示信息，例如，实时差分数据码流的幅度小于预设幅度，则生成增大偏置电流的电流调节指示信息，否则，则生成减小偏置电流的电流调节指示信息，电路实现简单。
第二方面，提供一种串行解串链路发射机的驱动器，该驱动器包括第一级驱动电路、偏置电流调节电路和第二级驱动电路，其中：偏置电流调节电路，与该第一级驱动电路连接，用于实时响应电流调节指示信息，以对该第一级驱动电路的偏置电流进行实时调节，输出调节后的实时偏置电流；该第一级驱动电路，用于在该调节后的实时偏置电流的作用下，对实时接收的数据信号进行放大处理，得到并输出实时预驱动信号；该第二级驱动电路，与该第一级驱动电路连接，用于对该实时预驱动信号进行放大处理及阻抗匹配处理，得到并输出实时差分数据码流。
本发明实施例在现有的第一级驱动电路以及第二级驱动电路的两级级联输出驱动的结构下，增加偏置电流调节电路，并通过偏置电流调节指示信息，对第一级驱动电路的输入信号的偏置电流进行调整，从而改变第一级驱动电路输出的实时预驱动信号的幅度，以在第二级驱动电路输出的实时差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值时，能够使该差分数据码流的共模噪声分量达到该调整过程的较小值，即，该差分数据码流在输出时，其共模噪声分量便可以减小，从而能够从根本上降低了共模噪声分量；且，由于该差分数据码流的共模噪声分量在输出时已经被减小了，则无需再增加扼流圈且也无需对该差分数据码流再进行可能会改变差分数据码流的眼图的其他处理，例如，调制处理等，从而也不会存在降低SERDES链路发射机的数据传输率或由于差分数据码流的眼图发生改变导致的误码率高的问题，可以减小对通信质量的影响。
在一种可能的设计中，该驱动器还包括：
电流调节指示电路，该电流调节指示电路的输入端与该第二级驱动电路的输出端连接，该电流调节指示电路的输出端与该偏置调节电路连接，用于根据该第二级驱动电路输出的实时差分数据码流的幅度生成电流调节指示信息，并将该电流调节指示信息输出给该偏置电流调节电路。
在上述技术方案中，通过在第二级驱动电路的输出端连接电流调节指示电路，通过第二级驱动电路输出的实时差分数据码流的幅度实时调整第一级驱动电路的偏置电流，实现自适应反馈调节，简化调节过程。
在一种可能的设计中，该电流调节指示电路包括幅度检测模块和电流调节指示生成模块，其中：
该幅度检测模块的输入端与该第二级驱动电路的输出端连接，该幅度检测模块的输出端与该电流调节指示生成模块的输入端连接，用于检测该第二级驱动电路输出的实时差分数据码流的幅度，将检测到的该实时差分数据码流的幅度输出给该电流调节指示生成模块；
该电流调节指示生成模块的输出端与该偏置电流调节电路连接，用于将接收的该实时差分数据码流的幅度与预设幅度进行比较，根据该实时差分数据码流的幅度与该预设幅度的比较结果生成该电流调节指示信息，将得到的该电流调节指示信息输出给该偏置电流调节电路。
在上述技术方案中，将电流调节指示电路分成了幅度检测模块和电流调节指示生成模块两个部分，首先通过幅度检测模块获取实时差分数据码流的幅度，然后根据实时差分数据码流的幅度与预设幅度的大小关系，生成电流调节指示信息，例如，实时差分数据码流的幅度小于预设幅度，则生成增大偏置电流的电流调节指示信息，否则，则生成减小偏置电流的电流调节指示信息，电路实现简单。
在本发明实施例中，通过在现有的第一级驱动电路以及第二级驱动电路的两级级联输出驱动的结构下，增加共模电压调节电路和/或偏置电流调节电路，从而通过共模电压调节电路对第二级驱动电路的输入信号的共模电压进行实时调整和/或通过偏置电流调节电路对第一级驱动电路的输出信号的信号幅度进行实时调整，以在第二级驱动电路输出的差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值时，使该差分数据码流的共模噪声分量能够达到该调整过程的较小值，即，该差分数据码流在输出时，其共模噪声分量便可以减小，从而能够从根本上降低了共模噪声分量，进而无需对该差分数据码流再进行可能会改变差分数据码流的眼图的其他处理，自然也不会存在降低SERDES链路发射机的数据传输率或由于差分数据码流的眼图发生改变导致的误码率高的问题，可以减小对通信质量的影响。
附图说明
图1为现有技术中的背板通信SERDES链路的示意图；
图2为现有技术中的高速SERDES通信链路的基本结构框图；
图3为现有技术中差分数据码流的P路信号和N路信号呈现上升沿与下降沿不匹配的示意图以及差分数据码流的频谱示意图；
图4为本发明实施例中对多组电流模式逻辑驱动电路进行测试得到的输入信号的幅度分别与输出信号的幅度以及输出信号的共模噪声的关系示意图；
图5为本发明实施例中对多组电流模式逻辑驱动电路进行测试得到的输入信号的共模电压分别与输出信号的幅度以及输出信号的共模噪声的关系示意图；
图6为本发明一实施例提供的一种SERDES链路发射机的驱动器的第一种结构框图；
图7为本发明实施例提供的共模电压调节电路602与第一级驱动电路601的一种连接方式示意图；
图8为本发明实施例提供的共模电压调节电路602的一种具体实现电路图；
图9为本发明一实施例提供的一种SERDES链路发射机的驱动器的第二种结构框图；
图10为本发明实施例提供的共模噪声分量检测模块6041的一种具体实现电路图；
图11为本发明实施例提供的电压调节指示生成模块6042的一种具体实现电路图；
图12A为本发明实施例提供的积分器的根据比较结果累积的第一种波形的示意图；
图12B为本发明实施例提供的积分器的根据比较结果累积的第二种波形的示意图；
图13为本发明一实施例提供的一种SERDES链路发射机的驱动器的第三种结构框图；
图14为本发明实施例提供的偏置电流调节电路1302与第一级驱动电路1301的一种连接方式示意图；
图15为本发明实施例提供的偏置电流调节电路1302的一种具体实现电路图；
图16为本发明一实施例提供的一种SERDES链路发射机的驱动器的第四种结构框图；
图17为本发明实施例提供的幅度检测模块13041的一种具体实现电路图；
图18为本发明实施例提供的电流调节指示生成模块13042的一种具体实现电路图；
图19为本发明一实施例提供的一种SERDES链路发射机的驱动器的第五种结构框图；
图20为本发明一实施例提供的一种SERDES链路发射机的驱动器的第六种结构框图；。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施例作进一步地详细描述。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系，本文中的字符“、”，如无特殊说明，一般表示前后关联对象是一种“和”的关系。
首先对高速SERDES通信链路的结构作简要介绍。
请参考图2，为高速SERDES通信链路的基本结构框图。高速SERDES通信链路包括三个基本模块：SERDES链路发射机20、无源链路21以及SERDES链路接收机22。其中，SERDES链路发射机20包括编码器、时钟产生电路、并串转换电路以及驱动器；SERDES链路接收机22包括解码器、时钟恢复电路、串并转换电路以及接收器；无源链路21包括PCB走线，连接器等。
如图2所示的高速SERDES通信链路在进行数据传输时的工作原理如下：
SERDES链路发射机20接收待传输的并行差分信号，经SERDES链路发射机20中的编码器对并行差分信号进行编码，然后SERDES链路发射机20中的并串转换电路利用SERDES链路发射机20中的时钟产生电路产生的高速时钟，将编码后的并行差分信号按照从低位到高位的顺序依次串行发送给SERDES链路发射机20中的驱动器，最后通过该驱动器对并串转换电路发送的串行差分信号进行信号放大和阻抗匹配处理，将得到的差分数据码流输出给高速SERDES通信链路的无源链路21，经无源链路21传输给高速SERDES通信链路的SERDES链路接收机22。SERDES链路接收机22首先通过SERDES链路接收机22中的接收器接收SERDES链路发射机20发送的差分数据码流，然后通过SERDES链路接收机22中的串并转换电路对差分数据码流进行解串处理，以及通过SERDES链路接收机22中的解码器对解串后的差分数据码流进行解码处理，最终得到待传输的并行差分信号，进而实现了并行差分信号的传输。
在具体实现时，高速SERDES通信链路可以有多种实现方式，例如图1所示的背板通信SERDES链路，或者也可以是以同轴电缆方式连接的SERDES链路等，本发明实施例对高速SERDES通信链路的具体实现结构不作限制。
由上述对高速SERDES通信链路的介绍可知，当高速SERDES通信链路中的并串转换电路将串行差分信号发送给驱动器后，驱动器将对串行差分信号进行信号放大和阻抗匹配处理。但是，由于驱动器中的晶体管的非线性特性或者驱动器的静态工作点的设置不合适而导致驱动器工作在非线性区等原因，使得驱动器输出的差分数据码流发生非线性畸变。
当差分数据码流发生非线性畸变时，如图3所示，差分数据码流的P路信号和N路信号的上升沿与下降沿时间不同，呈现上升沿与下降沿不匹配的情况。其中，将N路信号的幅值降为原幅值的一半，得到调整后的N路信号，调整后的N路信号与P路信号进行叠加，获得差分数据码流的共模分量，将P路信号与N路信号相减，得到差分数据码流的差模分量。将共模分量和差模分量分别做频谱变换，得到图3右边的频谱示意图。由该频谱示意图可知，共模分量以及差模分量在3的整数数倍的奈奎斯特(Nyquis)频点处呈现单频噪声分量，例如两倍Nyquist频率点、四倍Nyquist频率点、八倍Nyquist频率点。但由于两倍Nyquist频率点处的单频噪声分量最大，且四倍Nyquist频率点或者八倍Nyquist频率点处的噪声分量均属于两倍Nyquist频点处的噪声分量的谐波分量，信号在传输过程中会发生衰减，从而谐波分量可能会较小，不易检测，因此，在实际的工程应用中，通常只观测差分数据码流的共模分量在两倍Nyquist频点处的共模噪声分量以及差模分量在两倍Nyquist频点处的差模噪声分量。在下面的描述中，将以共模噪声为在两倍Nyquist频点处的共模噪声分量、差模噪声为在两倍Nyquist频点处的差模噪声分量为例进行说明。
由于在EMI问题中，共模分量的噪声相比于差模分量的噪声来说，更容易被无源链路中的PCB走线或者连接器等连接结构辐射到空间中，且能量较大的单频噪声分量更会加剧EMI问题，因此，共模分量在两倍奈奎斯特频率处的单频噪声分量是影响高速SERDES通信链路的EMI问题的主要因素。进一步可知，如果抑制了高速SERDES通信链路中差分数据码流的共模分量在两倍奈奎斯特频点处的单频噪声分量，就相当于解决了高速SERDES通信链路的EMI问题。
下面，介绍在解决高速SERDES通信链路中的EMI问题时采用的一种方式：
在输出差分数据码流的驱动器中，增加两个输出结点，其中，第一个输出结点用于使输出的差分数据码流的上升沿的转换速率大于输出的差分数据码流的下降沿的转换速率，第二个输出结点用于使输出的差分数据码流的上升沿的转换速率小于输出的差分数据码流的下降沿的转换速率。
在具体实施过程中，通过实时监测输出的差分数据码流的上升沿和下降沿的匹配情况，对驱动器的输出进行反馈调节。若驱动器输出的差分数据码流的上升沿滞后于下降沿，则在输出差分码流之前，通过驱动器中的第一个输出结点对该驱动器中的信号进行处理；若驱动器输出的差分数据码流的上升沿超前于下降沿，则在输出差分码流之前，通过驱动器中的第二个输出结点对该驱动器中的信号进行处理，以使该驱动器输出的差分数据码流的上升沿与下降沿始终处于匹配状态。
通过改变驱动器输出的差分数据码流的上升沿和下降沿的匹配状态的方式，将输出的差分数据码流在两倍Nyquist频点处的单频噪声分量均匀分散至整个差分数据码流的频谱宽带，从而降低了两倍Nyquist频点处的噪声分量的峰值，减小了共模分量在两倍奈奎斯特频点处的单频噪声分量，进而在一定程度上解决了EMI问题。
在上述技术方案中，通过数据调制技术虽然降低了共模分量在两倍奈奎斯特频点处的单频噪声分量对高速SERDES通信***EMI特性的影响，但是，采用数据调制技术将差分数据码流的上升沿和下降沿进行切换处理时，会增加上升沿和下降沿的抖动，从而使得输出的差分数据码流的眼图质量下降，影响通信质量，例如，增加误码率等。
且通过对上述技术方案的分析可知，上述技术方案中输出的差分数据码流实质上仍然存在较大的共模噪声分量，只是在该差分数据码流生成之后，再对该差分数据码流进行了一些调制处理，从而弱化了共模噪声分量在两倍Nyquist频点处的单频噪声分量对EMI问题的影响，并没有从根本上消除上述较大的共模噪声。也就是说，若从根本上消除上述较大的共模噪声，也就是SERDES链路发射机输出的差分数据码流本身已经不存在较大的共模噪声分量，则EMI问题便得到了解决；且该差分数据码流生成后无需再进行其他处理，也就不会影响该差分数据码流的眼图，从而减小对通信质量的影响。因此，本发明实施例旨在提供一种能够从根本上减小差分数据码流的共模分量在两倍Nyquist频点处的单频噪声分量的SERDES链路发射机的驱动器。
为了确定如何从根本上减小或消除差分数据码流的共模分量在两倍Nyquist频点处的单频噪声分量，本发明实施例对多组电流模式逻辑(Current Mode Logic，CML)驱动电路进行测试，测试时保持多组CML驱动电路的输出差分数据码流的速率不变，对输入信号的幅度、输入信号的共模电压、输出信号的共模噪声以及输出信号的幅度进行测量，并求取各个测量参数的平均值，获得如图4以及图5的示意图。
图4为输入信号的幅度分别与输出信号的幅度以及输出信号的共模噪声的关系示意图。由图4可知，输出信号的幅度与输入信号的幅度呈正比，输出信号的共模噪声与输入信号的幅度呈正比，输出信号的幅度与输出信号的共模噪声也呈正比。进一步，从图4可知，当输出信号的幅度保持在较大值时，例如大于300mv，即图4中的阴影区域，此时，输入信号的幅度越小，输出信号的共模噪声越小，即，通过限制输入信号的幅度，输出信号的共模噪声可以被有效抑制。
图5为输入信号的共模电压分别与输出信号的幅度以及输出信号的共模噪声的关系示意图。由图5可知，当输出信号的幅度保持在较大值时，例如大于300mv，即图5中的阴影区域，此时，输入信号的共模电压越大，输出信号的共模噪声越小，即，通过增加输入信号的共模电压，输出信号的共模噪声可以被抑制。当然，输入信号的共模电压与输出信号的共模噪声之间的减小关系可以与图5中的线性减小不同，例如，可以是阶梯状减小或者锯齿状减小，在本申请实施例中不作限制。
因此，本发明实施例认为，要从根本上降低差分数据码流的共模噪声，包括但不限于如下三种方式：
第一种方式：对SERDES链路发射机的驱动器的输入信号的幅度进行调节；
第二种方式：对SERDES链路发射机的驱动器的输入信号的共模电压进行调节；
第三种方式：对SERDES链路发射机的驱动器的输入信号的幅度和输入信号的共模电压进行调节。
下面，首先介绍对SERDES链路发射机的驱动器的输入信号的共模电压进行调节的方式。
本发明实施例提供一种SERDES链路发射机的驱动器，通过在现有的第一级驱动电路以及第二级驱动电路的两级级联输出驱动的结构下，增加共模电压调节电路，并通过共模电压调节电路对第二级驱动电路的输入信号的共模电压进行实时调整，以在第二级驱动电路输出的差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值时，使该差分数据码流的共模噪声分量能够达到该调整过程的较小值，即，该差分数据码流在输出时，其共模噪声分量便可以减小，从而能够从根本上降低了共模噪声分量；且，由于该差分数据码流的共模噪声分量在输出时已经被减小了，则无需对该差分数据码流再进行可能会改变差分数据码流的眼图的其他处理，例如，调制处理等，从而也不会存在降低SERDES链路发射机的数据传输率或由于差分数据码流的眼图发生改变导致的误码率高的问题，减小了对通信质量的影响。
而且本发明实施例中，在原有的驱动器的电路结构中只增加了调节电路，这样可以在引入较少的辅助电路前提下实现根本上降低差分数据码流的共模噪声分量的效果，实现方式简单。
下面结合附图介绍本发明实施例提供的技术方案，在下面的介绍过程中，以将本发明提供的技术方案应用在图2所示的应用场景中为例。
请参考图6，本发明一实施例提供以一种SERDES链路发射机的驱动器，该驱动器包括第一级驱动电路601、共模电压调节电路602以及第二级驱动电路603。其中，当第一级驱动电路601接收数据信号后，则对实时接收的数据信号进行放大处理，然后将得到的实时预驱动信号输出给共模电压调节电路602。共模电压调节电路602在接收实时预驱动信号后，则根据电压调节指示信息，对实时预驱动信号的共模电压进行调节，以使预驱动信号的共模电压调节至能够使该驱动器输出的实时差分数据码流的共模噪声达到一个较小值的预设电压，从而得到调节后的实时预驱动信号，该调节后的实时预驱动信号将作为第二级调节电路603的输入信号。在第二级驱动电路603接收该调节后的实时预驱动信号后，则对该调节后的实时预驱动信号进行放大及阻抗匹配处理，最终输出用于在高速SERDES链路中传输的实时差分数据码流。
在实际应用中，由于第一级驱动电路601主要用于驱动第二级驱动电路603进行工作，因此，第一级驱动电路601可以由尺寸和功率相对较小的驱动器实现，例如，构成第一级驱动电路601的驱动器的尺寸小于等于构成第二级驱动电路603的驱动器的尺寸的一半，具体的尺寸和功率需要根据SERDES链路的需求以及接收的数据信号的电压大小或幅值大小来决定，在此不作限制。
共模电压调节电路602，与第一级驱动电路601连接。在共模电压调节电路602对该实时预驱动信号的共模电压进行调节的过程中，需要实时监测第二级驱动电路603输出的实时差分数据码流的幅度以及共模噪声分量，例如，用示波器实时监测该SERDES发射机的驱动器输出的差分数据码流的幅度以及在两倍Nyquist频点处的共模噪声分量。若该SERDES发射机的驱动器输出的差分数据码流的幅度不满足预设的幅度需求，例如小于300mv或者小于500mv，则可以根据图5所示的输入信号的共模电压与输出信号的共模噪声的关系，通过人工操作或者该驱动器外的其他调控装置，向共模电压调节电路602输出电压调节指示信息，从而使共模电压调节电路602在该电压调节指示信息的作用下，增加预驱动信号的共模电压，直至该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求，例如大于等于300mv且小于等于330mv，或者大于等于500mv且小于等于520mv。而若该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求，则可以继续通过人工操作或者该驱动器外的其他调控装置，向共模电压调节电路602输出电压调节指示信息，从而使共模电压调节电路602在该电压调节指示信息的作用下，调节预驱动信号的共模电压。例如，继续增大预驱动信号的共模电压，并通过示波器实时监测该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量的变化情况：若调节后的差分数据码流在两倍Nyquist频点处的共模噪声分量比调节之前的差分数据码流在两倍Nyquist频点处的共模噪声分量大，则通过电压调节指示信息控制共模电压调节电路602减小预驱动信号的共模电压；若调节后的差分数据码流在两倍Nyquist频点处的共模噪声分量比调节之前的差分数据码流在两倍Nyquist频点处的共模噪声分量小，则通过电压调节指示信息控制共模电压调节电路602增加预驱动信号的共模电压。在经过多次调节后，例如，调节过程耗时达到预设时长或者调节次数达到预设次数，则确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为该多次调节过程中的最小值时的预驱动信号的共模电压为预设电压，或者确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为小于在进行该多次调节之前该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量对应的预驱动信号的共模电压为预设电压，并通过电压调节指示信息，控制共模电压调节电路602将预驱动信号的共模电压设置为该预设电压。这样，当完成上述调节过程之后，该SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量便得到了改善。
在实际应用中，差分数据码流通常是以P路信号和N路信号的两路信号的方式输出，因此，第一级驱动电路601也采用两路信号的方式进行输出，即第一级驱动电路601具有两个输出端。从而，共模电压调节电路602与第一级驱动电路601的连接方式可以是在第一级驱动电路601的两个输出端之间串联两个电阻元件，将共模电压调节电路602设置在两个电阻元件之间，例如将共模电压调节电路602与两个电阻元件的A点连接，如图7所示。共模电压调节电路602生成并输出控制电压，通过该控制电压调节第一级驱动电路601的两个输出端之间的分压信号，从而使将第一级驱动电路601的两个输出端输出的预驱动信号的共模电压调节至该预设电压。
具体来讲，共模电压调节电路602可以通过数模转换器(Digital AnalogConverter，DAC)实现，如图8所示，将图8中的V0与图7中的A点连接，进而可以通过SERDES链路发射机配置的通信接口，例如串行外设接口(Serial Peripheral Interface，SPI)，修改SERDES链路发射机的寄存器中存储的DAC的控制字数据，即，S0、S1、S2…Sn-1，来控制图8中的每一个R-2R的电阻网络的权重以及与R-2R的电阻网络连接的运算放大器的增益倍数，从而调节DAC输出的控制电压。例如，可以使用单调递增或单调递减的调整方式调节预驱动信号的共模电压，并将与预设电压对应的DAC控制字存储在SERDES链路发射机的寄存器中。当然，调节电路602的具体电路设计方案有很多种，在本发明实施例中不作限制。
在完成上述调节过程之后，共模电压调节电路602便根据寄存器中存储的DAC控制字调节预驱动信号的共模电压，从而得到调节后的预驱动信号。
第二级驱动电路603，与共模电压调节电路602连接。在实际应用中，第二级驱动电路603输出的该差分数据码流需要驱动SERDES链路发射机外的PCB走线、背板连接器等，因此，第二级驱动电路603通常采用大尺寸高功耗的驱动器实现。具体的尺寸和功率需要根据SERDES链路的需求以及接收的调节后的预驱动信号的电压大小或幅值大小来决定，在此不作限制。
在本发明实施例中，通过共模电压调节电路602对第二级驱动电路603的输入信号的共模电压进行调整，使得SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量在输出时便已经得到了改善，从而从根本上降低了SERDES链路发射机输出的差分数据码流的共模噪声分量。
上述结构的驱动器虽然已经实现了从根本上降低了SERDES链路发射机输出的差分数据码流的共模噪声分量，但是共模电压调节电路602的调节过程较为复杂，为了简化共模电压调节电路602的调节过程，请参考图9，该驱动器还包括共模电压调节指示电路604，用共模电压调节指示电路604替换图6中用于实时监测该SERDES发射机的驱动器输出的差分数据码流的幅度以及在两倍Nyquist频点处的共模噪声分量的示波器以及用于输出电压调节指示信息的人工操作或者在该驱动器外的调控装置。共模电压调节指示电路604的输入端与第二级驱动电路603的输出端连接，共模电压调节指示电路604的输出端与共模电压调节电路602连接，用于根据该实时差分数据码流的共模噪声生成电压调节指示信息，并将该电压调节指示信息输出给共模电压调节电路602，以使共模电压调节电路602根据接收的该电压调节指示信息生成并输出控制电压，并通过该控制电压调节预驱动信号的共模电压。从而通过检测第二级驱动电路603输出的差分数据码流中的共模噪声，对共模电压调节电路602进行反馈控制，实现自适应调节，简化了调节过程。
在本发明实施例中，共模电压调节指示电路604包括共模噪声分量检测模块6041以及电压调节指示生成模块6042。其中：
共模噪声分量检测模块6041的输入端与第二级驱动电路603的输出端连接，共模噪声分量检测模块6041的输出端与电压调节指示生成模块6042的输入端连接，用于检测该驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量，并将该共模噪声分量的频率搬移到直流，将得到的直流噪声分量输出给电压调节指示生成模块6042；
电压调节指示生成模块6042的输出端与共模电压调节电路602连接，用于根据接收的该直流噪声分量生成该电压调节指示信息，并将该电压调节指示信息输出给共模电压调节电路602。
作为一种示例，共模噪声分量检测模块6041可以由两个电容元件、下混频器、频率源以及低通滤波器构成，如图10所示。其中，两个电容元件分别设置在第二级驱动电路603的两个输出端，用于获取该驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量。下混频器的一个输入端设置在该两个电容元件之间，另一个输入端与频率源连接，输出端与低通滤波器的输入端连接，低通滤波器的输出端与电压调节指示生成模块6042连接，下混频器用于通过频率源输出的两倍的Nyquist频率的本振信号，将获取的差分数据码流在两倍Nyquist频点处的共模噪声分量的频率向上搬移至四倍的Nyquist频点处，以及向下搬移至直流，然后下混频器将得到的四倍的Nyquist频点处的共模噪声分量和直流分量送入低通滤波器中，由低通滤波器滤除四倍的Nyquist频点处的共模噪声分量以及其他高频杂乱信号，保留低频直流分量，然后将该直流分量发送给电压调节指示生成模块6042。
作为一种示例，请参考图11，电压调节指示生成模块6042包括：采样单元1101、比较单元1102以及积分单元1103。其中：
采样单元1101的输入端与共模噪声分量检测模块6041的输出端连接，采样单元1101的输出端与电压调节指示生成模块6042中的比较单元的输入端连接，用于对共模噪声分量检测模块6041输出的直流分量进行采样，将得到的采样信号输出给比较单元1102；
比较单元1102的输出端与积分单元1103的输入端连接，用于对当前的采样周期内的采样信号与在当前采样周期之前的一个采样周期内的采样信号进行比较，将得到的采样信号比较结果输出给积分单元1103；
积分单元1103的输出端与共模电压调节电路602连接，用于将接收的该采样信号比较结果进行积分，根据积分结果生成该电压调节指示信息，将得到的该电压调节指示信息输出给共模电压调节电路602。
在实际应用中，采样单元1101具体可以是采样电路。通过采样电路对该低频直流信号进行采样，并将采样信号存储在寄存器或者储能器件中，例如存储在电容中。为了简化电路的结构，该采样电路也可以直接采用采样保持电路，利用采样保持电路本身具有的短暂保持数据的功能保持采样信号，从而在电路中无需另外设置寄存器或者储能器件。
当采样单元1101获取并存储采样信号后，则将采样信号输出给比较单元1102。比较单元1102可以包括比较器和延时器，延时器设置在比较器的一个输入端上，比较器用于比较两个输入端输入的采样信号的电压值。当比较器的两个输入端均输入当前采样周期的采样信号后，由于当前采样周期的采样信号在经过延时器之后变为在前次采用周期的采样信号，因此，比较器比较的是当前采样周期的采样信号的电压和前次采样周期的采样信号的电压，并得到比较结果。例如，当比较结果为+1，则表示当前采样周期的采样信号的电压小于前次采样周期的采样信号的电压；当比较结果为-1时，则表示当前采样周期的采样信号的电压大于前次采样周期的采样信号的电压。
当比较单元1102得到比较结果后，则将比较结果输出给积分单元1103。积分单元1103可以包括积分器。积分器将比较结果进行积分，并根据积分结果生成电压调节指示信息，将电压调节指示信息输出给共模电压调节电路602。例如，当比较结果为+1时，则积分器累积的波形可以为上升波形，如图12A所示，然后根据该波形图，积分器生成用于增大预驱动信号的共模电压的DAC控制字，该DAC控制字即为电压调节指示信息；当比较结果为-1时，则积分器累积的波形可以为下降波形，如图12B所示，然后根据该波形图，积分器生成用于减小预驱动信号的共模电压的DAC控制字，即电压调节指示信息，以使共模电压调节电路602根据接收的DAC控制字对预驱动信号的共模电压进行调节。
这样，通过共模电压调节指示电路604实现了自动化检测SERDES链路发射机的驱动器输出的差分数据码流的共模噪声，并通过检测的差分数据码流的共模噪声反馈调节SERDES链路发射机的第二级驱动电路603的输入信号的共模电压，调节过程更加便捷。
上述实施例是采用对SERDES链路发射机的输入信号的共模电压进行调节从而降低SERDES链路发射机输出的差分数据码流的共模噪声。下面将介绍对SERDES链路发射机的驱动器的输入信号的幅度进行调节的方式。
请参考图13，本发明实施例提供一种串行解串链路发射机的驱动器，该驱动器包括第一级驱动电路1301、偏置电流调节电路1302以及第二级驱动电路1303，其中，偏置电流调节电路1302，与第一级驱动电路1301连接，当第一级驱动电路1301接收数据信号后，偏置电流调节电路1302便根据偏置电流调节指示信息调节第一级驱动电路1301的偏置电流，以将第一级驱动电路1301的偏置电流调节至预设电流值，从而使第一级驱动电路1301在该预设电流值的偏置电流的作用下，对接收的数据信号进行放大处理，并将得到的实时预驱动信号输出给与第一级驱动电路1301连接的第二级驱动电路1303。第二级驱动电路1303接收该实时预驱动信号后，则对该实时预驱动信号进行放大处理及阻抗匹配处理，得到并输出用于在高速SERDES链路中传输的实时差分数据码流。
上述技术方案，通过在现有的第一级驱动电路1301以及第二级驱动电路1303的两级级联输出驱动的结构下，增加偏置电流调节电路1302，并通过偏置电流调节指示信息，对第一级驱动电路1301的输入信号的偏置电流进行调整，从而改变第一级驱动电路1301输出的实时预驱动信号的幅度。由于第一级驱动电路1301与第二级驱动电路1303相连，因此，第一级驱动电路1301的输出即为第二级驱动电路1303的输入信号，也就是说，调节第一级驱动电路1301输出的实时预驱动信号的幅度也就是调节了第二级驱动电路1303的实时输入信号的幅度。从而通过偏置电流调节电路1302对第一级驱动电路1301的偏置电流进行调整，以在第二级驱动电路1303输出的实时差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值时，使该差分数据码流的共模噪声分量达到该调整过程的较小值，即，该差分数据码流在输出时，其共模噪声分量已经减小了，从而从根本上降低了共模噪声分量；且，由于该差分数据码流的共模噪声分量在输出时已经被减小了，则无需再增加扼流圈且也无需对该差分数据码流再进行可能会改变差分数据码流的眼图的其他处理，例如，调制处理等，从而也不会存在降低SERDES链路发射机的数据传输率或由于差分数据码流的眼图发生改变导致的误码率高的问题，减小了对通信质量的影响。
在实际应用中，第一级驱动电路1301与图6中的第一级驱动电路601相同，第二级驱动电路1303与图6中的第二级驱动电路603相同，在此不再赘述。
偏置电流调节电路1302首次对第一级驱动电路1301的偏置电流进行调节时，可以将第一级驱动电路1301的偏置电流调节至默认值，该默认值可以预先设置好。当第二级驱动电路1303输出差分数据码流后，则调节电路1302可以通过实时监测第二级驱动电路1303输出的差分数据码流的幅度，通过人工操作或者该驱动器外的其他调控装置，来对第一级驱动电路1301的偏置电流进行调节的。例如，用示波器实时监测该SERDES发射机的驱动器输出的差分数据码流的幅度，若该SERDES发射机输出的差分数据码流的幅度不满足预设的幅度需求时，例如小于300mv或者小于500mv时，则可以根据图4中输入信号的幅度与输出信号的共模噪声的关系，通过人工操作或者该驱动器外的其他调控装置，向偏置电流调节电路1302输出偏置电流调节指示信息，从而增大第一级驱动电路1301的偏置电流，直至该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求，例如大于等于300mv且小于等于330mv或者大于等于500mv且小于等于520mv；当该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求时，继续通过人工操作或者该驱动器外的其他调控装置，控制偏置电流调节电路1302调节第一级驱动电路1301的偏置电流，使第一级驱动电路1301输出的预驱动信号的幅度为满足预设的幅度需求的最小值。由图3可知，只要将输入信号的幅度设置在使输出信号的幅度满足预设的幅度需求时的最小值，则输出信号的共模噪声便降到了较小值。此时，当该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求时，可以通过调节电路1302减小第一级驱动电路1301的偏置电流。在经过多次调节后，例如，调节过程耗时达到预设时长或者调节次数达到预设次数，则确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为该多次调节过程中的最小值对应的第一级驱动电路102的偏置电流即为预设电流，或者确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为小于在进行该多次调节之前该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量对应的第一级驱动电路102的偏置电流为预设电流，并通过偏置电流调节电路1302控制第一级驱动电路1301的偏置电流为该预设电流，这样，当完成上述调节过程之后，该SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量便得到改善。
在实际应用中，第一级驱动电路1301的偏置电流通常由第一级驱动电路1301内部的可调电流源提供，因此，可以将偏置电流调节电路1302与第一级驱动电路1301内部的可调电流源连接，如图14所示。偏置电流调节电路1302生成电流调节指示信息输出给第一级驱动电路1301内部的可调电流源，从而使第一级驱动电路1301内部的可调电流源生成具有该预设电流值的偏置电流。当然，也可以将第一级驱动电路1301内部的可调电流源去掉，而直接由偏置电流调节电路1302来提供第一级驱动电路1301的偏置电流，或者偏置电流调节电路1302包括第一级驱动电路1301内部的可调电流源，结合该可调电流源一起来调整第一级驱动电路1301的偏置电流，在本发明实施例中不作限制。
具体来讲，偏置电流调节电路1302可以通过数模转换器(Digital AnalogConverter，DAC)实现，如图15所示，偏置电流调节电路1302的左边输入参考电流Iref，该参考电流Iref可以是由第一级驱动电路1301内部的可调电流源提供的，也可以是其他电流源提供的。Mref、M0…Mn-1分别为大小不同的晶体管，通过控制字进而可以通过SERDES链路发射机配置的通信接口，例如SPI总线接口，修改SERDES链路发射机的寄存器中存储的DAC的控制字数据，即D0、D1…Dn-1，控制每个开关的方向，Dn取值为0时，开关直接连入VDD端，从而该晶体管不输出电流；Dn取值为1时，开关连接至Iout端，从而将该晶体管输出电流，将控制字为1对应的晶体管输出的电流进行叠加，形成具有预设电流值的偏置电流，驱动第一级驱动电路1301，例如，可以使用单调递增或单调递减的调整方式调节偏置电流的大小，并将与预设电流值对应的DAC控制字存储在SERDES链路发射机的寄存器中。当然，偏置电流调节电路1302的具体电路设计方案有很多种，在本发明实施例中不作限制。
在完成上述调节过程之后，偏置电流调节电路1302便根据寄存器中存储的DAC控制字调节第一级驱动电路1301的偏置电流，从而使第一级驱动电路1301输出能够让该SERDES链路发射机的驱动器输出的差分数据码流的共模噪声达到最小值的预驱动信号。
在本发明实施例中，通过偏置电流调节电路1302对第二级驱动电路1303的输入信号的幅度进行调整，使得SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量在输出时，便已经得到了改善，从而从根本上降低了SERDES链路发射机输出的差分数据码流的共模噪声分量。
上述结构的驱动器虽然已经实现了从根本上降低了SERDES链路发射机输出的差分数据码流的共模噪声分量，但是偏置电流调节电路1302的调节过程较为复杂，为了简化偏置电流调节电路1302的调节过程，请参考图16，该驱动器还包括：电流调节指示电路1304，电流调节指示电路1304的输入端与第二级驱动电路1303的输出端连接，电流调节指示电路1304的输出端与偏置电流调节电路1302连接，用于根据该差分数据码流的幅度生成电流调节指示信息，并将该电流调节指示信息输出给偏置电流调节电路1302，以使偏置电流调节电路1302根据接收的该电流调节指示信息将第一级驱动电路1301的偏置电流调节至该预设电流值。从而通过检测第二级驱动电路1303输出的差分数据码流中的共模噪声，对偏置电流调节电路1302进行反馈控制，实现自适应调节，简化了调节过程。
在本发明实施例中，电流调节指示电路1304包括：幅度检测模块13041以及电流调节指示生成模块13042，其中：
幅度检测模块13041的输入端与第二级驱动电路1303的输出端连接，幅度检测模块13041的输出端与电流调节指示生成模块13042的输入端连接，用于检测该差分码流的幅度，将检测到的该差分数据码流的幅度输出给电流调节指示生成模块13042；
电流调节指示生成模块13042的输出端与偏置电流调节电路1302连接，用于将接收的该差分数据码流的幅度与预设幅度进行比较，根据该差分数据码流的幅度与该预设幅度的比较结果生成该电流调节指示信息，将得到的该电流调节指示信息输出给偏置电流调节电路1302。
在实际应用中，幅度检测模块13041可以是幅度检测电路，如图17所示，AD820芯片的管脚2用来输入差分数据码流，AD820芯片的管脚3串联电阻R1和可调的滑动变阻器RRP1，电阻R1和可调的滑动变阻器RRP1的所在电路的另一端通过NPN型三极管连接到AD820芯片的管脚6，AD820芯片的管脚6与AD654芯片的管脚3连接，在AD654芯片的管脚6和管脚7之间串联电容C1，最后由AD654芯片的管脚1输出差分数据码流的频率f，然后利用幅度与频率之间的计算关系，计算出差分数据码流的幅度值。当然，幅度检测电路有很多种设计方式，例如，直接使用MSP430G2553单片机进行幅度测试等，在此不做限制。
电流调节指示生成模块13042可以包括比较器和积分器，如图18所示，幅度检测模块13041的输出端与比较器的一个输入端连接，例如，比较器的负极，比较器的另一个输入端例如，比较器的正极设置为预设幅度Vref，比较器的输出端与积分器的输入端连接，积分器的输出端与第一级驱动电路1301的可调电流源连接。当幅度检测模块13041将差分数据码流的幅度输出给比较器的一个输入端后，比较器则将该差分数据码流的幅度与预设幅度Vref进行比较，得到比较结果。例如，当比较结果为+1，则表示该差分数据码流的幅度小于预设幅度；当比较结果为-1时，则表示该差分数据码流的幅度大于等于预设幅度。
当比较器得到比较结果后，则将比较结果输出给积分器。积分器将比较结果进行积分，并根据积分结果生成电流调节指示信息输出给偏置电流调节电路1302。例如，当比较结果为+1时，则积分器累积的波形可以为上升波形，如图12A所示，然后根据该波形图，积分器生成用于增大第一级驱动电路1301的偏置电流的DAC控制字，该DAC控制字即为电流调节指示信息；当比较结果为-1时，则积分器累积的波形可以为下降波形，如图12B所示，然后根据该波形图，积分器生成用于减小第一级驱动电路1301的偏置电流的DAC控制字，即电流调节指示信息，以使偏置电流调节电路1302根据接收的DAC控制字对第一级驱动电路1301的偏置电流的进行调节。
这样，通过共模电压调节指示电路1304实现了自动化检测SERDES链路发射机的驱动器输出的差分数据码流的幅度，并通过检测的差分数据码流的幅度反馈调节SERDES链路发射机的第一级驱动电路1301的偏置电流，调节过程更加便捷。
上述两种实施例是采用分别对SERDES链路发射机的输入信号的共模电压或输入信号的幅度进行调节从而降低SERDES链路发射机输出的差分数据码流的共模噪声。下面将介绍对SERDES链路发射机的驱动器的输入信号的幅度和输入信号的共模电压进行调节的方式。
请参考图19，本发明实施例提供一种串行解串链路发射机的驱动器，该驱动器包括第一级驱动电路1901、调节电路1902以及第二级驱动电路1903，其中，调节电路1902包括分别与第一级驱动电路1901连接的偏置电流调节电路13021和共模电压调节电路19022。当第一级驱动电路1901接收数据信号后，偏置电流调节电路19021便将第一级驱动电路1901的偏置电流调节至预设电流值，从而使第一级驱动电路1301在该预设电流值的偏置电流的作用下，对接收的数据信号进行放大处理，并将得到的能够使第二级驱动电路1903输出的差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值的预驱动信号输出给共模电压调节电路19022。调节电路1902在接收预驱动信号后，则对预驱动信号的共模电压进行调节，并将预驱动信号的共模电压调节至能够使该驱动器输出的差分数据码流的共模噪声达到一个较小值的预设电压，从而得到调节后的预驱动信号，该调节后的预驱动信号将作为第二级调节电路1903的输入信号。在第二级驱动电路1903接收该调节后的预驱动信号后，则对该调节后的预驱动信号进行放大及阻抗匹配处理，最终输出用于在高速SERDES链路中传输的差分数据码流。
在实际应用中，第一级驱动电路1901与图6中的第一级驱动电路601相同，第二级驱动电路1903与图6中的第二级驱动电路603相同，在此不再赘述。
通过调节电路1902中的偏置电流调节电路19021首次对第一级驱动电路1901的偏置电流进行调节时，可以将第一级驱动电路1901的偏置电流调节至默认值，该默认值可以预先设置好。然后在后续通过人工操作或者该驱动器外的其他调控装置，向偏置电流调节电路19021输出偏置电流调节指示信息以及向共模电压调节电路19022输出共模电压调节指示信息，以对第一级驱动电路1901的偏置电流和第一级驱动电路1901输出的预驱动信号的共模电压进行调节时，需要实时监测第二级驱动电路1903输出的差分数据码流的幅度以及共模噪声分量。例如，用示波器实时监测该SERDES发射机的驱动器输出的差分数据码流的幅度，若该SERDES发射机输出的差分数据码流的幅度不满足预设的幅度需求时，例如小于300mv或者小于500mv时，则通过人工操作或者该驱动器外的其他调控装置，向偏置电流调节电路19021输出偏置电流调节指示信息，以增加第一级驱动电路1301的偏置电流，直至该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求，例如大于等于300mv且小于等于330mv或者大于等于500mv且小于等于520mv。在经过多次调节后，例如，调节过程耗时达到预设时长或者调节次数达到预设次数，则确定使该SERDES发射机的驱动器输出的差分数据码流的幅度满足预设的幅度需求时对应的第一级驱动电路1901的偏置电流即为预设电流，或者确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为小于在进行该多次调节之前该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量对应的第一级驱动电路102的偏置电流为预设电流，并通过偏置电流调节电路19021控制第一级驱动电路1901的偏置电流为该预设电流。
然后，根据示波器中显示的差分数据码流在两倍Nyquist频点处的共模噪声分量，通过人工操作或者该驱动器外的其他调控装置，向共模电压调节电路19022输出电压调节指示信息，以调节预驱动信号的共模电压。例如，增大预驱动信号的共模电压，并通过示波器观察该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量的变化情况：若调节后的差分数据码流在两倍Nyquist频点处的共模噪声分量比调节之前的差分数据码流在两倍Nyquist频点处的共模噪声分量大，则通过人工操作或者该驱动器外的其他调控装置，向共模电压调节电路19022输出电压调节指示信息，减小预驱动信号的共模电压；若调节后的差分数据码流在两倍Nyquist频点处的共模噪声分量比调节之前的差分数据码流在两倍Nyquist频点处的共模噪声分量小，则通过人工操作或者该驱动器外的其他调控装置，向共模电压调节电路19022输出电压调节指示信息，增加预驱动信号的共模电压。在经过多次调节后，例如，调节过程耗时达到预设时长或者调节次数达到预设次数，则确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为该多次调节过程中的最小值时的预驱动信号的共模电压为预设电压，或者确定使该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量为小于在进行该多次调节之前该SERDES发射机的驱动器输出的差分数据码流在两倍Nyquist频点处的共模噪声分量对应的预驱动信号的共模电压为预设电压，并通过共模电压调节电路19022控制预驱动信号的共模电压为该预设电压。
这样，当完成上述调节过程之后，该SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量便得到了改善。需要说明的是，当通过偏置电流调节电路19021将第一级驱动电路1901的偏置电流为该预设电流后，该SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量已经减小了；当再次通过共模电压调节电路19022控制预驱动信号的共模电压为该预设电压后，该SERDES链路发射机的驱动器输出的差分数据码流的共模噪声分量进一步减小。
在实际应用中，偏置电流调节电路19021与图13中的偏置电流调节电路1302相同，共模电压调节电路19022与图6中的共模电压调节电路602相同，在此不再赘述。
上述结构的驱动器虽然已经实现了从根本上降低了SERDES链路发射机输出的差分数据码流的共模噪声分量，但是调节电路1902的调节过程较为复杂，为了简化调节电路1902的调节过程，请参考图20，该驱动器还包括：电流调节指示电路1904以及共模电压调节指示电路1905，电流调节指示电路1304的输入端与第二级驱动电路1903的输出端连接，电流调节指示电路1904的输出端与偏置电流调节电路19021连接，用于根据该差分数据码流的幅度生成电流调节指示信息，并将该电流调节指示信息输出给偏置电流调节电路19021，以使偏置电流调节电路19021根据接收的该电流调节指示信息将第一级驱动电路1901的偏置电流调节至该预设电流值。共模电压调节指示电路1905的输入端与第二级驱动电路1903的输出端连接，共模电压调节指示电路1905的输出端与共模电压调节电路19022连接，用于根据该差分数据码流的共模噪声生成电压调节指示信息，并将该电压调节指示信息输出给共模电压调节电路19022，以使共模电压调节电路19022根据接收的该电压调节指示信息生成并输出控制电压，并通过该控制电压将预驱动信号的共模电压调节至该预设电压。从而通过检测第二级驱动电路1303输出的差分数据码流中的幅度及共模噪声，对调节电路1902进行反馈控制，实现自适应调节，简化了调节过程。
需要说明的是，若共模电压调节电路19022调节预驱动信号的共模电压过程中，差分数据码流的幅度发生变动，且不满足预设的幅度要求时，则需要重新调节第一级驱动电路1901的偏置电流。调节第一级驱动电路1901的偏置电流后，可能需要再次通过共模电压调节电路19022调节预驱动信号的共模电压，从而通过将两种调整方式相互迭代调整，使差分数据码流输出的共模噪声达到最小。
在本发明实施例中，电流调节指示电路1904与图16中的电流调节指示电路1304相同，共模电压调节指示电路1905与图9中的共模电压调节指示电路604相同，在此不再赘述。
在上述技术方案中，通过偏置电流调节电路19021和共模电压调节电路19022实现了自动化检测SERDES链路发射机的驱动器输出的差分数据码流的幅度和共模噪声，并通过检测的差分数据码流的幅度反馈调节SERDES链路发射机的第一级驱动电路1901的偏置电流，以及通过检测的差分数据码流的共模噪声反馈调节SERDES链路发射机的第一级驱动电路1901输出的预驱动信号的共模电压，调节过程更加便捷。
综上所述，本发明实施例提供了一种SERDES链路发射机的驱动器，通过在现有的第一级驱动电路以及第二级驱动电路的两级级联输出驱动的结构下，增加共模电压调节电路和/或偏置电流调节电路，从而通过共模电压调节电路对第二级驱动电路的输入信号的共模电压进行实时调整和/或通过偏置电流调节电路对第一级驱动电路的输出信号的信号幅度进行实时调整，以在第二级驱动电路输出的差分数据码流的幅度与SERDES链路发射机所要求的幅度的差值小于等于预设阈值时，使该差分数据码流的共模噪声分量能够达到该调整过程的较小值，即，该差分数据码流在输出时，其共模噪声分量便可以减小，从而能够从根本上降低了共模噪声分量，进而无需对该差分数据码流再进行可能会改变差分数据码流的眼图的其他处理，自然也不会存在降低SERDES链路发射机的数据传输率或由于差分数据码流的眼图发生改变导致的误码率高的问题，减小了对通信质量的影响。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种串行解串链路发射机的驱动器，其特征在于，包括：
第一级驱动电路，用于对实时接收的数据信号进行放大处理，得到并输出实时预驱动信号；
共模电压调节电路，与所述第一级驱动电路连接，用于实时响应电压调节指示信息，以对所述实时预驱动信号的共模电压进行实时调节，得到调节后的实时预驱动信号；
第二级驱动电路，与所述电压调节电路连接，用于对所述调节后的实时预驱动信号进行放大处理及阻抗匹配处理，得到并输出实时差分数据码流；
其中，所述电压调节指示信息是根据所述第二级驱动电路输出的实时差分数据码流的幅度以及共模噪声分量确定的。
2.如权利要求1所述的驱动器，其特征在于，所述驱动器还包括：
共模电压调节指示电路，所述共模电压调节指示电路的输入端与所述第二级驱动电路的输出端连接，所述共模电压调节指示电路的输出端与所述电压调节电路连接，用于根据所述第二级驱动电路输出的实时差分数据码流的共模噪声生成所述电压调节指示信息，并将所述电压调节指示信息输出给所述共模电压调节电路；
所述电压调节电路，具体用于根据接收的所述电压调节指示信息生成控制电压，并通过所述控制电压将所述实时预驱动信号的共模电压，得到调节后的实时预驱动信号。
3.如权利要求2所述的驱动器，其特征在于，所述共模电压调节指示电路包括共模噪声分量检测模块和电压调节指示生成模块，其中：
所述共模噪声分量检测模块的输入端与所述第二级驱动电路的输出端连接，所述共模噪声分量检测模块的输出端与所述共模电压调节指示电路的电压调节指示生成模块的输入端连接，用于检测所述第二级驱动电路输出的实时差分数据码流的共模噪声，并将所述实时差分数据码流的共模噪声的频率从N倍的奈奎斯特频率处搬移至直流，将得到的实时直流分量输出给所述电压调节指示生成模块；其中，N为2的倍数；
所述电压调节指示生成模块的输出端与所述共模电压调节电路连接，用于根据接收的所述实时直流分量生成所述电压调节指示信息，并将所述电压调节指示信息输出给所述共模电压调节电路。
4.如权利要求3所述的驱动器，其特征在于，所述电压调节指示生成模块包括采样单元、比较单元和积分单元，其中：
所述采样单元的输入端与所述共模噪声分量检测模块的输出端连接，所述采样单元的输出端与所述比较单元的输入端连接，用于对所述共模噪声分量检测模块输出的实时直流分量进行采样，将得到的实时采样信号输出给所述比较单元；
所述比较单元的输出端与所述积分单元的输入端连接，用于对当前采样周期内的实时采样信号与在所述当前采样周期之前的一个采样周期内的采样信号进行比较，将得到的采样信号实时比较结果输出给所述积分单元；
所述积分单元的输出端与所述共模电压调节电路连接，用于将接收的所述采样信号实时比较结果进行积分，根据积分结果生成所述电压调节指示信息，将得到的所述电压调节指示信息输出给所述共模电压调节电路。
5.如权利要求1-4中任一项所述的驱动器，其特征在于，所述驱动器还包括：
偏置电流调节电路，与所述第一级驱动电路连接，用于实时响应电流调节指示信息，以对所述第一级驱动电路的偏置电流进行实时调节，输出调节后的实时偏置电流，以使所述第一级驱动电路在所述调节后的实时偏置电流的作用下，输出所述实时预驱动信号。
6.如权利要求5所述的驱动器，其特征在于，所述驱动器还包括：
电流调节指示电路，所述电流调节指示电路的输入端与所述第二级驱动电路的输出端连接，所述电流调节指示电路的输出端与所述偏置电流调节电路连接，用于根据所述第二级驱动电路输出的实时差分数据码流的幅度生成电流调节指示信息，并将所述电流调节指示信息输出给所述偏置电流调节电路。
7.如权利要求6所述的驱动器，其特征在于，所述电流调节指示电路包括幅度检测模块和电流调节指示生成模块，其中：
所述幅度检测模块的输入端与所述第二级驱动电路的输出端连接，所述幅度检测模块的输出端与所述电流调节指示生成模块的输入端连接，用于检测所述第二级驱动电路输出的实时差分数据码流的幅度，将检测到的所述实时差分数据码流的幅度输出给所述电流调节指示生成模块；
所述电流调节指示生成模块的输出端与所述偏置电流调节电路连接，用于将接收的所述实时差分数据码流的幅度与预设幅度进行比较，根据所述实时差分数据码流的幅度与所述预设幅度的比较结果生成所述电流调节指示信息，将得到的所述电流调节指示信息输出给所述偏置电流调节电路。
8.一种串行解串链路发射机的驱动器，其特征在于，包括第一级驱动电路、偏置电流调节电路和第二级驱动电路，其中：
偏置电流调节电路，与所述第一级驱动电路连接，用于实时响应电流调节指示信息，以对所述第一级驱动电路的偏置电流进行实时调节，输出调节后的实时偏置电流；
第一级驱动电路，用于在所述调节后的实时偏置电流的作用下，对实时接收的数据信号进行放大处理，得到并输出实时预驱动信号；
第二级驱动电路，与所述第一级驱动电路连接，用于对所述实时预驱动信号进行放大处理及阻抗匹配处理，得到并输出实时差分数据码流。
9.如权利要求8所述的驱动器，其特征在于，所述驱动器还包括：
电流调节指示电路，所述电流调节指示电路的输入端与所述第二级驱动电路的输出端连接，所述电流调节指示电路的输出端与所述偏置电流调节电路连接，用于根据所述第二级驱动电路输出的实时差分数据码流的幅度生成电流调节指示信息，并将所述电流调节指示信息输出给所述偏置电流调节电路。
10.如权利要求9所述的驱动器，其特征在于，所述电流调节指示电路包括幅度检测模块和电流调节指示生成模块，其中：
所述幅度检测模块的输入端与所述第二级驱动电路的输出端连接，所述幅度检测模块的输出端与所述电流调节指示生成模块的输入端连接，用于检测所述第二级驱动电路输出的实时差分数据码流的幅度，将检测到的所述实时差分数据码流的幅度输出给所述电流调节指示生成模块；
所述电流调节指示生成模块的输出端与所述偏置电流调节电路连接，用于将接收的所述实时差分数据码流的幅度与预设幅度进行比较，根据所述实时差分数据码流的幅度与所述预设幅度的比较结果生成所述电流调节指示信息，将得到的所述电流调节指示信息输出给所述偏置电流调节电路。
CN201710515649.0A 2017-06-29 2017-06-29 一种串行解串链路发射机的驱动器 Active CN109213708B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710515649.0A CN109213708B (zh) 2017-06-29 2017-06-29 一种串行解串链路发射机的驱动器
PCT/CN2018/092455 WO2019001369A1 (zh) 2017-06-29 2018-06-22 一种串行解串链路发射机的驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710515649.0A CN109213708B (zh) 2017-06-29 2017-06-29 一种串行解串链路发射机的驱动器

Publications (2)

Publication Number Publication Date
CN109213708A CN109213708A (zh) 2019-01-15
CN109213708B true CN109213708B (zh) 2020-07-07

Family

ID=64741116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710515649.0A Active CN109213708B (zh) 2017-06-29 2017-06-29 一种串行解串链路发射机的驱动器

Country Status (2)

Country Link
CN (1) CN109213708B (zh)
WO (1) WO2019001369A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111339015B (zh) * 2019-12-04 2022-05-24 深圳市朗强科技有限公司 一种控制指令传输方法、***及设备
CN116401192B (zh) * 2023-06-08 2023-09-29 牛芯半导体(深圳)有限公司 一种检测电路及终端设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
CN102346210A (zh) * 2010-08-04 2012-02-08 中国科学院微电子研究所 一种用于水声传感器电压检测的soc芯片
CN103684488A (zh) * 2012-09-14 2014-03-26 安华高科技通用Ip(新加坡)公司 接收器、用于接收器的主动终端电路以及用于操作电路的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009541B1 (en) * 2004-10-21 2006-03-07 Analog Devices, Inc. Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter
US8466982B2 (en) * 2011-06-06 2013-06-18 Omnivision Technologies, Inc. Low common mode driver
US9338036B2 (en) * 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US9996131B2 (en) * 2015-10-28 2018-06-12 Intel Corporation Electrical fast transient tolerant input/output (I/O) communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
CN102346210A (zh) * 2010-08-04 2012-02-08 中国科学院微电子研究所 一种用于水声传感器电压检测的soc芯片
CN103684488A (zh) * 2012-09-14 2014-03-26 安华高科技通用Ip(新加坡)公司 接收器、用于接收器的主动终端电路以及用于操作电路的方法

Also Published As

Publication number Publication date
CN109213708A (zh) 2019-01-15
WO2019001369A1 (zh) 2019-01-03

Similar Documents

Publication Publication Date Title
US7643563B2 (en) Transmission line driver
US9584222B2 (en) Driving circuit for driving non-linear optical modulator by signal having plural logic levels
CN111061664B (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
US10712769B2 (en) Method and apparatus for clock signal distribution
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
JP5724546B2 (ja) 光送信機および光波形補償方法
JP2009153097A (ja) 差動駆動回路および通信装置
US9985684B2 (en) Passive equalizer capable of use in high-speed data communication
US7737736B2 (en) Interface circuit and signal output adjusting method
US10263811B2 (en) Equalizing device, equalizing method, and signal transmitting device
EP1548944B1 (en) Receiving device
CN109213708B (zh) 一种串行解串链路发射机的驱动器
US6690744B2 (en) Digital line driver circuit
US10848151B1 (en) Driving systems
JP4706043B2 (ja) イコライザ回路
WO1998054893A2 (en) Video signal equalization system
US20220278693A1 (en) Systems, methods, and devices for digital-to-analog conversion in data transmission
US11700012B2 (en) Digital-to-analog conversion circuit and receiver including the same
CN112910564B (zh) 一种高速接收电路及高速收发电路
KR102203394B1 (ko) 4 레벨 펄스 진폭 변조 신호 기반의 판정 궤환 등화 회로 및 그 동작 방법
US7460602B2 (en) Method for performing high speed serial link output stage having self adaptation for various impairments
US7054372B2 (en) Digital transmission line tap circuit
JP4048377B2 (ja) イコライザ装置、およびイコライザ回路の調整方法
KR100667180B1 (ko) 전달 신호의 잡음 제거가 용이한 신호 전달 장치
US10749526B1 (en) Driver device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant