CN109168072A - 一种lvds接口扩展器及其工作方法 - Google Patents

一种lvds接口扩展器及其工作方法 Download PDF

Info

Publication number
CN109168072A
CN109168072A CN201811138496.3A CN201811138496A CN109168072A CN 109168072 A CN109168072 A CN 109168072A CN 201811138496 A CN201811138496 A CN 201811138496A CN 109168072 A CN109168072 A CN 109168072A
Authority
CN
China
Prior art keywords
signal
video
lvds
unit
lvds interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811138496.3A
Other languages
English (en)
Inventor
张世强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201811138496.3A priority Critical patent/CN109168072A/zh
Publication of CN109168072A publication Critical patent/CN109168072A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

一种LVDS接口扩展器，包括LVDS接口、视频解码单元、FPGA单元、视频编码单元I、视频编码单元II、LVDS接口I和LVDS接口II；其方法为发送LVDS数据、转换TFT数据、行频、场频整形计数并复制、转换为LVDS信号输出；结构简单、传输数据可靠、***分工明确、便于实际应用；可直接处理LVDS信号，无需人为干预，LVDS接口复制方便应用。

Description

一种LVDS接口扩展器及其工作方法
技术领域
本发明涉及视频显示领域的LVDS（Low Voltage Differential Signaling，低电压差分信号）扩展技术，尤其是一种LVDS接口扩展器及其工作方法。
背景技术
计算机已经应用于各行各业，很多的场合都需要对视频等信号进行多路显示，可借助于LVDS、VGA（Video Graphics Array，视频图像阵列）、DVI（Digital VisualInterface，数字视频接口）、DP（DisplayPort，显示接口）等接口实现。LVDS接口作为其中的一种，可以接带LVDS接口的显示器。此种方法中，常规设计为单路LVDS显示接口，且LVDS行频、场频信号不标准，输出到部分显示设备时，会出现显示偏屏或滚屏现象。如果在仅带有单路LVDS接口的设备实现标准LVDS双屏复制显示，会更加影响信号的稳定传输。
此外，LVDS接口一般在板内随显示器集成，与VGA、DVI等显示接口不同，属于非直接对外的接口，因此LVDS扩展装置很少。中国专利“一种LVDS视频信号单路转多路的装置及方法”（申请号201510893546.9）公开了一种LVDS视频信号单路转多路技术方案。该方案根据输入的一路LVDS视频信号，在本地各个LVDS视频输出模块上重建LVDS图像时序，并输出到显示模组，进而实现多屏显示。该设计方案具有人机输入装置，FPGA处理LVDS信号同步与多路耦合。但是该申请存在FPGA（Field－Programmable Gate Array，现场可编程门阵列）不能直接处理LVDS信号，而是将该信号转换成TFT（Thin Film Transistor，薄膜场效应晶体管）信号后，对其进行处理、整形及标准化，需要人为干预，且影响信号的有效传输。
发明内容
本发明的目的在于提供一种LVDS接口扩展器及其工作方法，它针对现有技术的不足，是一种结构简单，便于实际应用的扩展器，可以解决单路不标准LVDS接口信号的缺陷，并可复制输出两路标准LVDS接口，有助于显示的规整输出。
本发明的技术方案：一种LVDS接口扩展器，其特征在于它包括LVDS接口、视频解码单元、FPGA单元、视频编码单元I、视频编码单元II、LVDS接口I和LVDS接口II；其中，所述LVDS接口与视频解码单元输入的连接，用于视频解码单元和计算机LVDS显示输出接口连接；所述FPGA单元的输入端连接视频解码单元的输入端，用于采集视频解码单元输出的视频解码信号，其输出端输出两路视频信号分别视频A信号和视频B信号，分别与视频编码单元I和视频编码单元II的输入端连接；所述LVDS接口I和LVDS接口II的输入端分别接收视频编码单元I和视频编码单元II的输出信号，其输出端连接用于视频显示的设备。
所述视频解码单元采用型号为SN75LVDS86A的视频解码芯片，在扩展器工作过程中，视频解码单元负责将LVDS数据转换成FPGA单元能够处理的TFT数据形式；所述SN75LVDS86A视频解码芯片有输入端A0P端子、A0M端子、A1P端子、A1M端子、A2P端子、A2M端子，分别接收来自LVDS接口的信号；所述SN75LVDS86A视频解码芯片有CLKINP端子和CLKINM端子，与LVDS接口的时钟信号连接；所述SN75LVDS86A视频解码芯片有输出数据端子D20-D0，分别与FPGA单元的数字结构连接；所述SN75LVDS86A视频解码芯片有时钟信号输出端CLKOUT，与FPGA单元的全局时钟端口连接。
所述FPGA单元为EP3C5E144I7N芯片，用于数据转换和复制。
所述视频编码单元I和视频编码单元II均采用DS90CF363B的视频编码芯片。
一种LVDS接口扩展器的工作方法，其特征在于它包括以下步骤：
（1）带有LVDS视频输出接口的摄像头或LVDS视频输出设备通过LVDS接口向视频解码单元发送LVDS显示数据；
（2）视频解码单元将接收到的LVDS显示数据转换成TFT数据，并发送给FPGA单元；
（3）FPGA单元收到视频解码单元转换的TFT显示数据后，将对其进行行频、场频整形计数并复制，根据视频显示要求，可对整形后的LVDS信号分辨率进行设定，FPGA单元将根据设定好的分辨率对行频和场频信号分别进行整形计算，如果信号超出分辨率范围，则对计数进行计数截取；若信号不足，则将默认填充黑屏信号“000000000000000000”；
（4）FPGA单元对步骤（3）中整形计数后的行频信号和场频信号分别进行复制，复制成两路视频信号，分别记作视频A信号和视频B信号，并传输给视频编码单元I和视频编码单元II
（5）视频编码单元I接收FPGA单元的TFT信号后，即视频A信号，将其转换为LVDS信号，输出到LVDS接口I；视频编码单元II则接收FPGA 单元的TFT信号，即视频B信号，同样将其转换为LVDS信号，输出到LVDS接口II。
所述步骤（3）中FPGA单元可对非标准分辨率进行标准分辨率整形计数，也可以对其进行固定分辨率整形计数并输出。
所述标准分辨率为1280x800或1024x768。
所述步骤（3）中FPGA单元所设置的整形后分辨率默认为1024x768；此时FPGA单元的工作过程由以下步骤构成：
①FPGA 单元对视频解码单元转换的TFT行频数据计数为1024，当行频信号超过1024时，则固定截取前1024个显示数据；当行频信号少于1024个时，则继续计数，指导添齐到1024，18位填充数据均默认填充“000000000000000000”，实际该区域显示效果为黑屏，一般情况行频信号均不少于1024个，即便不足也是十分接近1024，此情况下显示效果上在显示器右端出现极窄的黑屏，一般很难观察到，不影响显示；
②FPGA 单元对视频解码单元转换的TFT场频数据计数为768，当行频信号超过768时，则固定截取前7684列显示数据；当场频信号少于768个时，则继续计数添齐到768，18位填充数据均默认填充“000000000000000000”；同样，实际该区域显示效果为黑屏，一般情况场频信号均不少于768个，即便不足也是十分接近768，此情况下显示效果上在显示器底端出现极窄的黑屏，一般很难观察到，不影响显示效果。
本发明的优越性在于：1、充分利用了FPGA内部丰富的硬件资源，使扩展器具有结构简单、传输数据可靠、***分工明确、便于实际应用等特点；2、该扩展器为LVDS视频采集和扩展设计，能够实现一路LVDS显示通道扩展为二路LVDS标准1024 x768显示通道，可同时输出到两个LVDS显示屏，实现多屏显示；FPGA模块可直接处理LVDS信号，无需人为干预，LVDS接口复制方便应用。
附图说明
图1是本发明所涉一种LVDS接口扩展器的整体结构示意框图。
图2是本发明所涉一种LVDS接口扩展器中视频解码单元的结构示意图。
图3是本发明所涉一种LVDS接口扩展器中视频解码单元的SN75LVDS86A芯片典型应用实施例。
具体实施方式
实施例：如图1所示，一种LVDS接口扩展器，其特征在于它包括LVDS接口、视频解码单元、FPGA单元、视频编码单元I、视频编码单元II、LVDS接口I和LVDS接口II；其中，所述LVDS接口与视频解码单元输入的连接，用于视频解码单元和计算机LVDS显示输出接口连接；所述FPGA单元的输入端连接视频解码单元的输入端，用于采集视频解码单元输出的视频解码信号，其输出端输出两路视频信号分别视频A信号和视频B信号，分别与视频编码单元I和视频编码单元II的输入端连接；所述LVDS接口I和LVDS接口II的输入端分别接收视频编码单元I和视频编码单元II的输出信号，其输出端连接用于视频显示的设备。
所述视频解码单元采用型号为SN75LVDS86A的视频解码芯片，在扩展器工作过程中，视频解码单元负责将LVDS数据转换成FPGA单元能够处理的TFT数据形式；所述SN75LVDS86A视频解码芯片有输入端A0P端子、A0M端子、A1P端子、A1M端子、A2P端子、A2M端子，分别接收来自LVDS接口的信号；所述SN75LVDS86A视频解码芯片有CLKINP端子和CLKINM端子，与LVDS接口的时钟信号连接；所述SN75LVDS86A视频解码芯片有输出数据端子D20-D0，分别与FPGA单元的数字结构连接；所述SN75LVDS86A视频解码芯片有时钟信号输出端CLKOUT，与FPGA单元的全局时钟端口连接，如图2所示，。
所述FPGA单元为EP3C5E144I7N芯片，用于数据转换和复制。
所述视频编码单元I和视频编码单元II均采用DS90CF363B的视频编码芯片。
一种LVDS接口扩展器的工作方法，其特征在于它包括以下步骤：
（1）带有LVDS视频输出接口的摄像头或LVDS视频输出设备通过LVDS接口向视频解码单元发送LVDS显示数据；
（2）视频解码单元将接收到的LVDS显示数据转换成TFT数据，并发送给FPGA单元；
（3）FPGA单元收到视频解码单元转换的TFT显示数据后，将对其进行行频、场频整形计数并复制，根据视频显示要求，可对整形后的LVDS信号分辨率进行设定，FPGA单元将根据设定好的分辨率对行频和场频信号分别进行整形计算，如果信号超出分辨率范围，则对计数进行计数截取；若信号不足，则将默认填充黑屏信号“000000000000000000”；
（4）FPGA单元对步骤（3）中整形计数后的行频信号和场频信号分别进行复制，复制成两路视频信号，分别记作视频A信号和视频B信号，并传输给视频编码单元I和视频编码单元II
（5）视频编码单元I接收FPGA单元的TFT信号后，即视频A信号，将其转换为LVDS信号，输出到LVDS接口I；视频编码单元II则接收FPGA 单元的TFT信号，即视频B信号，同样将其转换为LVDS信号，输出到LVDS接口II。
所述步骤（3）中FPGA单元可对非标准分辨率进行标准分辨率整形计数，也可以对其进行固定分辨率整形计数并输出。
所述标准分辨率为1280x800或1024x768。
所述步骤（3）中FPGA单元所设置的整形后分辨率默认为1024x768；此时FPGA单元的工作过程由以下步骤构成：
①FPGA 单元对视频解码单元转换的TFT行频数据计数为1024，当行频信号超过1024时，则固定截取前1024个显示数据；当行频信号少于1024个时，则继续计数，指导添齐到1024，18位填充数据均默认填充“000000000000000000”，实际该区域显示效果为黑屏，一般情况行频信号均不少于1024个，即便不足也是十分接近1024，此情况下显示效果上在显示器右端出现极窄的黑屏，一般很难观察到，不影响显示；
②FPGA 单元对视频解码单元转换的TFT场频数据计数为768，当行频信号超过768时，则固定截取前7684列显示数据；当场频信号少于768个时，则继续计数添齐到768，18位填充数据均默认填充“000000000000000000”；同样，实际该区域显示效果为黑屏，一般情况场频信号均不少于768个，即便不足也是十分接近768，此情况下显示效果上在显示器底端出现极窄的黑屏，一般很难观察到，不影响显示效果。
下面结合实施例及其附图对本发明进一步详细说明。
本发明设计的LVDS接口扩展器（简称扩展器，参见图1），其特征在于该扩展器包括：LVDS接口、视频解码单元、FPGA单元、视频编码单元I、视频编码单元II、LVDS接口I和LVDS接口II；所述的LVDS接口与视频解码单元单向电连接，视频解码单元与FPGA 单元单向电连接，FPGA单元与视频编码单元I单向电连接，FPGA与视频编码单元II单向电连接，视频编码单元I与LVDS接口I单向电连接，视频编码单元II与LVDS接口II单向电连接。
所述LVDS接口用于与带有LVDS接口的计算机等设备相接。实施例的LVDS接口采用常规LVDS接口。在扩展器工作过程中，LVDS接口用于视频解码单元和计算机LVDS显示输出接口连接。
所述视频解码单元用于数据协议转换。实施例的视频解码单元采用型号为SN75LVDS86A的视频解码芯片。在扩展器工作过程中，视频解码单元负责将LVDS数据转换成FPGA 单元处理的TFT数据形式。
所述FPGA 单元用于数据转换和复制。实施例的FPGA 单元采用的型号为EP3C5E144I7N。在扩展器工作过程中，FPGA单元读取视频解码单元转换的TFT数据进行行频、场频计数并复制输出，FPGA 单元不限定LVDS信号分辨率，FPGA 单元可对非标准分辨率进行标准计数1280x800、1024x768整形,也可实现某种固定分辨率输出，应用十分方便，本发明默认整形后分辨率为1024 x768。FPGA单元对视频解码单元转换的TFT行频数据计数为1024，行频信号超过1024则固定截取前1024个显示数据，行频信号少于1024个则继续计数添齐到1024，18位填充数据均默认填充“000000000000000000”，实际该区域显示效果为黑屏，一般情况行频信号均不少于1024个，即便不足也是十分接近1024，此情况下显示效果上在显示器右端出现极窄的黑屏，一般很难观察到，不影响显示。FPGA单元对视频解码单元转换的TFT场频数据计数为768，行频信号超过768则固定截取前7684列显示数据，场频信号少于768个则继续计数添齐到768，18位填充数据均默认填充“000000000000000000”，实际该区域显示效果为黑屏，一般情况场频信号均不少于768个，即便不足也是十分接近768，此情况下显示效果上在显示器底端出现极窄的黑屏，一般很难观察到，不影响显示效果。FPGA单元整形计数后数据进行了复制，其中一路与视频编码单元I连接，另外一路与视频编码单元II连接。
所述视频编码单元I用于数据协议转换。实施例的视频编码单元I视频采用型号为DS90CF363B的视频编码芯片。在扩展器工作过程中，视频编码单元I负责将FPGA 单元的TFT数据信号转化为LVDS信号，与LVDS接口I连接。
所述视频编码单元II用于数据协议转换。实施例的视频编码单元II视频采用型号为DS90CF363B的视频编码芯片。在扩展器工作过程中，视频编码单元II负责将FPGA 单元的TFT数据信号转化为LVDS信号，与LVDS接口II连接。
所述LVDS接口I用于与带有LVDS接口的计算机等设备相接。实施例的LVDS接口I采用常规LVDS接口。在扩展器工作过程中，LVDS接口I用于视频编码单元I和计算机LVDS显示接口连接。
所述LVDS接口II用于与带有LVDS接口的计算机等设备相接。实施例的LVDS接口II采用常规LVDS接口。在扩展器工作过程中，LVDS接口II用于视频编码单元II和计算机LVDS显示接口连接。
图2是 SN75LVDS86A内部结构框图，LVDS接口数据信号D0P，D0N分别与视频解码单元输入信号A0P，A0N直接连接；D1P，D1N与A1P，A1N直接连接；D2P，D2N与A2P，A2N直接连接；LVDS接口时钟信号CLKP，CLKN分别与视频解码单元时钟输入信号CLKINP，CLKINM直接连接。
视频解码单元输出数据信号D20～D0与FPGA单元数字接口直接连接，视频解码单元输出时钟信号CLKOUT（CLOCK OUT,时钟输出）与FPGA全局时钟引脚直接连接。
本发明LVDS接口扩展器通过一路LVDS接口扩展两路LVDS标准1024 x768显示接口，可同时输出到两个LVDS显示屏，实现多屏显示。
本发明LVDS接口扩展器工作过程是：计算机等设备通过LVDS接口向视频解码单元发送LVDS显示数据。视频解码单元实现LVDS数据转换成TFT数据。FPGA单元读视频解码单元转换的TFT显示数据进行行频、场频整形计数并复制，行频场频计数分别为1024x768，即信号超出则进行计数截取，信号不足默认填充黑屏信号“000000000000000000”，FPGA 单元将其中一路整形计数后TFT显示数据传出给视频编码单元I，将另外一路TFT显示数据传出给视频编码单元II。视频编码单元I接收FPGA单元的TFT信号转换为LVDS信号，输出到LVDS接口I。视频编码单元II接收FPGA 单元的TFT信号转换为LVDS信号，输出到LVDS接口II。
实施例中，本发明LVDS扩展器可将LVDS接口扩展为两路标准分辨率LVDS接口，扩展输出的LVDS显示接口输出标准1024x768显示数据，扩展了显示通道，解决了原显示信号不标准出现的偏屏、滚屏等显示缺陷，该发明LVDS接口扩展器具有信号校准功能，输出显示效果绝佳，标准双屏复制输出应用方便。
以上实施例仅是对本发明LVDS接口扩展器具体应用例子，并不限制本申请权利要求。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。
本发明未述及之处适用于现有技术。

Claims (8)

1.一种LVDS接口扩展器，其特征在于它包括LVDS接口、视频解码单元、FPGA单元、视频编码单元I、视频编码单元II、LVDS接口I和LVDS接口II；其中，所述LVDS接口与视频解码单元输入的连接，用于视频解码单元和计算机LVDS显示输出接口连接；所述FPGA单元的输入端连接视频解码单元的输入端，用于采集视频解码单元输出的视频解码信号，其输出端输出两路视频信号分别视频A信号和视频B信号，分别与视频编码单元I和视频编码单元II的输入端连接；所述LVDS接口I和LVDS接口II的输入端分别接收视频编码单元I和视频编码单元II的输出信号，其输出端连接用于视频显示的设备。
2.根据权利要求1所述一种LVDS接口扩展器，其特征在于所述视频解码单元采用型号为SN75LVDS86A的视频解码芯片，在扩展器工作过程中，视频解码单元负责将LVDS数据转换成FPGA单元能够处理的TFT数据形式；所述SN75LVDS86A视频解码芯片有输入端A0P端子、A0M端子、A1P端子、A1M端子、A2P端子、A2M端子，分别接收来自LVDS接口的信号；所述SN75LVDS86A视频解码芯片有CLKINP端子和CLKINM端子，与LVDS接口的时钟信号连接；所述SN75LVDS86A视频解码芯片有输出数据端子D20-D0，分别与FPGA单元的数字结构连接；所述SN75LVDS86A视频解码芯片有时钟信号输出端CLKOUT，与FPGA单元的全局时钟端口连接。
3.根据权利要求2所述一种LVDS接口扩展器，其特征在于所述FPGA单元为EP3C5E144I7N芯片，用于数据转换和复制。
4.根据权利要求1所述一种LVDS接口扩展器，其特征在于所述视频编码单元I和视频编码单元II均采用DS90CF363B的视频编码芯片。
5.一种LVDS接口扩展器的工作方法，其特征在于它包括以下步骤：
（1）带有LVDS视频输出接口的摄像头或LVDS视频输出设备通过LVDS接口向视频解码单元发送LVDS显示数据；
（2）视频解码单元将接收到的LVDS显示数据转换成TFT数据，并发送给FPGA单元；
（3）FPGA单元收到视频解码单元转换的TFT显示数据后，将对其进行行频、场频整形计数并复制，根据视频显示要求，可对整形后的LVDS信号分辨率进行设定，FPGA单元将根据设定好的分辨率对行频和场频信号分别进行整形计算，如果信号超出分辨率范围，则对计数进行计数截取；若信号不足，则将默认填充黑屏信号“000000000000000000”；
（4）FPGA单元对步骤（3）中整形计数后的行频信号和场频信号分别进行复制，复制成两路视频信号，分别记作视频A信号和视频B信号，并传输给视频编码单元I和视频编码单元II
（5）视频编码单元I接收FPGA单元的TFT信号后，即视频A信号，将其转换为LVDS信号，输出到LVDS接口I；视频编码单元II则接收FPGA 单元的TFT信号，即视频B信号，同样将其转换为LVDS信号，输出到LVDS接口II。
6.根据权利要求5所述一种LVDS接口扩展器的工作方法，其特征在于所述步骤（3）中FPGA单元可对非标准分辨率进行标准分辨率整形计数，也可以对其进行固定分辨率整形计数并输出。
7.根据权利要求5所述一种LVDS接口扩展器的工作方法，其特征在于所述标准分辨率为1280x800或1024x768。
8.根据权利要求5所述一种LVDS接口扩展器的工作方法，其特征在于所述步骤（3）中FPGA单元所设置的整形后分辨率默认为1024x768；此时FPGA单元的工作过程由以下步骤构成：
①FPGA 单元对视频解码单元转换的TFT行频数据计数为1024，当行频信号超过1024时，则固定截取前1024个显示数据；当行频信号少于1024个时，则继续计数，指导添齐到1024，18位填充数据均默认填充“000000000000000000”，实际该区域显示效果为黑屏，一般情况行频信号均不少于1024个，即便不足也是十分接近1024，此情况下显示效果上在显示器右端出现极窄的黑屏，一般很难观察到，不影响显示；
②FPGA 单元对视频解码单元转换的TFT场频数据计数为768，当行频信号超过768时，则固定截取前7684列显示数据；当场频信号少于768个时，则继续计数添齐到768，18位填充数据均默认填充“000000000000000000”；同样，实际该区域显示效果为黑屏，一般情况场频信号均不少于768个，即便不足也是十分接近768，此情况下显示效果上在显示器底端出现极窄的黑屏，一般很难观察到，不影响显示效果。
CN201811138496.3A 2018-09-28 2018-09-28 一种lvds接口扩展器及其工作方法 Withdrawn CN109168072A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811138496.3A CN109168072A (zh) 2018-09-28 2018-09-28 一种lvds接口扩展器及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811138496.3A CN109168072A (zh) 2018-09-28 2018-09-28 一种lvds接口扩展器及其工作方法

Publications (1)

Publication Number Publication Date
CN109168072A true CN109168072A (zh) 2019-01-08

Family

ID=64892927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811138496.3A Withdrawn CN109168072A (zh) 2018-09-28 2018-09-28 一种lvds接口扩展器及其工作方法

Country Status (1)

Country Link
CN (1) CN109168072A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112351223A (zh) * 2020-09-24 2021-02-09 天津市英贝特航天科技有限公司 基于fpga的多视频扩展***及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193217A (zh) * 2006-11-21 2008-06-04 青岛海信电器股份有限公司 具有双路lvds输出电路的液晶电视机
CN103873044A (zh) * 2012-12-13 2014-06-18 比亚迪股份有限公司 低压差分信号lvds结构电路
CN203787067U (zh) * 2014-04-18 2014-08-20 中国兵器工业计算机应用技术研究所 一种液晶屏显示信号扩展装置
KR20150115518A (ko) * 2014-04-04 2015-10-14 (주)큐랩스 Lvds 영상 시뮬레이터 및 이를 이용한 디스플레이패널 검사방법
CN105491373A (zh) * 2015-12-05 2016-04-13 武汉精测电子技术股份有限公司 一种lvds视频信号单路转多路的装置及方法
CN106791649A (zh) * 2016-12-21 2017-05-31 Tcl数码科技（深圳）有限责任公司 一种可实现双屏显示的显示***及显示方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193217A (zh) * 2006-11-21 2008-06-04 青岛海信电器股份有限公司 具有双路lvds输出电路的液晶电视机
CN103873044A (zh) * 2012-12-13 2014-06-18 比亚迪股份有限公司 低压差分信号lvds结构电路
KR20150115518A (ko) * 2014-04-04 2015-10-14 (주)큐랩스 Lvds 영상 시뮬레이터 및 이를 이용한 디스플레이패널 검사방법
CN203787067U (zh) * 2014-04-18 2014-08-20 中国兵器工业计算机应用技术研究所 一种液晶屏显示信号扩展装置
CN105491373A (zh) * 2015-12-05 2016-04-13 武汉精测电子技术股份有限公司 一种lvds视频信号单路转多路的装置及方法
CN106791649A (zh) * 2016-12-21 2017-05-31 Tcl数码科技（深圳）有限责任公司 一种可实现双屏显示的显示***及显示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112351223A (zh) * 2020-09-24 2021-02-09 天津市英贝特航天科技有限公司 基于fpga的多视频扩展***及方法

Similar Documents

Publication Publication Date Title
CN104932124B (zh) 基于fpga的图形信号产生装置及方法
CN102413322A (zh) 一种基于行同步的航空电子数字视频总线成帧***及其方法
CN106126380A (zh) 一种基于fpga的lvds接口测试方法及***
CN103957374A (zh) 一种基于dp接口的8k超高清显示***
CN103475894B (zh) 一种3d腹腔镜视频处理方法
CN105427772A (zh) 共用协议层的多通道显示接口信号生成***及方法
CN105023549A (zh) 分辨率自适应的mipi图形信号产生装置及方法
CN109413397A (zh) 一种低延时分辨率自适应视频光纤传输编解码方法
CN102082951A (zh) 一种图像信号的传输方法、装置以及格式化方法、装置
CN102724433A (zh) 一种实现多种视频信号画面合成的方法与装置
CN114245029B (zh) 基于fpga的数据流处理方法、装置及pg设备
CN101814269A (zh) 全彩led点阵上同时显示实时多画面的方法及装置
CN110933382A (zh) 一种基于fpga实现的车载视频图像画中画显示方法
CN104809996A (zh) 基于fpga实现mipi多种lane数的数据信号的方法和装置
CN109194928A (zh) 一种任意分辨率Camera link视频转SDI视频的方法及装置
CN103997615A (zh) 一种基于FPGA的Camera Link转SD/HD-SDI的装置
CN202077127U (zh) 一种视频信号格式转换电路
CN105975237A (zh) 一种拼接屏多级同步显示方法
CN104796654A (zh) 基于fpga实现8lane、16lane mipi信号的方法和装置
CN109168072A (zh) 一种lvds接口扩展器及其工作方法
CN109495707A (zh) 一种高速视频采集传输***及方法
CN107135329A (zh) 一种拼接屏多级同步视频监控方法
CN105516633B (zh) 一种图像处理***
CN204929022U (zh) 一种可回显高清视频信号的视频拼接处理器
CN201681588U (zh) 全彩led点阵上同时显示实时多画面的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190108

WW01 Invention patent application withdrawn after publication
DD01 Delivery of document by public notice

Addressee: Li Yuanyuan

Document name: Refund approval notice

DD01 Delivery of document by public notice