CN109166838A - 顶层金属键合垫的引出结构及其制造方法 - Google Patents

顶层金属键合垫的引出结构及其制造方法 Download PDF

Info

Publication number
CN109166838A
CN109166838A CN201810992761.8A CN201810992761A CN109166838A CN 109166838 A CN109166838 A CN 109166838A CN 201810992761 A CN201810992761 A CN 201810992761A CN 109166838 A CN109166838 A CN 109166838A
Authority
CN
China
Prior art keywords
layer
window
bond pad
level metallic
metallic bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810992761.8A
Other languages
English (en)
Inventor
遇寒
蔡莹
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810992761.8A priority Critical patent/CN109166838A/zh
Publication of CN109166838A publication Critical patent/CN109166838A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种顶层金属键合垫的引出结构，顶层金属键合垫由表面形成有TiN层的顶层金属层进行光刻刻蚀形成，引出结构包括第一窗口和第二窗口，第二窗口位于第一窗口内；在TiN层的表面形成有第一介质层，第一窗口由对第一窗口区域的第一介质层和TiN层进行刻蚀并完全去除形成；在第一窗口外的第一介质层的表面以及第一窗口的侧面和第一窗口底部的顶层金属层的表面形成有第二介质层，第二窗口由对第二窗口区域的第二介质层进行刻蚀并完全去除形成；在第二窗口的侧面和所述第一窗口的侧面之间保留有第二介质层并组成隔离结构。本发明还公开了一种顶层金属键合垫的引出结构的制造方法。本发明能防止TiN层被氟腐蚀。

Description

顶层金属键合垫的引出结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种顶层金属键合垫的引出结构。本发明还涉及一种顶层金属键合垫的引出结构的制造方法。
背景技术
射频横向双扩散场效应管(RFLDMOS)具有高工作频率、高耐压、高输出功率、高增益、高线性等优点，被广泛应用在移动发射基站、广播电视发射基站等，宽带频率调制发射机，机载应答器，雷达***等；基于其应用领域，产品的可靠性要求较高，其中有一个高温湿高电压加速应力测试，高温湿高电压的条件如温度为160度，湿度为85％，漏端偏置电压为56伏即80％的击穿电压，高温湿高电压加速应力测试是在高温高湿度及漏端偏压下对封装产品进行的测试；在此测试条件下，芯片表面的痕量氟离子和顶层金属层表面的氮化钛会产生电化学反应，对金属表面形成腐蚀。
去除顶层金属层表面的氮化钛可以避免电化学反应的发生，但这会引起两个问题，一是氮化钛是抗反射层，去除后会对顶层金属层的光刻造成影响，二是RFLDMOS是由并联的多指栅形成的功率器件，器件宽度较大，而每指漏极的工作电流较大，去除表面氮化钛会影响器件的电迁移能力。
发明内容
本发明所要解决的技术问题是提供一种顶层金属键合垫的引出结构，能防止顶层金属层表面的TiN直接暴露，从而能防止TiN被氟腐蚀；同时能在顶层金属层的表面保留TiN，提高对顶层金属层的光刻能力以及提高器件的电迁移能力。为此，本发明还提供一种顶层金属键合垫的引出结构的制造方法。
为解决上述技术问题，本发明提供的顶层金属键合垫的引出结构包括：
顶层金属键合垫由表面形成有TiN层的顶层金属层进行光刻刻蚀形成。
所述顶层金属键合垫的顶部形成有引出结构，所述引出结构用于将所述顶层金属键合垫和外部电极连接。
所述引出结构包括第一窗口和第二窗口，所述第二窗口的横向尺寸小于所述第一窗口的横向尺寸且所述第二窗口位于所述第一窗口内。
在所述TiN层的表面形成有第一介质层，所述第一窗口由对所述第一窗口区域的所述第一介质层和所述TiN层进行刻蚀并完全去除形成，所述第一窗口内直接露出所述顶层金属层的表面。
在所述第一窗口外的所述第一介质层的表面以及所述第一窗口的侧面和所述第一窗口底部的所述顶层金属层的表面形成有第二介质层，所述第二窗口由对所述第二窗口区域的所述第二介质层进行刻蚀并完全去除形成，所述第二窗口内直接露出所述顶层金属层的表面。
在所述第二窗口的侧面和所述第一窗口的侧面之间保留有所述第二介质层并由保留的所述第二介质层组成隔离结构，所述隔离结构防止所述TiN暴露在所述第二窗口内，从而防止所述TiN层被氟腐蚀。
进一步的改进是，所述顶层金属键合垫为RFLDMOS的顶层金属电极对应的顶层金属键合垫。
进一步的改进是，所述RFLDMOS由多个单元结构并联而成；所述RFLDMOS的各单元结构包括由所述顶层金属层图形化形成的源极、栅极和漏极。
进一步的改进是，由所述RFLDMOS的各单元结构的所述源极、所述栅极和所述漏极组成所述RFLDMOS的顶层金属电极。
所述RFLDMOS的各单元结构的所述栅极都连接到同一个顶层金属键合垫并呈多指结构。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫。
进一步的改进是，所述第一介质层由第一氧化层组成。
所述第二介质层由第二氧化层和第三氮化层叠加而成。
进一步的改进是，所述第一氧化层的厚度为
进一步的改进是，所述隔离结构的宽度为5微米以上。
进一步的改进是，所述隔离结构的宽度为10微米。
为解决上述技术问题，本发明提供的顶层金属键合垫的引出结构的制造方法包括如下步骤：
步骤一、在顶层金属层的表面形成TiN层，对所述顶层金属层进行光刻刻蚀形成所述顶层金属层的图形结构，所述顶层金属层的图形结构包括顶层金属键合垫。
步骤二、在所述顶层金属键合垫的顶部形成引出结构，所述引出结构用于将所述顶层金属键合垫和外部电极连接，包括如下分步骤：
步骤21、形成第一介质层，所述第一介质层覆盖在所述顶层金属层的图形结构的所述TiN层的表面以及所述顶层金属层的图形结构外的表面。
步骤22、光刻定义出第一窗口的形成区域，采用刻蚀工艺去除所述第一窗口的形成区域的所述第一介质层和所述TiN层形成所述第一窗口；所述第一窗口位于对应的所述顶层金属键合垫区域内，所述第一窗口内直接露出所述顶层金属层的表面。
步骤23、形成第二介质层，所述第二介质层覆盖在所述第一窗口外的所述第一介质层的表面以及所述第一窗口的侧面和所述第一窗口底部的所述顶层金属层的表面。
步骤24、光刻定义出第二窗口的形成区域，采用刻蚀工艺去除所述第二窗口的形成区域的所述第二介质层形成所述第二窗口；所述第二窗口的横向尺寸小于所述第一窗口的横向尺寸且所述第二窗口位于所述第一窗口内；所述第二窗口内直接露出所述顶层金属层的表面。
在所述第二窗口的侧面和所述第一窗口的侧面之间保留有所述第二介质层并由保留的所述第二介质层组成隔离结构，所述隔离结构防止所述TiN暴露在所述第二窗口内，从而防止所述TiN层被氟腐蚀。
进一步的改进是，所述顶层金属键合垫为RFLDMOS的顶层金属电极对应的顶层金属键合垫。
进一步的改进是，所述RFLDMOS由多个单元结构并联而成；所述RFLDMOS的各单元结构包括由所述顶层金属层图形化形成的源极、栅极和漏极。
进一步的改进是，由所述RFLDMOS的各单元结构的所述源极、所述栅极和所述漏极组成所述RFLDMOS的顶层金属电极。
所述RFLDMOS的各单元结构的所述栅极都连接到同一个顶层金属键合垫并呈多指结构。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫。
进一步的改进是，所述第一介质层由第一氧化层组成。
所述第二介质层由第二氧化层和第三氮化层叠加而成。
进一步的改进是，所述第一氧化层的厚度为
进一步的改进是，所述隔离结构的宽度为5微米以上。
本发明通过在顶层金属键合垫的引出结构中进行双窗口的设置，通过较大的第一窗口将TiN层从顶层金属层表面打开，通过较小的第二窗口在第一窗口的内侧形成保护TiN层的隔离结构，第二窗口内侧作为引出顶层金属键合垫的顶层金属层的引出结构区域，隔离结构从侧面对TiN进行保护并防止TiN层暴露在引出结构区域中，从而防止TiN层被氟腐蚀；这样使得本发明的顶层金属键合垫的引出结构特别能适用于RFLDMOS中并用于对RFLDMOS进行高温湿稿电压加速应力测试。
另外，由于本发明在顶层金属层的表面保留了TiN层，故能提高对顶层金属层的光刻能力以及提高器件的电迁移能力。
本发明的第一窗口和第二窗口分别是通过对介质层进行光刻刻蚀形成，能在保证总的介质层的厚度不变的条件下增加一次光刻和刻蚀工艺即可实现，制造工艺方法成熟，在生产中不容易发生问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例顶层金属键合垫的引出结构的版图；
图2是本发明实施例顶层金属键合垫的引出结构的剖面图；
图3A-图3B是本发明实施例顶层金属键合垫的引出结构的制造方法各步骤中的结构剖面图。
具体实施方式
如图1所示，是本发明实施例顶层金属键合垫1的引出结构的版图；如图2所示，是本发明实施例顶层金属键合垫1的引出结构的剖面图；本发明实施例顶层金属键合垫1的引出结构包括：
顶层金属键合垫1由表面形成有TiN层102的顶层金属层101进行光刻刻蚀形成。
所述顶层金属键合垫1的顶部形成有引出结构，所述引出结构用于将所述顶层金属键合垫1和外部电极连接。
所述引出结构包括第一窗口3和第二窗口4，所述第二窗口4的横向尺寸小于所述第一窗口3的横向尺寸且所述第二窗口4位于所述第一窗口3内。
在所述TiN层102的表面形成有第一介质层103，所述第一窗口3由对所述第一窗口3区域的所述第一介质层103和所述TiN层102进行刻蚀并完全去除形成，所述第一窗口3内直接露出所述顶层金属层101的表面。
在所述第一窗口3外的所述第一介质层103的表面以及所述第一窗口3的侧面和所述第一窗口3底部的所述顶层金属层101的表面形成有第二介质层104，所述第二窗口4由对所述第二窗口4区域的所述第二介质层104进行刻蚀并完全去除形成，所述第二窗口4内直接露出所述顶层金属层101的表面。
在所述第二窗口4的侧面和所述第一窗口3的侧面之间保留有所述第二介质层104并由保留的所述第二介质层104组成隔离结构，所述隔离结构防止所述TiN暴露在所述第二窗口4内，从而防止所述TiN层102被氟腐蚀。
所述隔离结构的宽度为5微米以上；更佳选择为，所述隔离结构的宽度为10微米。本发明实施例中，所述第二窗口4的横向尺寸和所述第一窗口3的横向尺寸是指所述第一窗口3和所述第二窗口4的俯视面上的尺寸。从图1可以看出，所述第一窗口3和所述第二窗口4都是长方形，所述第一窗口3和所述第二窗口4的横向尺寸包括了长度和宽度，所述第一窗口3和所述第二窗口4的对应边之间的间距即为所述隔离结构的宽度，如：所述第一窗口3和所述第二窗口4的对应的长度边之间的间距和对应的宽度边之间的间距为对应的所述隔离结构的宽度。由于所述第二窗口4在长度方向上和宽度方向上都具有两条边以及对应的两个所述隔离结构，当所述隔离结构的宽度为5微米以上，则所述第一窗口3和所述第二窗口4的对应边的尺寸差值为2个所述隔离结构的宽度，也即所述第一窗口3和所述第二窗口4的长度边的差值为10微米以上，所述第一窗口3和所述第二窗口4的宽度边的差值为10微米以上。而当所述隔离结构的宽度取较佳的10微米时，所述第一窗口3和所述第二窗口4的长度边的差值和宽度边的差值则都为20微米。
本发明实施例中，所述顶层金属键合垫1为RFLDMOS的顶层金属电极2对应的顶层金属键合垫1。
所述RFLDMOS由多个单元结构并联而成；所述RFLDMOS的各单元结构包括由所述顶层金属层101图形化形成的源极、栅极和漏极。
由所述RFLDMOS的各单元结构的所述源极、所述栅极和所述漏极组成所述RFLDMOS的顶层金属电极2。
所述RFLDMOS的各单元结构的所述栅极都连接到同一个顶层金属键合垫1并呈多指结构。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫1。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫1。
通过设置各所述顶层金属电极2对应的顶层金属键合垫1后，就能通过对应的顶层金属键合垫1给所述RFLDMOS的各单元结构的对应的所述源极、所述栅极和所述漏极加电压。
所述第一介质层103由第一氧化层组成。所述第一氧化层的厚度为
所述第二介质层104由第二氧化层104a和第三氮化层104b叠加而成。
本发明实施例通过在顶层金属键合垫1的引出结构中进行双窗口的设置，通过较大的第一窗口3将TiN层102从顶层金属层101表面打开，通过较小的第二窗口4在第一窗口3的内侧形成保护TiN层102的隔离结构，第二窗口4内侧作为引出顶层金属键合垫1的顶层金属层101的引出结构区域，隔离结构从侧面对TiN进行保护并防止TiN层102暴露在引出结构区域中，从而防止TiN层102被氟腐蚀；这样使得本发明的顶层金属键合垫1的引出结构特别能适用于RFLDMOS中并用于对RFLDMOS进行高温湿稿电压加速应力测试。
另外，由于本发明实施例在顶层金属层101的表面保留了TiN层102，故能提高对顶层金属层101的光刻能力以及提高器件的电迁移能力。
本发明实施例的第一窗口3和第二窗口4分别是通过对介质层进行光刻刻蚀形成，能在保证总的介质层的厚度不变的条件下增加一次光刻和刻蚀工艺即可实现，制造工艺方法成熟，在生产中不容易发生问题。
如图3A至图3B所示，是本发明实施例顶层金属键合垫1的引出结构的制造方法各步骤中的结构剖面图，本发明实施例顶层金属键合垫1的引出结构的制造方法包括如下步骤：
步骤一、如图3A所示，在顶层金属层101的表面形成TiN层102，对所述顶层金属层101进行光刻刻蚀形成所述顶层金属层101的图形结构，所述顶层金属层101的图形结构包括顶层金属键合垫1。在所述顶层金属层101的表面形成所述TiN102，所述TiN102能作为所述顶层金属层101的光刻过程中的抗反射层，从而提高对所述顶层金属层101的光刻能力，防止所述顶层金属层101的光刻出错。
步骤二、在所述顶层金属键合垫1的顶部形成引出结构，所述引出结构用于将所述顶层金属键合垫1和外部电极连接，包括如下分步骤：
步骤21、如图3A所示，形成第一介质层103，所述第一介质层103覆盖在所述顶层金属层101的图形结构的所述TiN层102的表面以及所述顶层金属层101的图形结构外的表面。
步骤22、如图3A所示，光刻定义出第一窗口3的形成区域，采用刻蚀工艺去除所述第一窗口3的形成区域的所述第一介质层103和所述TiN层102形成所述第一窗口3；所述第一窗口3位于对应的所述顶层金属键合垫1区域内，所述第一窗口3内直接露出所述顶层金属层101的表面。
步骤23、如图3B所示，形成第二介质层104，所述第二介质层104覆盖在所述第一窗口3外的所述第一介质层103的表面以及所述第一窗口3的侧面和所述第一窗口3底部的所述顶层金属层101的表面。
本发明实施例方法中，所述第一介质层103由第一氧化层组成。所述第一氧化层的厚度为所述第二介质层104由第二氧化层104a和第三氮化层104b叠加而成。
步骤24、如图2所示，光刻定义出第二窗口4的形成区域，采用刻蚀工艺去除所述第二窗口4的形成区域的所述第二介质层104形成所述第二窗口4；所述第二窗口4的横向尺寸小于所述第一窗口3的横向尺寸且所述第二窗口4位于所述第一窗口3内；所述第二窗口4内直接露出所述顶层金属层101的表面。
在所述第二窗口4的侧面和所述第一窗口3的侧面之间保留有所述第二介质层104并由保留的所述第二介质层104组成隔离结构，所述隔离结构防止所述TiN暴露在所述第二窗口4内，从而防止所述TiN层102被氟腐蚀。
所述隔离结构的宽度为5微米以上；更佳选择为，所述隔离结构的宽度为10微米。从图1可以看出，所述第一窗口3和所述第二窗口4都是长方形，所述第一窗口3和所述第二窗口4的对应边之间的间距即为所述隔离结构的宽度。所述隔离结构的宽度为5微米以上，则所述第一窗口3和所述第二窗口4的对应边的尺寸相差10微米以上。
本发明实施例方法中，所述顶层金属键合垫1为RFLDMOS的顶层金属电极2对应的顶层金属键合垫1。
所述RFLDMOS由多个单元结构并联而成；所述RFLDMOS的各单元结构包括由所述顶层金属层101图形化形成的源极、栅极和漏极。
由所述RFLDMOS的各单元结构的所述源极、所述栅极和所述漏极组成所述RFLDMOS的顶层金属电极2。
所述RFLDMOS的各单元结构的所述栅极都连接到同一个顶层金属键合垫1并呈多指结构。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫1。
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫1。
通过设置各所述顶层金属电极2对应的顶层金属键合垫1后，就能通过对应的顶层金属键合垫1给所述RFLDMOS的各单元结构的对应的所述源极、所述栅极和所述漏极加电压。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种顶层金属键合垫的引出结构，其特征在于，包括：
顶层金属键合垫由表面形成有TiN层的顶层金属层进行光刻刻蚀形成；
所述顶层金属键合垫的顶部形成有引出结构，所述引出结构用于将所述顶层金属键合垫和外部电极连接；
所述引出结构包括第一窗口和第二窗口，所述第二窗口的横向尺寸小于所述第一窗口的横向尺寸且所述第二窗口位于所述第一窗口内；
在所述TiN层的表面形成有第一介质层，所述第一窗口由对所述第一窗口区域的所述第一介质层和所述TiN层进行刻蚀并完全去除形成，所述第一窗口内直接露出所述顶层金属层的表面；
在所述第一窗口外的所述第一介质层的表面以及所述第一窗口的侧面和所述第一窗口底部的所述顶层金属层的表面形成有第二介质层，所述第二窗口由对所述第二窗口区域的所述第二介质层进行刻蚀并完全去除形成，所述第二窗口内直接露出所述顶层金属层的表面；
在所述第二窗口的侧面和所述第一窗口的侧面之间保留有所述第二介质层并由保留的所述第二介质层组成隔离结构，所述隔离结构防止所述TiN暴露在所述第二窗口内，从而防止所述TiN层被氟腐蚀。
2.如权利要求1所述的顶层金属键合垫的引出结构，其特征在于：所述顶层金属键合垫为RFLDMOS的顶层金属电极对应的顶层金属键合垫。
3.如权利要求2所述的顶层金属键合垫的引出结构，其特征在于：所述RFLDMOS由多个单元结构并联而成；所述RFLDMOS的各单元结构包括由所述顶层金属层图形化形成的源极、栅极和漏极。
4.如权利要求3所述的顶层金属键合垫的引出结构，其特征在于：由所述RFLDMOS的各单元结构的所述源极、所述栅极和所述漏极组成所述RFLDMOS的顶层金属电极；
所述RFLDMOS的各单元结构的所述栅极都连接到同一个顶层金属键合垫并呈多指结构；
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫；
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫。
5.如权利要求1所述的顶层金属键合垫的引出结构，其特征在于：所述第一介质层由第一氧化层组成；
所述第二介质层由第二氧化层和第三氮化层叠加而成。
6.如权利要求5所述的顶层金属键合垫的引出结构，其特征在于：所述第一氧化层的厚度为
7.如权利要求1所述的顶层金属键合垫的引出结构，其特征在于：所述隔离结构的宽度为5微米以上。
8.如权利要求1所述的顶层金属键合垫的引出结构，其特征在于：所述隔离结构的宽度为10微米。
9.一种顶层金属键合垫的引出结构的制造方法，其特征在于，包括如下步骤：
步骤一、在顶层金属层的表面形成TiN层，对所述顶层金属层进行光刻刻蚀形成所述顶层金属层的图形结构，所述顶层金属层的图形结构包括顶层金属键合垫；
步骤二、在所述顶层金属键合垫的顶部形成引出结构，所述引出结构用于将所述顶层金属键合垫和外部电极连接，包括如下分步骤：
步骤21、形成第一介质层，所述第一介质层覆盖在所述顶层金属层的图形结构的所述TiN层的表面以及所述顶层金属层的图形结构外的表面；
步骤22、光刻定义出第一窗口的形成区域，采用刻蚀工艺去除所述第一窗口的形成区域的所述第一介质层和所述TiN层形成所述第一窗口；所述第一窗口位于对应的所述顶层金属键合垫区域内，所述第一窗口内直接露出所述顶层金属层的表面；
步骤23、形成第二介质层，所述第二介质层覆盖在所述第一窗口外的所述第一介质层的表面以及所述第一窗口的侧面和所述第一窗口底部的所述顶层金属层的表面；
步骤24、光刻定义出第二窗口的形成区域，采用刻蚀工艺去除所述第二窗口的形成区域的所述第二介质层形成所述第二窗口；所述第二窗口的横向尺寸小于所述第一窗口的横向尺寸且所述第二窗口位于所述第一窗口内；所述第二窗口内直接露出所述顶层金属层的表面；
在所述第二窗口的侧面和所述第一窗口的侧面之间保留有所述第二介质层并由保留的所述第二介质层组成隔离结构，所述隔离结构防止所述TiN暴露在所述第二窗口内，从而防止所述TiN层被氟腐蚀。
10.如权利要求9所述的顶层金属键合垫的引出结构的制造方法，其特征在于：所述顶层金属键合垫为RFLDMOS的顶层金属电极对应的顶层金属键合垫。
11.如权利要求10所述的顶层金属键合垫的引出结构的制造方法，其特征在于：所述RFLDMOS由多个单元结构并联而成；所述RFLDMOS的各单元结构包括由所述顶层金属层图形化形成的源极、栅极和漏极。
12.如权利要求11所述的顶层金属键合垫的引出结构的制造方法，其特征在于：由所述RFLDMOS的各单元结构的所述源极、所述栅极和所述漏极组成所述RFLDMOS的顶层金属电极；
所述RFLDMOS的各单元结构的所述栅极都连接到同一个顶层金属键合垫并呈多指结构；
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫；
所述RFLDMOS的各单元结构的所述源极都连接同一个顶层金属键合垫。
13.如权利要求9所述的顶层金属键合垫的引出结构的制造方法，其特征在于：所述第一介质层由第一氧化层组成；
所述第二介质层由第二氧化层和第三氮化层叠加而成。
14.如权利要求13所述的顶层金属键合垫的引出结构的制造方法，其特征在于：所述第一氧化层的厚度为
15.如权利要求9所述的顶层金属键合垫的引出结构的制造方法，其特征在于：所述隔离结构的宽度为5微米以上。
CN201810992761.8A 2018-08-29 2018-08-29 顶层金属键合垫的引出结构及其制造方法 Pending CN109166838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810992761.8A CN109166838A (zh) 2018-08-29 2018-08-29 顶层金属键合垫的引出结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810992761.8A CN109166838A (zh) 2018-08-29 2018-08-29 顶层金属键合垫的引出结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109166838A true CN109166838A (zh) 2019-01-08

Family

ID=64893269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810992761.8A Pending CN109166838A (zh) 2018-08-29 2018-08-29 顶层金属键合垫的引出结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109166838A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111929559A (zh) * 2020-07-02 2020-11-13 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 大气中子导致的功率器件的失效率评估方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855467A (zh) * 2005-03-25 2006-11-01 三洋电机株式会社 半导体装置及其制造方法
JP2007103593A (ja) * 2005-10-03 2007-04-19 Seiko Instruments Inc 半導体装置及びその製造方法
CN101894815A (zh) * 2009-05-20 2010-11-24 瑞萨电子株式会社 半导体器件及其制造方法
CN101866866B (zh) * 2009-04-16 2015-04-22 瑞萨电子株式会社 半导体集成电路器件及其制造方法
US20150137125A1 (en) * 2009-05-20 2015-05-21 Renesas Electronics Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855467A (zh) * 2005-03-25 2006-11-01 三洋电机株式会社 半导体装置及其制造方法
JP2007103593A (ja) * 2005-10-03 2007-04-19 Seiko Instruments Inc 半導体装置及びその製造方法
CN101866866B (zh) * 2009-04-16 2015-04-22 瑞萨电子株式会社 半导体集成电路器件及其制造方法
CN101894815A (zh) * 2009-05-20 2010-11-24 瑞萨电子株式会社 半导体器件及其制造方法
US20150137125A1 (en) * 2009-05-20 2015-05-21 Renesas Electronics Corporation Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111929559A (zh) * 2020-07-02 2020-11-13 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 大气中子导致的功率器件的失效率评估方法及装置

Similar Documents

Publication Publication Date Title
CN102157397B (zh) 形成电磁保护半导体管芯的方法及半导体管芯
US7741715B2 (en) Crack stop and moisture barrier
CN104617043B (zh) 元件的制造方法
CN113953689A (zh) 一种晶圆的切割方法
TWI819195B (zh) 場效電晶體及半導體裝置
CN101924110A (zh) 一种体区接触的soi晶体管结构及其制备方法
CN104241131A (zh) 金属栅极晶体管的形成方法
CN109166838A (zh) 顶层金属键合垫的引出结构及其制造方法
WO2008079691A2 (en) Semiconductor die with separation trench etch and passivation
CN108091658A (zh) 闪存的工艺集成结构和方法
CN111986991A (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
CN107068741A (zh) 半导体装置及其制造方法
CN114226984B (zh) 一种晶圆的切割方法
US6858471B1 (en) Semiconductor substrate with trenches for reducing substrate resistance
US20140061805A1 (en) Semiconductor device and method for manufacturing
CN103077941B (zh) 垂直静电放电保护元件及其制作方法
TWI466181B (zh) 形成具有較小高差之半導體元件導電接觸的方法，形成半導體元件之方法
TWI414051B (zh) 半導體結構及其製造方法
CN109920756A (zh) 芯片密封圈及其形成方法
JP2006100481A (ja) 半導体装置
TW200715536A (en) Flash memory structure and method for fabricating the same
JP4470171B2 (ja) 半導体チップ、その製造方法およびその用途
TW201336071A (zh) 半導體結構及其形成方法
CN108365011B (zh) 一种基于封装应变技术的应变nmosfet
JPH0329328A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190108

RJ01 Rejection of invention patent application after publication