CN109155643A

CN109155643A - 数字波束形成***和方法

Info

Publication number: CN109155643A
Application number: CN201780028108.3A
Authority: CN
Inventors: D.赖尼什; A.弗里德曼; D.戈伯曼; Y.加特; L.本韦尼斯蒂
Original assignee: Sardisfield Uk Ltd
Current assignee: Sardisfield Uk Ltd
Priority date: 2016-03-07
Filing date: 2017-03-07
Publication date: 2019-01-04
Also published as: IL261538A; EP3427394A4; EP3427394A1; US20190089434A1; EP3427394B1; US10432283B2; WO2017153985A1; IL261538B

Abstract

公开一种新的数字基带波束形成***，包括多个数字基带波束形成通道，该多个数字基带波束形成通道配置并且可操作以用于经由通道端口来连接到与相应天线元件关联的多个天线通道，以用于经过所述多个天线元件对于对数据流进行编码的一个或多个波形信号进行传送和接收的至少一个。数字基带波束形成通道配置并且可操作以将选择性幅值的相位和时间延迟的至少一个应用于与对由多个天线元件所传送和/或接收的波形信号进行编码的数据流关联的基带信号，由此对所述波形信号进行波束形成，以便通过所述波形来产生与相应传播方向关联的一个或多个数据编码波束并且分别对所述数据流进行编码。数字基带波束形成***可在芯片(例如硅芯片)中实现，以及可配置并且可操作以用于构成包括多个这类波束形成芯片(其可连接到天线阵列的天线元件的相应编组)的可缩放阵列，以用于执行通过天线元件的相应编组对波束形成波形信号进行传送和接收的至少一个。

Description

数字波束形成***和方法

技术领域

本发明处于天线信号的可导向波束形成领域，以及更具体来说涉及数字波束形成技术。

背景技术

波束形成技术是一般已知的，并且通常在使用天线元件阵列的天线***中执行，以用于创建定向天线图(波束)或者接收来自特定方向的波束。这类已知技术通常针对提供预期天线图，即，天线***的预期增益和定向性(如与旁瓣相比的主瓣幅度)等。

所指定种类的常规天线***极大地依靠模拟信号处理，其通常工作在带通(RF)频率体系(其中通带以载波频率为中心)，以便以正确时间和/或相位延迟来致动天线元件的有源部件，以便由天线阵列来产生预期波束。

发明内容

基于模拟信号处理的常规天线***采用模拟处理通道的实现是麻烦和高费用的，特别是当要求大天线阵列(具有天线辐射部件的大尺寸和/或天线元件的大数量)时。这可能归因于如下事实：RF传输线和模拟RF处理模块对经过其中传播的模拟信号引入各种伪影，并且因而其中还遭受天线元件之间的信号参数(即，增益、相位、频率参数)的失配，这使波束形成精度退化。这对大规模天线(其具有需要校准的长传输线)更为关键。

本发明涉及一种数字***，其例如实现为硅芯片，以用于实现多种新电子导向阵列天线(ESAA)类型，其特征在于极小尺寸、低功率消耗和低成本。该***可配置成以数字方式工作在待传送/接收信号的基带，以用于引入已经在基带中的正确相位和/或时间延迟，同时还补偿产生于模拟RF前端(其连接在***与天线之间)的模拟伪影。另外，该***提供用于大规模天线的构造的可缩放架构。

电子导向阵列天线(ESAA)是一种天线阵列，其中为天线馈电的相应信号的相对相位或延迟按照如下方式来设置：使得阵列的有效辐射图沿预期方向被增强，而同时沿非预期方向被抑制。天线之间的关系(相对延迟、相位、增益等)可以是固定的或者可以是可调整的。

根据具体情况，按照本发明的实施例所理解的芯片或芯片集合允许它在ESAA内的集成，使得设计可缩放以满足所要求天线大小和波束数量。芯片和ESAA可选地还可包括自校准电路。

按照本发明的广义方面，提供一种***(例如数字基带波束形成芯片)，其包括：多个数字基带波束形成通道，配置并且可操作以用于经由通道端口来连接到与相应天线元件关联的多个天线通道。以用于经过多个天线元件对于对数据流进行编码的一个或多个波形信号进行传送和接收的至少一个；其中所述数字基带波束形成通道配置并且可操作以便将选择性幅值的相位和时间延迟中的至少一个应用于与对通过多个天线元件所传送和/或接收的波形信号进行编码的数据流关联的基带信号，由此对所述波形信号进行波束形成以通过所述波形来产生与相应传播方向关联的一个或多个数据编码波束，并且分别对所述数据流进行编码。

数字基带波束形成通道可配置并且可操作以便将选择性真实时间延迟应用于经过其中所传递的基带信号，由此对所述波形信号进行波束形成。例如，每个数据流采取经过所述数字基带波束形成通道的一个或多个以某个取样率串行传递的符号流形式在基带信号中编码。按照一些实施例，所述一个或多个数字基带波束形成通道的每个数字基带波束形成通道包括真实时间延迟模块，其适合有选择地将所选真实时间延迟应用于经过数字基带波束形成通道所传递的符号流，由此应用所述波束形成。按照一些实施例，真实时间延迟模块配置并且可操作以促进具有比所述数字基带波束形成通道的取样时间要低的时间分辨率的所选时间延迟，由此实现应用具有比所述取样时间要好的延迟分辨率的所述波束形成，由此实现具有改进的定向精度的波束形成。

例如，真实时间延迟模块包括可调整时间延迟再取样器模块。这个模块配置并且可操作以执行下列步骤：接收表示所述符号流的数字化信号；得到指示时间延迟分数(根据其将所述数字化信号延迟)的控制指令，由此所述时间延迟分数包括比与数字基带波束形成通道的所述取样率关联的取样时间更小的时间的分量；经由内插对所述数字化信号再取样，以得到具有与数字化信号相似的符号数量的时移再取样信号；以及输出所述再取样信号，由此引入具有比取样率更高的所述时间分辨率的时间延迟。

真实时间延迟模块可配置并且可操作以用于以比所述数字基带波束形成通道的取样率更高的分辨率的时间延迟将所述数字基带波束形成通道中的基带信号传播延迟，这种真实时间延迟模块包括：移位寄存器，可操作以用于将所述基带信号延迟所述时间延迟(其测量为数字基带波束形成传播的取样时间的整数倍数)的整数部分；以及可调整时间延迟再取样器模块，配置并且可操作以用于将所述基带信号延迟某个时间延迟分数，其包括比数字基带波束形成通道的取样时间的取样时间更小的时间延迟的分量。

在一些实施例中，真实时间延迟模块包括复数增益模块，其配置并且可操作以用于将所述符号与复数增益(其选择成调整所述时间延迟，以补偿所述基带信号与通带信号之间的增频/降频中关联的影响)相乘。

数字波束形成芯片，其中所述数字基带波束形成通道包括在下列至少一个或多个中可操作的波束形成通道：传输模式；接收模式；以及传输和接收模式。

因此，TTD电路包括用于作为取样时间的整数倍的延迟的移位寄存器以及用于比取样时间更小的延迟的电路。比取样时间更小的延迟通过执行样本间内插(例如通过利用Farrow结构滤波器)来计算。该***还包括数字补偿元件(例如数字补偿处理通道)，其配置成执行下列之中的至少一个：增益调整、相位调整、延迟调整、I/Q失配校正、均衡和数字预失真。

在一些实施例中，该***包括数字补偿通道。每个数字补偿通道可连接在数字基带波束形成通道的至少一个与芯片的通道端口的至少一个之间，以及配置并且可操作以将数字补偿应用于所述至少一个通道端口的信号，以用于对于与将所述至少一个通道端口连接到天线元件的一个或多个的模拟RF前端模块的(一个或多个)天线通道关联的模拟伪影进行补偿。例如，每个数字补偿通道在数字基带波束形成通道的所选一个或多个与芯片的至少一个通道端口之间是分别有选择可连接的。在这种情况下，芯片包括天线通道组合/分发模块，其配置并且可操作以用于接收波束形成配置指令(其指示数字基带波束形成通道的所选一个或多个和至少一个通道端口)，并且经由所述数字补偿处理通道有选择地将数字基带波束形成通道的所述所选一个或多个连接到所述至少一个通道端口。

在所述数字基带波束形成通道的一个或多个可工作在至少传输模式以实现与所述基带信号对应的波形信号的一个或多个的传输的情况下，所述数字补偿处理通道的至少一部分可以可工作在传输模式，并且包括相应非线性预失真模块。每个非线性预失真模块可配置并且可操作以用于调整经过其中传递的相应符号的幅度和相位，以便补偿由耦合到相应通道端口的天线通道的放大器对符号所应用的非线性失真。非线性预失真模块可与非线性失真参考数据(其指示关联天线通道的非线性放大失真)关联。

每个数字补偿处理通道还可包括相应均衡模块，其配置并且可操作以用于按照相应频率响应(其指示由耦合到通道端口的天线通道对于与所述不同频率分量对应的基带频率分量所应用的相移和增益变化)来调整在至少一个数字基带波束形成通道与至少一个通道端口(其与数字补偿处理通道关联)之间所传递的基带信号的不同频率分量的相应相位和增益。应当注意，基带信号可对符号的数据流进行编码。在这种情况下，基带信号中的频率分量与所述数据流的多个符号(序列)关联。均衡模块又与增益变化和相移参考数据(其指示与关联天线通道所引入的所述不同频率分量对应的所述增益变化和相移)关联。

在一些实施例中，数字基带波束形成通道配置并且可操作以用于处理同相和正交(I/Q)表示中的所述基带信号，以及每个数字补偿处理通道包括I/Q校正模块，其配置并且可操作以用于对于所述至少一个数字基带波束形成通道与至少一个通道端口(其与数字补偿处理通道关联)之间所传递的基带信号的所述I/Q表示中的增益和偏斜误差的至少一个进行补偿，由此对I和Q通道中的DC偏移值进行补偿。

在这方面应当注意，在一些情况下，***/芯片配置成使得信号在数字基带波束形成通道与关联通道端口之间采取所述基带信号的同相和正交(I/Q)表示来传递。

在一些情况下，***/芯片配置成使得信号在所述通道端口中采取中间(IF)频率信号(通带(PBF)信号)的形式。每个数字基带波束形成通道包括变频器(增频和/或降频转换器)，以用于在数字基带波束形成通道的基带信号与关联天线通道的所述中间或通带频率信号之间进行转换。

该***可包括多个天线/通道端口，以用于将数字波束形成芯片的所述数字基带波束形成通道连接到与相应天线元件关联的多个天线通道。例如，多个天线端口适合于采用所述天线通道来传递下列至少一个：I/Q、IF信号。应当注意，天线端口可以是模拟端口，以及数字波束形成芯片可包括分别与所述天线端口关联的数字和模拟之间的多个信号转换器，以用于在所述天线端口处的模拟信号与所述数字基带波束形成通道的数字信号之间进行转换。

该***可配置并且可操作以用于有选择地通过所述波形来产生可选择带宽和数据速率以及可选择波束宽度中的至少一个的所述一个或多个数据编码波束的所选数量。为此，数字波束形成芯片可包括：所述多个数字基带波束形成通道池；以及天线通道组合/分发电路，配置并且可操作以用于按照控制参数(其指示波束的所述所选数量以及每个波束的预期带宽和波束宽度)有选择地将所述池的基带波束形成通道连接到所述多个天线端口。

该***还可包括数据控制输入端口，其配置并且可操作以用于接收指示所述波束的下列参数的一个或多个的控制参数：波束的所述所选数量；要共同或排他地分配给所述所选数量的波束的每个的所选天线端口；为所述所选数量的波束的每个所分配的所述取样率。天线通道组合/分发模块(电路/网络)可连接到所述控制输入端口，以用于从其中接收所述控制参数。控制输入端口可配置并且可操作以用于接收指示所述波束的所选方向的定向控制参数。所述池的数字基带波束形成通道可连接到所述控制输入端口以用于接收所述定向控制参数，以及配置并且可操作以按照所述定向控制参数对由此处理的基带信号引入时间延迟，以便沿所选方向产生所述波束。

控制输入端口可配置并且可操作以用于接收指示下列信号校正的至少一个的信号校准参数以用于通过经由所述通道端口所传递的信号来实现准确波束形成：(i)与天线通道(其连接到所述数字基带波束形成通道中的所述操作的一个)的非线性预失真关联的非线性预失真校正；(ii)与天线通道(其连接到所述数字基带波束形成通道的所述操作的一个)的频率响应关联的频率均衡校准；(iii)I/Q校正因子；以及(iv)所述波束形成所要求的增益、相位和时间延迟校正的至少一个或多个。芯片可包括数字补偿处理通道，其配置并且可操作以用于处理基带信号(其与经由所述通道端口所传递的信号关联)，以用于按照所述信号校准参数对由此处理的基带信号引入信号校正。

本发明的***可配置并且可操作以用于有选择地分别对所选数量的所述一个或多个数据编码波束中的一个或多个数据流进行编码。为此，波束形成芯片包括：所述多个数字基带波束形成通道池；数据总线端口，用于提供分别与波束的所述所选数量关联的所述一个或多个数据流；以及数据组合/分发电路，可连接到所述数据总线和所述波束形成通道，以及配置并且可操作以便有选择地在数据总线与相应数字基带波束形成通道(其与对所述数据流进行编码的相应波束的产生关联)之间传递所述一个或多个数据流的每个数据流。

数据控制输入端口可配置并且可操作以用于接收将所述总线的数据流与所述波束关联的数据流控制参数。数据组合/分发电路可连接到所述数据控制输入端口，并且按照所述数据流控制参数来执行数据流的所述传递。

***/芯片可配置并且可操作，配置成分配可变数量的所述数字基带波束形成通道，以传送和接收所述波束的一个或多个。

***/芯片可配置成向不同波束分配可变数量的数字基带波束形成通道。

***/芯片可配置成将可变数量的数字基带波束形成通道与所选天线端口关联，由此实现操作按照单独子阵列模式连接到所述天线端口的天线阵列。

可连接到所述天线端口的天线阵列可包括关联所述天线端口的不同相应端口的各种偏振的天线元件，并且其中所述波束形成芯片配置成将可变数量的数字基带波束形成通道与所选天线端口关联，由此实现对所述波束的垂直偏振、水平偏振或者任何倾斜角偏振的控制。芯片可配置用于支持右旋圆偏振、左旋圆偏振或者任何所要求椭圆偏振。

本发明的波束形成芯片可配置并且可操作以用于在所述天线端口中传递范围从零(基带信令)至所述波束形成通道的取样率的一半的中间频率的信号。

波束形成芯片可包括预定数量的天线端口，以用于连接到天线阵列中的高达所述预定数量的天线元件；以及其中所述波束形成芯片配置并且可操作以用于在链中连接到附加一个或多个波束形成芯片，由此提供用于控制具有比天线端口的所述预定数量更大的天线元件的数量的天线阵列的操作的可缩放性。

例如，波束形成芯片配置并且可操作以用于经由所述芯片的数据总线来实现所述链连接。所述芯片的数据总线可与串行器/解串器模块(其经由串行器/解串器转发器模块可连接到天线***的通用总线，从而实现所述菊花链连接)关联。

波束形成芯片可包括波束形成逻辑处理器模块，其包括中央处理器(CPU)和存储段。作为备选或补充，波束形成逻辑处理器模块可连接到芯片的控制输入端口，以及配置并且可操作以用于执行下列一个或多个步骤：处理经由所述控制输入端口数据(其指示要由***产生的一个或多个波束)所提供的波束形成控制指令，并且操作芯片的波束形成器通道以便对由此处理的基带信号引入对应延迟以用于形成所述波束；处理经由所述控制输入端口数据(其指示对所述通道端口的所述波束形成器的预定分配)所提供的配置指令，以用于实现预定带宽或波束宽度的预定数量的波束的产生以及对所述预定数量的波束的所述数据流的分配，操作所述芯片的天线通道组合/分发模块以便将所述波束形成器分配给所述通道端口，并且操作所述芯片的数据通道组合/分发模块以便向/从相应波束形成器通道(其分别与所述波束的产生关联)引导所述数据流(其被分配给所述波束)；处理与经由所述通道端口可连接到所述芯片的RF前端模块的模拟通道的伪影关联的模拟通道校准参数，以确定要应用于所述通道端口的信号的校正参数，并且基于所述校正参数来操作所述芯片的多个数字补偿处理通道，以用于数字补偿RF前端模块的模拟通道的所述伪影。

波束形成逻辑处理器模块可配置并且可操作以用于执行下列一个或多个步骤：通过使用真实时间延迟来实现数字域中的波束形成/导向；到达方向估计；已知信号的跟踪。

本发明的波束形成芯片可作为供包括多个相似数字基带波束形成芯片的阵列中使用的数字基带波束形成芯片来配置和操作。每个这种芯片经由RF前端模块可连接到天线阵列的天线元件的相应编组，所述RF前端模块用于通过天线元件的相应编组对波束形成波形进行传送和接收的至少一个。波束形成芯片可适合在链中经由公共总线(经过其向/从波束形成芯片波束传递所述波束形成波形信号中编码的数据流)来连接到多个相似波束形成芯片的一个或多个波束形成芯片。

例如，相似数字基带波束形成芯片的阵列是芯片组阵列，其各自包括数字基带波束形成芯片之一和一个或多个模拟RF前端芯片，其可连接在数字基带波束形成芯片及天线元件的相应编组之间。

波束形成芯片可包括全局时间延迟模块，其配置并且可操作以用于对于在波束形成芯片与总线之间所传递的多个数据流引入时间延迟，以便实现及时同步多个相似数字基带波束形成芯片的相应操作，由此促进由天线元件的多个编组(其分别连接到多个相似数字基带波束形成芯片)共同传送/接收的波形的共同波束形成的实现。

本发明在另一方面提供一种可缩放阵列，包括多个上述波束形成芯片。可缩放阵列可包括多个相似数字基带波束形成芯片，其各自经由RF前端模块可连接到天线阵列的天线元件的相应编组，所述RF前端模块用于通过天线元件的相应编组对波束形成波形进行传送和接收的至少一个。可缩放阵列可以是包括多个子阵列的平铺的天线阵列，子阵列各自包括上述数字基带波束形成芯片以及组成子天线阵列(其经由RF前端模块来连接到子天线阵列)的天线元件的相应编组。

可缩放阵列可包括全局控制单元，其经由控制输入端口可连接到多个数字基带波束形成芯片，以及配置并且可操作以用于所述多个数字基带波束形成芯片的同步操作，以用于由与其连接的天线阵列共同接收和/或传送一个或多个波束形成波形信号。例如，全局控制单元可适合以包括至少一个波束的多波束配置来操作多个数字基带波束形成芯片中的所述阵列；或者可适合操作多个数字基带波束形成芯片中的所述阵列以用于生成多个波束。多个波束可用来增加使用阵列天线的通信***的总容量，和/或多个波束可用于照射非边界波束的有效载荷中，以便避免波束间干扰。

如上所述，本发明能够有利地用于包括较大(极大)天线阵列的天线***中，并且能够按用户需要缩放。这使得有可能以极低成本、重量和功率消耗来构成完全自适应和可导向天线***。这个事实使本发明所提供的***是多种应用中的可行解决方案。下面是对其能够实现本发明的***的可能应用的一部分。

(i) 物联网(“IoT”)

因特网的演进和通信部件的普遍可用性使得有可能将各种类型的装置(“所有事物”)(即，传感器、电器、计量表、安全摄像头等)集成到单个网络中。主要在城市和人口密集地区中是这样，其中蜂窝***和无线局域网(WLAN、Wi-Fi)的覆盖是普遍存在的。在农村地区，卫星能够提供缺失覆盖，并且将传感器和其他实体连接到因特网。这可适用于诸如农业、水计量、气象传感器、汽油和天然气计量等的区域。

具有低成本和低功率消耗的上述PAA能够用作IoT终端的天线，其使得有可能使它们自动查找、获取和跟踪所指定卫星。这又为终端提供自行安装和跟踪能力，这极大地降低安装成本。它还实现操作移动应用。

还应当注意，这些情况下的小天线尺寸的使用因适当波形而是可能的，如转让给本申请的受让人的WO 2017/017667中所述，通过引用将其结合到本文中。这类终端的低功率消耗通过波形(通过使用如转让给本申请的受让人、通过引用结合到本文中的WO2015173793中所述的方法)来支持，其能够与极低SNR波形相组合，以便利用低占空比(预计那些终端工作在其中)。

(ii) 小机载平台的有效载荷

小机载平台(例如卫星和/或无人机和/或纳米卫星)采用相控阵(PAA)来携带通信有效载荷。例如，一组这类机载平台可包括低地球轨道(LEO)卫星、高空长航时(HALE)太阳能飞机、无人航空器(UAV)和无人机。另外，超小卫星(即，“纳米卫星”)(其通常发射到100与1000km之间的高度)也可被理解为这个应用的适当候选。在这方面，本发明提供构成例如具有40×10×10 cm尺寸的全通信卫星(例如TV卫星)。这些平台的每个可配置成携带按照本发明所配置的通信有效载荷/***，以服务于地面的大区域。

本发明的天线阵列***(例如通信有效载荷的PAA)能够如上文和下文所述在链路预算、阵列物理大小、重量和功率消耗方面按照平台的所要求约束来缩放。为此，本发明的波束形成***和/或天线阵列***可提供下列能力的一个或多个：

1. 多波束

·单个PAA可照射多个同时波束，以增加总吞吐量；

·组合波束形成器、RF和天线的综合解决方案；

2. 波束跳跃

·通过按照业务模式照射所要求波束，尽可能多地利用有效载荷功率放大器；

·通过避免相邻区域的同时照射来使用可用频谱，由此避免波束间干扰，并且允许相邻小区的相同频率资源的再使用；

3. 低功率—大规模集成固有地降低天线阵列***的功率消耗。通常，这些***工作在低占空比模式，因此当使用适当空中接口、波形以及支持它的调制解调器时，可在PAA不活动时关断电力。

4. 低重量—由于减小大小(通过集成所实现)，整个***的总重量可极大减小(对Ku波段的256个元件高达3 kg)。

附图说明

为了更好地了解本文所公开的主题并且例示可实际执行它的方式，现在将仅作为非限制性示例、参照附图来描述实施例，附图包括：

图1A是例示按照本发明的实施例的基带数字波束形成***(芯片/电路)100的配置的框图；

图1B是例示波束形成原理的示意图；

图1C是更详细示出波束形成***100的波束形成通道之一的框图，其配置并且与按照本发明的真实时间延迟电路可配合操作，适合于提供具有比波束形成通道的取样率更高的分辨率的延迟时间；

图1D是更详细示出数字波束形成***100的数字补偿处理通道的框图，其按照本发明来配置并且可操作以用于对连接到***100的模拟RF前端所引入的各种信号伪影进行数字补偿。

图2和图3是分别示出分别在接收和发射操作模式的本发明的波束形成和数字补偿处理通道的配置和操作的框图。

图4A是示出按照本发明的可缩放天线波束形成***1000的框图，包括连接到天线阵列的天线元件的本发明的多个波束形成***(芯片)；

图4B和图4C示出用于控制大天线阵列的本发明的波束形成芯片的链(例如层叠/平铺)连接的配置的两个示例;

图4D和图4E示意示出分别在接收和传输操作模式期间的本发明的波束形成芯片的数据流组合器/分发模块(例如网络/电路)的操作；

图4F是示出与图4A所示相似的天线***1000的图像；

图4G是例示能够可连接到本发明的波束形成芯片的通道端口的RF前端(RFE)模块的示意图；

图4H示出按照本发明的实施例、包括波束形成芯片和对应RFE的芯片组的配置；

图5按照自解释方式例示连接到数据总线的本发明的多个波束形成芯片k、k+1的操作原理；

图6按照自解释方式例示工作在接收模式时的组合/分发模块的操作原理；

图7按照自解释方式示出在发射和接收波束形成模式的本发明的波束形成通道的模块的操作之间的对应性；

图8A和图8B示出在从总可用带宽(BW)所得出的限制下用于产生多个波束的多个波束形成器通道的配置；

图9A和图9B示出在单个波束的情况下并且对每个波束的带宽与另一个是不同的情况对波束的波束形成器通道的分配；

图10示范在接收模式的全阵列配置，其中来自每个天线元件的信号分发到全部波束形成器通道并且相组合；

图11和图12是示范分别用于任何所要求角度的线性偏振波形/信号模式的形成以及圆偏振的形成的本发明的***的配置和操作的示意图；

图13A和图13B是分别例示接收模式的A/D和降频转换器的配置以及发射模式的D/A和增频转换器的配置的示意图；

图14至图16是示出作为天线阵列的构建块的本发明的波束形成芯片的配置的示意图。

具体实施方式

参照图1，其是例示按照本发明的实施例的数字波束形成***100的框图。在各个实现中，***100实现在芯片(例如ASIC芯片，通常为基于硅的芯片)中实现，包括一组(多个)30个数字基带波束形成通道BF1至BFn(下面为了清楚起见而称作波束形成通道)，其配置并且可操作以用于连接到***100的多个输入/输出通道端口90，以用于将芯片/***100连接到多个天线元件990以用于经过多个天线元件990对于对数据流进行编码的一个或多个波形信号进行传送和接收的至少一个。

在这里应当注意，词语：编码和/或被编码波形/信号涉及经调制以定义波形/信号上的数据流的符号(例如位/字)的波形/信号。为此，符号可通过如本领域一般已知的波形/信号的各种类型的调制(例如幅度/频率和/或相位调制来表示。优选但不一定，编码可包括误差校正(例如校验和)符号和/或其他符号(例如除了数据流的数据有效载荷之外)。

***100配置并且可操作以用于有选择地通过波形(其经由天线元件990来传送或接收)来产生所选数量的一个或多个数据编码波束，其分别具有预选带宽和数据速率和/或预选的可选择波束宽度中的至少一个。如通过以下描述将会理解，在各个实现中，***100可配置用于通过利用天线元件的预选集合(例如子阵列)来产生不同波束，由此每个集合排他地或者共同分配用于波束的一个或多个的生成。为此，能够通过利用一个或多个公共天线元件(用于传送/接收一个或多个波束)或者通过将排他天线元件(天线的子阵列)用于波束的任一个或多个，来接收或传送波束。

如本领域的技术人员将易于理解，通过将适当时间/相位延迟/增益引入由参与波束的传输/接收的相应天线元件990对每个波束所传送/接收的单独天线信号，以使得时间/相位延迟选择成引起沿预期方向向/从天线元件的传播波形的相长干涉，能够将单独波束导向到预期方向，其中具有对波束进行整形所应用的增益。

在本发明中，波束形成通道BF1至BFn适合于对相应基带信号(其被接收/将要传送)应用数字信号处理，以便实际引起对天线所提供的通带信号的适当对应时间延迟，以用于沿预期传播方向对多个波束形成通道所产生的相应波束进行导向。具体来说，在各个实现中，波束形成通道BF1至BFn包括相应真实时间延迟模块TTD，其配置并且可操作以用于将真实时间延迟引入对应波束形成通道BF1至BFn所处理的相应基带信号。

更具体来说，虽然在基带中的操作，但是本发明的***100中使用的数字TTD电路TTD配置并且可操作以用于对基带信号引入适当时间延迟并且还对基带信号引入适当载波相位校正，以便在基带与通带信号之间的增频/降频(例如通过上/降频转换器模块UDC)时将载波的相位延迟。

例如，通带信号s(t)(本文中又可互换地称带通信号)(其是以非零载波频率f_c为中心的信号)实际上能够通过下式表示/近似：

等式(1)

其中，C(t)是基带信号(其是载波频率f_c上的复数包络编码数据)，其通过时间的(慢变化)幅度和相位函数来定义：。基带信号C(t)是具有范围在以零频率为中心的基带带宽之内的谱含量的信号。

图1B是相对于天线视轴方向沿方向α所执行的波束形成的示意图。一般来说，沿预定方向α的波束形成操作要求向/由每个天线元件i所传送/接收的通带信号s(t)被延迟时间延迟T_i = (d_i/c) sin(α)，其中d_i是天线元件i离天线阵列中的参考位置的距离，以及c是光速。天线通道i的每个通带信号s_i(t)应当延迟如下：，因此天线元件{s_i(t)}的通带信号的求和沿波束的预选方向α是相干的。

在典型相控阵中，其中假定包络(基带)信号C(t)在时间上缓慢改变(相对于用来传送/接收波束的天线阵列的大小/尺寸的大小)—即相对于阵列中的最远天线元件之间的最大时间MAX{T_i}延迟缓慢地。相应地，在这种情况下，对基带信号所引起的延迟较小，并且可以不需要对基带信号引入时间延迟，因为近似地：

等式(2)

（对全部i）

因此，在这类典型相控阵中，延迟操作通过对频率f_c的载波信号所应用的相移来替代。相应地，在这种情况下，在通带信号(其在传输期间在波形的传播期间发生以及在接收中在信号处理器中发生)的求和时，通带信号s_i(t)的载波相位相干地对齐和合计，但是包络、通带信号s_i(t)的基带信号C_i(t)部分没有完全相干地合计，并且合计包络被扩展。

实际上，在基带信号相对于天线阵列的尺寸缓慢变化的情况下(即，在等式2的近似计算为有效的情况下)，这可对波束形成具有可忽略影响。

但是，对于一些应用(例如卫星数据传输)(其中要求高数据速率以及准确波束形成)，要求基带信号的带宽足够宽以适应高数据速率(使得基带信号C(t)能够不再被认为是缓慢变化)，和/或要求天线阵列的尺寸足够大以促进所要求波束形成精度。在这类情况下，等式2的近似计算可以不再是有效的，以及适当时间延迟校正应当对基带信号并且对载波f_c的相位来引入。

按照本发明，对基带信号的时间延迟以及载波的相位延迟的这两种校正由***100通过波束形成通道BF1-BFn的每个以数字方式引入，波束形成通道BF1-BFn配置并且可操作以对由此处理的相应基带信号{C_i(t)}应用适当数字信号操纵，以便对其引入所要求基带时间延迟{T_i}以及相应所要求载波相移{2πf_cT_i}。这实现将***100用于实现能够进行准确波束导向再现的大波束形成天线阵列。

此外，如以下参照图1C更详细描述，在本发明的某些实施例中，波束形成通道BF1至BFn包括新的相应TTD模块，其配置并且可操作以用于引入具有比取样率更高的分辨率的时间延迟。换言之，波束形成通道BF1至BFn的TTD电路TTD能够引入比波束形成通道BF1至BFn的取样时间更小的基带时间延迟T_i和/或包含比取样时间更小的时间分数的时间延迟T_i。这例如通过利用再取样器以执行相应波束形成通道(BF1至BFn的任一个或多个)所传递/处理的基带信号的样本(符号)的时间延迟样本间内插。

另外，波束形成通道BF1至BFn的TTD电路TTD包括复数增益模块，其配置并且可操作以用于将基带信号与复数相移(其测量为按每个波束形成通道的载波的所要求载波相移{2πf_cT_i})相乘/混合。这提供校正已经在数字基带处理级中的载波相位(例如代替利用模拟混合器在模拟天线通道中这样做—其是更高费用和复杂的)。

回到图1A，本发明的***100(例如数字基带波束形成芯片)包括多个数字基带波束形成通道的池30；数据总线端口10，配置并且可操作以用于提供与***100所形成的相应一个或多个波束BM₁ - BM_k关联的一个或多个数据流DTS₁ - DTS_K(其中在波束接收操作，数据流由***从关联波束来解码，并且馈入数据总线10，而在传输模式，波束的数据流由数据总线10来接收，并且经由***100在相应波束上进一步编码)。***100还包括数据组合/分发电路20，其连接在数据总线10与池30的多个数字基带波束形成通道之间。数据组合/分发电路20配置并且可操作以有选择地传递由此在数据总线10与相应数字基带波束形成通道BF1至BFn(其与对数据流进行编码的相应波束的产生关联)之间所引导的一个或多个数据流的每个数据流。应当理解，波束BM₁ - BM_k与数据流DTS₁ - DTS_K之间一般存在一对一对应性。每个波束BM_j对一个数据流DTS_j进行编码。数据总线10传递作为***100的输入/输出的数据流的每个(分别在数据流发射和接收模式)，以及数据组合/分发电路20配置并且可操作以便在数据总线10与相应波束形成通道(其负责形成对相应数据流进行编码的相应波束)之间组合/分发数据流的每个。

实际上，每个波束一般通过多个波束形成器通道BF1至BFn(其与多个天线关联)来形成(在这里应当理解并且在下面进行说明，芯片100可按照级联/菊花链与附加芯片100链接，使得数据流DTS_j一般可没有与级联的特定芯片中的波束形成通道关联或者与形成多个波束形成通道的单个波束形成通道关联)。

相应地，***/芯片100包括控制数据端口40，其配置并且可操作以用于接收数据流相关控制参数DTSC，数据流相关控制参数DTSC其中还指示总线的每个数据流(例如DTS_j)与对应波束形成通道(例如BF₁、BF₃、BF₅)(其用于对于与相应数据流(例如DTS_j)关联的对应波束(例如BM_j)进行波束形成)之间的关联。数据组合/分发电路20又可连接到控制数据端口40(例如直接地和/或经由可选波束形成逻辑处理实用程序50(其也可以是***/芯片100的一部分)所连接)，以及配置并且可操作以用于将数据流相关控制参数DTSC用于按照数据流控制参数DTSC(其指示哪些波束形成通道与哪些波束/数据流BM_j/DTS_j关联)来执行数据总线10与波束形成通道(通常为多个，例如BF₁、BF₃、BF₅)之间的数据流的时间同步传递。

为此，当传送数据流DTS_j时，数据总线10向组合/分发电路20提供采取符号(其可以是一位或者多个符号)的流的形式的数据流DTS_j，并且由此分发/复制到与相应数据流/波束DTS_j/BM_j关联的相应波束形成通道(例如BF₁、BF₃、BF₅)。通常，(一个或多个)数据流DTS_j的符号流以***100的(例如波束形成通道BF₁-BF_n的)预定取样率串行传递，由此形成基带(包络)信号的(一个或多个数字信号表示BB₁-BB_n，其对相应波束DTS_j中的数据进行编码(即，其中通过基带信号调制载波信号对数据进行编码)。相应可选地，当传送数据流DTS_j时，组合/分发电路20可适合将数据流的符号同时写入与数据流DTS_j关联的相应波束形成通道的存储缓冲器(例如先进先出缓冲器)FIFO_D中，以及相应波束形成通道(例如BF₁、BF₃、BF₅)又以***100的预定取样率同步地读取缓冲器FIGO_D，由此生成数字基带信号BBj，其由此来处理(例如，由此按照形成波束所要求的所需时间延迟T_i由此时间延迟)。

在接收操作中，波束形成通道(例如BF₁、BF₃、BF₅)(其按照控制参数DTSC与数据流DTS_j关联)同步处理由此接收的基带信号，以便对基带信号引入适当时间延迟，以用于对天线所接收的信号进行波束形成。参与波束形成通道的每个的基带信号的适当延迟符号则可在波束形成通道的关联缓冲器FIFO_D中同步地记录/写入，并且又由数据组合/分发电路20同步地读取。在这里，为了应用波束形成，组合/分发电路20配置并且可操作以用于组合(例如相干地合计/相加)波束形成通道(例如BF₁、BF₃、BF₅)(其分别与每个波束BM_j关联)的符号。相应地，数据组合/分发电路20可包括多个求和模块(没有具体示出，例如按每个波束一个，应当由***同时产生)，其各自与一个所接收波束BM_j的波束形成关联，以及配置并且可操作以用于实现与相应所接收波束BM_j关联的波束形成通道(例如BF₁、BF₃、BF₅)的符号的时间同步求和。为此，时间同步求和可通过(求和模块的)组合/分发电路20的实时操作来实现，并且读取(rad)和相加与所请求波束关联的波束形成通道(例如BF₁、BF₃、BF₅)的FIFO缓冲器FIFO_D中记录的符号，并且将所产生合计输出/写到经过数据总线10所传递的对应数据流DTS_j。

按照本发明的一些实施例，***100还包括数字通道组合/分发电路70，其配置并且可操作以用于有选择地将池30的基带波束形成通道连接到多个天线端口90(通常为模拟端口)，以用于将芯片100连接到(例如天线/相控阵的)天线元件990。应当理解，数字通道组合/分发电路70是可选的，并且作为备选或补充可由外部模拟通道组合/分发电路980(其进行操作以适当组合/分离送往/来自天线和***100的多个天线端口90的模拟信号)来替代。

为此，控制数据端口40可配置并且可操作以用于得到波束分配相关控制参数BAC，其还指示波束形成通道30与天线通道端口90之间的关联。数字通道组合/分发电路70可连接到控制数据端口40(例如直接地和/或经由可选波束形成逻辑处理实用程序50所连接)，以及配置并且可操作以用于按照分配相关控制参数BAC来引导波束形成通道30与天线端口90之间的基带信号的传递。

如通过以下描述将会理解，在***100的一些实现中，数字通道组合/分发电路70可配置并且可操作以实现波束形成通道BF₁-BF_n与天线端口90(或者天线通道ACH₁-ACH_m)之间的一对一和多对一关联。天线元件与波束形成通道之间的一对一对应性可适用于天线元件负责以高数据速率(大带宽)来接收/传送与波束BM₁-BM_k的特定波束关联的信号的情况，以及多对一对应性可适用于天线元件用于以降低数据速率(比用来仅传送/接收一个波束的情况更小的带宽)来接收/传送与波束BM₁-BM_k的若干(两个或更多)波束(例如BM_j和BM_h)关联的信号。在这方面还应当理解，用来传送波束的天线元件的数量越大，则波束形成的定向精度越好(因为波束宽度以及波束的旁瓣与用于传输接收的天线元件的跨度/距离以及天线元件的中间距离(空间分辨率)关联)。

可选地，数字通道组合/分发电路70可配置并且可操作以便还实现波束形成通道BF₁-BF_n与天线端口90(或者天线通道ACH₁-ACH_m)之间的多对多关联，由此实现将阵列配置到任何数量的波束、每波束任何数量的天线，只要对全部天线并且对全部波束的数据速率的合计小于总线数据速率。

相应地，***100的数字通道组合/分发电路70提供根据采用本发明的芯片100的发射/接收***的特定要求以可选择带宽(数据速率)、波束宽度和波束形成精度来配置排他或共同的传送接收波束的天线元件的分配的灵活性。

在本发明的各个实施例中，波束分配相关控制参数BAC指示下列一个或多个：波束的所选数量K(与数据流相同的数量)以及传送每个数据流的波束的预期带宽和波束宽度。实际上，更简单地，参数可以只涉及波束的天线通道的分配，由此分配可以是排他和/或共同的。作为备选或补充，天线通道的这种分配可通过波束形成逻辑处理器50基于上述参数(即，基于波束的所选数量以及波束的预期带宽和波束宽度)来确定/优化。因此，作为备选或补充，控制数据端口40可适合得到波束分配相关控制参数BAC，其指示波束的所选数量K、共同或排他地分配给所选数量的波束的每个的所选天线/通道端口90和/或为所选数量的波束的每个所分配的取样率。

应当理解，数字通道组合/分发电路70(与数据组合/分发电路20相似)配置并且可操作以用于执行波束形成通道30与天线端口90之间的基带信号BB₁-BB_n的时间同步(例如，实时)传递。

为此，在波束BM_j上编码的数据流DTS_j的传送操作期间，关联波束形成通道(例如BF₁、BF₃、BF₅)以与参与对预期方向的波束BM_j的传输的相应天线元件对应的适当延迟分别提供时间延迟基带信号(例如BB₁、BB₃、BB₅)，其对数据流DTS_j进行编码。数字通道组合/分发电路70配置并且可操作以便向相应通道端口同时传递基带信号(例如BB₁、BB₃、BB₅)，其中在它们之间没有时间延迟差，以便允许正确干涉发生以用于沿预期方向形成波束BM_j。在多个波束形成器通道(例如BF1和BF2)经由公共天线/通道端口90进行传送(多对一配置)的情况下，数字通道组合/分发电路70实时地合计/相加多个波束形成器通道(其与公共天线端口关联)的所传送符号。例如，波束形成器通道30可与天线侧FIFO缓冲器FIFO_A(对其在它们之间传递基带信号BB1-BBn的符号)关联，以及天线通道以***100的取样率(时钟频率)实时地分别同步记录/存储。在传输操作中，数字通道组合/分发电路70同时从波束形成器30来读取基带信号BB1-BBn的符号，在需要时(按照BAC参数)实时地合计送往公共天线/通道端口的符号，并且以***100的取样率将合计符号同时记录到其对应天线/通道端口90(例如，或者到可能与端口90关联的相应数字处理通道80)。对于求和操作，数字通道组合/分发电路70可包括多个RT求和模块(没有具体示出)，例如按天线/通道端口90的每个一个，对其能够在传输期间馈送合计波束形成器信号。天线/通道端口90又可同步读取波束形成器信号(无论是否合计)，并且对它们进一步处理，以准备经由***100的天线/通道端口90来输出到模拟天线通道ACH-1至ACH-M。

在接收操作中，数字通道组合/分发电路70同时读取相应天线端口90所得到的基带信号的符号(例如信号可能从可能与端口90关联的数字处理通道80来读取)，并且将它们实时地同步分发给与每个天线/通道端口90的基带信号的接收关联(在BAC参数中)的相应波束形成器通道30。例如，这可例如通过将相应信号记录到相应波束形成通道的FIFO缓冲器FIFO_A来实现。

按照本发明的一些实施例，***100还包括多个80数字处理通道APC₁至APC_m，其配置并且可操作以用于处理天线通道/端口90的信号，使得应用各种信号校正以便对模拟天线通道ACH-1至ACH-M(其将芯片/***100连接到相应天线元件)的伪影进行补偿，和/或执行预处理(例如增频/降频)和/或芯片/***100与RF前端900的天线通道ACH-1至ACH-M之间的信号传播的D/A或A/D转换。

有利地，波束形成芯片/***100内的APC₁至APC_m的数字处理通道的数字实现为数据编码波束形成信号/波形的准确产生(传输/接收)提供成本有效、能量有效以及紧凑和轻量解决方案。

在一些实施例中，数字处理通道80包括n个处理通道APC1至APCn，其分别与波束形成通道BF1至BFn本身关联或者作为其组成部分。但是，在例如图中所示和例示的一些实现中，数字处理通道80包括耦合到芯片100的天线通道端口90的处理通道APC1至APCm。这个配置可对一些实现是优选的，因为它可按照成本有效方式来产生准确信号校正，因为校正在信号由数字通道组合/分发电路70来分离/组合到不同波束形成器通道之前直接应用于***与天线通道之间所传递的信号。

换言之，按照一些实施例，数字处理通道80连接在波束形成通道30与数字通道组合/分发电路70之间，并且因此关联与波束形成通道30的一对一对应性，以及配置并且可操作以用于对波束形成通道30所处理的信号基带信号应用如以下更详细描述的各种信号处理。其又与相应多个天线端口90(通常为模拟端口)所连接以用于连接到(例如天线/相控阵的)m个天线元件990。

作为备选或补充，如图1A的示例具体示出，数字处理通道80可连接在数字通道组合/分发电路70与多个天线端口90之间，并且一般可分别(以一对一对应性)与天线端口90关联，以用于对经由天线端口所传递(传送/接收)的信号应用如以下更详细描述的各种信号处理。在这种情况下，可存在m个数字处理通道80，APC1至APCm，其又分别连接到m个天线端口90，由此促进(例如天线/相控阵的)m个天线元件990的信号的处理。

在这方面，应当注意，***100包括多个天线/通道端口90，其通常配置并且可操作以用于连接到(一个或多个)模拟RF前端模块900，其定义可连接到相应多个天线元件990的多个模拟RF天线通道ACH-1至ACH-M。(一个或多个)RF前端模块900可以或者是可以不是***100的一部分，并且通常包括一系列模拟模块，其实现对/从天线元件990的模拟传输路径。这些可按每个天线通道ACH包括下列一个或多个：(一个或多个)RF放大器AMP，用于放大经由天线通道所传送或接收的信号；信号混合器MIX(通常与相应振荡器OSC关联)，用于在信号的通带的传输频率与***100的天线/通道端口90频率以及到相应天线元件的传输线TL处的信号的基带/中间频率之间分别对所传送接收信号进行增频/降频，其可能包括例如下列元件：相移器PHS、频率滤波器BPF阻抗调整器、交换机和/或其他模拟元件。

为此，***/芯片100中包含的数字处理通道80配置并且可操作以应用各种信号校正，以便对(一个或多个)RF前端模块900的模拟天线通道的伪影进行补偿，同时作为补充或备选可能实现消除模拟元件的一部分以用于提供成本有效、能量有效和/或紧凑的天线***。数字处理通道APC1至APCm各自可包括下列一个或多个：

(i)非线性预失真模块NLPD，其配置并且可操作以用于调整经过数字天线处理通道APC_m(例如沿传输方向从(一个或多个)数字基带波束形成通道和相应天线/通道端口)所传递的每个符号的幅度，以便补偿由耦合到通道端口90(例如耦合到数字天线处理通道APC_m)的模拟天线通道ACH_m的放大器应用于符号的非线性失真；

(ii)均衡模块EQ，其配置并且可操作以用于按照耦合到通道端口90(例如耦合到数字天线处理通道APC_m)的天线通道ACH_m所指示的相应频率响应来调整在(一个或多个)数字基带波束形成通道和与其关联的通道端口90之间所传递的基带信号的不同频率分量的相应相位和增益；

(iii)在***100处理同相(I)和正交Q表示(所谓的I/Q表示)中的(一个或多个)基带信号的实施例中，数字处理通道APC1至APCm的每个可包括I/Q校正模块IQC，其配置并且可操作以用于对于(一个或多个)数字基带波束形成通道和与其关联的通道端口之间所传递的基带信号的I/Q表示中的增益和偏斜误差的至少一个进行补偿。I/Q校正模块IQC可适合对I和Q通道中的DC偏移值进行补偿；

(iv)在一些实施例中，***100配置成使得通道端口中的信号采取基带信号(例如具有以零为中心的频率)和/或通带—或中间—频率信号(例如具有以某个中间频率f_i或者载波频率f_c为中心的频率)的形式向/从模拟天线通道提供。在后一种情况下，数字处理通道APC1至APCm的每个可包括上/降频转换器UDC，以用于在通道端口90处的通带(其具有较高中间/载波频率f_i或f_c)与更低频率基带信号(其由本发明的***100所处理)之间转换信号的频率。在这方面，应当注意，在***仅设计用于传输波束形成的实现中，转换器UDC可以仅作为增频转换器来配置并且可操作(或者反之)，在***仅设计用于接收波束形成的实现中，转换器UDC可以仅作为降频转换器来配置并且可操作。

(v)在***100配置成使得通道端口90中的信号采取模拟形式来提供给RF前端900的实施例中，数字处理通道APC1至APCm的每个和/或通道端口的每个可包括转换器CDA，其能够在数字形式(用以由***100来处理)与模拟形式(用以在通道端口90来提供)之间转换信号。在这方面，应当注意，在***100仅设计用于传输波束形成的实现中，转换器CDA可以仅作为D/A转换器(从数字到模拟形式)来配置并且可操作(或者反之)，在***100仅设计用于接收波束形成的实现中，转换器CDA可以仅作为A/D转换器(从模拟到数字形式)来配置并且可操作。在一般实现中，转换器CDA可包括D/A和A/D转换器以及交换机，以用于按照传送还是接收操作经过与CDA转换器关联的相应通道端口所执行在它们之间进行切换。

现在参照图1C，其是示意示出按照本发明的实施例所实现以便允许应用具有比波束形成通道30的取样时间/速率更高的时间分辨率的时间延迟的真实时间延迟电路/模块TTD的框图。在这里详细示出波束形成通道BFj的特定通道的TDD。为了清楚起见，以上详细论述的***100的附加元件/模块在图中还以粗线箭头(表示传输模式期间在元件之间的信号传播)和细线箭头(表示提供给TTD电路的控制参数)示意示出。应当理解，对于接收操作模式，信号沿与粗线箭头所示方向相反的方向在模块之间传播。

如所示，真实时间延迟模块TTD包括可调整时间延迟再取样器模块RES。再取样器模块RES配置并且可操作以用于执行下列步骤：

- 接收表示基带中编码的符号流的数字化基带信号BBS；

- 得到指示用以延迟所接收的数字化基带信号ID-BBS的时间延迟分数的控制指令数据FTD。时间延迟分数FTD实际包括/或者是通过比TTD电路的操作的取样率更短/更小(例如比实现TTD的数字基带波束形成通道的取样时间更小)的时长的时间延迟分量所组成的一些情况。

再取样器模块RES对所接收的数字化基带信号再取样(例如经由内插)，并且选择/输出内插信号的一组时移样本FD-BB，对其移位所要求时间延迟分数FTD。应当注意，时移再取样信号FD-BB一般可具有与输入到再取样器模块RES的数字化基带信号ID-BBS相同数量的样本(例如在相同取样率)。在这里，内插的目的是沿通道不产生附加样本，而是仅产生样本的一个或多个交织集合，其在原始基带信号ID-BBS的原始样本之间在时间上交织，并且输出时移再取样信号FD-BB，其一般包括样本的一个或多个时间交织集合其中之一。相应地，内插时移信号FD-BB在再取样器的输出来得到，其可被移位通道的取样时间的某个分数。这允许在引入具有比通道的取样率更高的时间分辨率的时间延迟Ti的同时输出再取样信号。在这个示例中，Farrow再取样器RES用于比取样时间更小的延迟。

按照一些实施例，TTD模块还包括整数时间延迟模块SHR，其配置并且可操作以用于将所输出基带信号BB延迟某个时间延迟ITD，其测量为取样时间的整数(本文中称作时间延迟Ti的整数部分)。在本例中，整数时间延迟模块SHR由移位寄存器(例如FIFO)(其能够将基带信号BB的输入样本移位样本的整数，由此引入作为取样时间的整数倍数的延迟)来实现。

应当注意，虽然没有具体示出，但是本发明的TTD模块可配置并且可操作以用于实现对I/Q表示中提供的信号BB的真实时间延迟。相应地，移位寄存器SHR可配置并且可操作以适应信号的I/Q分量，以及按照相同方式，再取样器RES还可适合对I/Q分量执行时间延迟再取样。

另外，如上所述，本发明的TTD模块TTD还可包括复数增益模块CGM，其配置并且可操作以用于将输入基带信号BB与复数相移CPH(其测量为调整载波的相位所要求的相移)相乘/混合，以便产生准确波束形成以及调整波束形成器通道增益并且帮助对所产生波束进行整形所需的波束形成器增益GBF。

更具体来说，复数相移CPH为大约CPH = 2πf_cT_i，其中f_c是载波的频率(例如在将基带信号转换成通带之后)，以及T_i是对基带信号所引入的总时间延迟。为此，总时间延迟T_i是整数和分数时间延迟的合计，如T_i = ITD + FTD。一般来说，复数增益模块CGM可通过乘法电路来实现，其配置并且可操作以用于将基带信号BB的样本与增益GBF和相位CPH相乘，以产生增益校正基带信号G-BB，其然后如上所述由TTD来时移。为此，复数增益模块调整所述时间延迟，以补偿所述基带信号与通带信号之间的增频/降频中关联的效果。

在这个非限制性示例中，对波束形成的输入是调制基带信号的同相和正交(I/Q)样本流。复数增益模块CGM工作在数字域，并且包括基本乘法器，以提供适合于载波的所选中心频率f_c的增益和相位校正。可能地，增益模块CGM还与内插/抽选级/模块(图中没有具体示出)关联，其配置并且可操作以将增益模块CGM的取样率输入/输出与TTD的其他模块(例如再取样器模块RES和移位寄存器SHR)(其可工作在更高取样率)进行匹配。

应当注意，用以延迟每个波束形成通道的基带信号BBS以便实现所要求基带操作的量T_i经由控制端口40来提供给***100，同时可选地，确定所要求分数时间延迟FTD、整数时间延迟ITD和复数相位CPH的所要求延迟的进一步处理可选地可由波束形成逻辑处理器50来执行或者直接经由控制端口来提供。

应当理解，按照本发明，波束形成器通道BFi可配置用于工作在传输模式、接收模式和/或用于接收和传输。用于芯片/***100的任何特定实现的这个具体配置可按照实现目的而改变。在这方面，表示图1C中的信号传播的箭头示出TDD电路的传输模式操作中的信号的方向传播。还应当注意，在接收操作模式，信号沿与图中箭头所示相反的方向传播，同时TDD电路模块的配置可与所示的相似。

为此，***100的控制输入端口40配置并且可操作以用于接收指示波束形成通道BFi的每个的接收/传输操作模式以及指示将要由波束形成通道所产生的波束的所选方向的定向控制参数。数字基带波束形成通道30又可连接到控制输入端口以用于接收指示接收/传输操作模式的数据和定向控制参数，以及配置并且可操作以按照所述定向控制参数对由此处理的基带信号引入时间延迟，以便沿所选方向产生传送/接收波束。

现在参照图1D，其是更详细示意示出作为按照本发明的实施例的芯片/***100中实现的多个数字处理通道80其中之一的数字处理通道APCm的框图。为了清楚起见，以上详细论述的***100的附加元件/模块在图中还以粗线箭头(表示传输操作模式期间在元件之间的信号传播)和细线箭头(表示提供给数字处理通道APCm的控制参数)示意示出。应当理解，对于接收操作模式，信号沿与粗线箭头所示方向相反的方向在模块之间传播。还应当注意，图中所示的数字处理通道APCm的模块在一些情况下可沿经过***100的信号传播路径按照不同顺序来布置。

如图所示，数字处理通道APC_m可选地可包括非线性预失真模块NLPD，其配置并且可操作以用于调整经过数字处理通道APC_m所传递的每个符号的幅度和相位，以便补偿由模拟天线通道ACH_m的放大器AMP对符号所应用的非线性失真。非线性预失真模块NLPD的使用在传输操作(其中从放大器AMP所要求的放大等级可超过放大器AMP的线性操作体系)中可以是特别重要的。为此，在专用于接收模式操作的***100的实现中，可消除非线性预失真模块NLPD。

一般来说，非线性预失真模块NLPD是按符号(通过信号的时隙所表示)可操作的，其经过处理通道APC_m来传送，并且如所示，它适合确定/计算符号的幅度(例如表示符号的信号的时隙的幅度)。在这里，示例中，信号在I/Q表示中处理，并且因此幅度计算在图中示为A = I²+ Q²。非线性预失真模块NLPD适合于放大、衰减幅度，和/或将所传送符号(信号的时隙)的相位改变复数因子CF，其基于取样信号的原始计算幅度A从参考数据NLPD-LUT来得出。参考NLPD-LUT一般可存储在BF逻辑处理器50的存储器MEM中，和/或它可经由数据端口40来提供。NLPD参考数据NLPD-LUT例如可包括查找表(LUT)和/或函数(例如多项式)，其表示放大器和/或连接到处理通道APC_m的模拟天线通道的可能其他非线性组件的非线性响应。如图中所示，非线性预失真模块NLPD可包括乘法器，其配置并且可操作以用于将信号的符号/时隙与复数因子CF相乘，由此放大、衰减和/或移位信号/符号的相位，以便对放大器/天线通道的非线性失真进行补偿。

作为补充或备选，数字处理通道APC_m可选地可包括均衡模块，其配置并且可操作以用于按照天线通道(其耦合到相应通道端口)对基带频率分量(其对应于基带信号的不同基带频率分量)所应用的相应频率响应(例如相移和增益变化)来调整在数字基带波束形成通道30以及与其关联的通道端口90之间所传递的基带信号的不同频率分量的相应相位和增益。

如上所述，基带信号BB对符号的数据流进行编码。一般来说，数据流(基带信号BB)中的多个符号(序列)定义基带信号BB中的一个或多个频率分量。基带中的那些频率分量一般与RF/通带中的对应频率分量(其受到在天线990与***100之间传播基带信号的天线通道所影响)关联。与天线通道的频率响应对应的伪影又在基带信号中表达。有利地，均衡模块EQ配置并且可操作以用于对这类伪影的数字补偿以实现准确波束形成。为此，不同数字处理通道80的均衡器EQ用来校正RF前端900的天线通道的非平坦频率响应(与增益变化和相移关联)。

因此，一般来说，均衡器EQ是滤波器，其目的是校正通道的频率响应(增益和幅度)，使得经过它的信号没有失真。按照本发明的各个实施例，实现包括三个处理阶段：

i. 通道频率响应的测量。

ii. 确定均衡器的预期响应

iii. 预期响应的实现。

可能实现(称作直接频率均衡)使用符号(从其中能够确定通道频率响应)的序列的谱分析(FFT)。假定通道响应通过H(f)给出。设预期通道响应通过D(f)给出(通常为信号的通带内的单元响应)。因此，均衡器的EQ响应W(f)能够按照预期实现来定义。典型响应为：

：通道响应的直接反演

和/或

：用来避免通道响应零位的高放大。

其中是噪声密度函数，其通常是均匀的。

一旦给出均衡器的响应，实现能够按照各种方式进行：

1. 通过应用傅立叶变换(例如FFT)以便将符号系列变换到频域，对频域应用频率响应滤波W(f)，并且应用傅立叶逆变换(例如IFFT)以便变换回时域(即，FFT-滤波器-IFFT实现)。或者

2. 利用线性滤波器(例如FIR或IIR)，其响应作为W(f)。

虽然这是对均衡器的主要描述，但是均衡器的实际实现能够按照本领域已知的多种算法之一进行，例如J.Proakis的“Digital Communications”以及其他教材和文献中描述。

一般来说，滤波系数作为数字处理通道80的每个的均衡参考数据EQ-LUT来提供。通常，均衡参考数据EQ-LUT(即，滤波系数)按照要连接到***100的前端模块900的天线通道ACH1-ACHm的频率响应先验地确定，并且存储在关联到/包含于***100的参考数据存储器(例如MEM)中。对应滤波系数则按照天线通道(例如每个数字处理通道APC_m所连接的ACHj)作为参考EQ-LUT来提供给数字处理通道80的相应均衡器EQ。参考EQ-LUT一般可存储在BF逻辑处理器50的存储器MEM中，和/或它可经由数据端口40来提供。EQ-LUT参考数据NLPD-LUT可包括均衡器滤波器EQ的系数W。在这方面，应当理解，滤波系数通常通过利用所述算法检查RF前端的天线通道的频率响应一般先验地确定。在一些实现中，还确定均衡器系数，以补偿无线电传播路径中或者还有卫星中的失真。

又如图所示，数字处理通道APC_m可选地还可包括I/Q连接模块IQC，其配置并且可操作以用于在***100适合于处理基带信号BB的I/Q表示的情况下校正I/Q失配。I/Q校正模块IQC配置并且可操作以用于对于在(一个或多个)数字基带波束形成通道和与其关联的通道端口之间所传递的基带信号的IQ表示中的增益和偏斜误差的至少一个进行补偿。作为补充或备选，I/Q校正模块IQC可适合对I和Q通道中的DC偏移值进行补偿；

如图中所示，数字处理通道APC_m还可包括数字变频器UDC。在一些实施例中，***100配置成使得信号由通道端口90在基带频率中提供，同时可模拟地实现增频/降频(例如通过前端模块900的混合器MIX)。在这类情况下，在该***中可能不要求数字变频器。但是，在一些实施例中，数字惯例由***100来使用，以便促进准确和能量有效信号处理。在这类实施例中，数字变频器UDC包含在***100的数字处理通道APC_m中。

如图中所示，在一些实施例中，数字变频器UDC包括数值控制振荡器(NCO)以及用于将信号与参考频率信号相乘的乘法器，由此对信号的频率进行增频/降频。另外，内插/抽选级用来调整信号的样本数量。一般来说，在只有接收模式波束形成操作由***100来实现的实现中，可以仅实现抽选级以用于对所接收信号的频率进行降频，而反过来也是一样，在只有波束形成操作的发射模式被实现的实现中，内插级用来对信号进行增频。但是，在设计用于接收和发射模式的实现中，数字变频器UDC可以可配置成作为降频转换器(在接收方向的ADC的情况下)或增频转换器(在发射方向的DAC的情况下)进行操作。

可选地，在***100配置成使得通道端口90中的信号采取模拟形式来提供给RF前端900的实施例中，数字处理通道APCm还包括转换器CDA，其能够在数字形式(用以由***100来处理)与模拟形式(用以在通道端口90来提供)之间转换信号。如图中例示，在对波束形成的接收和发射模式均可操作的实施例中，通道的模拟-数字转换器CDA包括数模转换器(DAC或D/A)以及模数转换器(ADC或A/D)，其能够切换到按照经过接收和发射模式的数字处理通道APCm的信号传播的指导的操作。在仅针对发射或者仅针对接收操作模式的实现中，模数转换器CDA可以仅分别包括D/A或A/D转换器。

应当注意，在一些实施例中，***100(例如波束形成通道30和/或数字处理通道80)进行操作的取样率可能与模数转换器CDA的操作的取样率不匹配。在这类实施例中，附加内插和/或抽选级/模块(即，IntST和DecST模块)可与D/A和/或A/D转换器关联，以便将其取样率与***100进行匹配。

为此，应当注意，在本发明的各个实施例中，***100配置成使得数字处理通道APCm的模块的操作由控制单元50来控制。通过适当切换变频器UDC和数字/模拟CDA(其如上所述转换成适当模式)，控制单元50配置并且可操作以确定/计算所需参数(参考数据，例如均衡器和/或非线性失真系数)以及接收/发射模式的数字处理通道APCm的选择性操作。

应当注意，在图1C和图1D的示例中，数字处理通道(例如APCm)和波束形成通道(例如BFj)配置并且可操作以用于基带信号的处理I/Q分量。在这个示例中，基带信号的每个I/Q分量由数字处理通道(例如APCm)和波束形成通道(例如BFj来处理/加工和延迟。为此，模块可选地可双倍实现(例如，一个用于处理I分量，而第二个用于处理Q分量)。

备选地，在一些实施例中，数字处理通道(例如APCm)和波束形成通道(例如BFj)配置并且可操作以用于处理I/Q表示中没有提供的复数基带信号。例如，还可应用在中间频率(IF)的基带信号样本(先前由调制器数字转换)。在这种情况下，可能不要求Q校正模块IQC，以及复数增益模块CGM可通过可变增益模块加上相移元件来实现。

通常对于相同信号，I/Q实现要求具有给定取样率的两个路径，而IF实现要求单个路径，但至少具有双倍信号取样率。

图2是按照自解释方式示出在传输模式(TX)共同的所例示波束形成通道和数字处理通道操作(例如以共同形成传输模式通道。这里没有在波束形成和数字处理通道的模块之间示出具体划分)的内部结构/功能的示意图。在这个示例中，对波束形成的输入是调制基带信号的同相和正交(I/Q)样本流。数字域由基本乘法器来组成，以提供适合于所选中心频率的增益和相位校正。这个元件优选地接着内插级，以便增加取样率，并且然后是真实时间延迟电路，其由用于缓冲作为取样时间的整数倍数的延迟的移位寄存器来组成，并且(在这个示例中)是用于比取样时间更小的延迟的Farrow再取样器，以及在需要时修改信号取样率。在这个示例的发射路径中，包含数字预失真元件，其能够将I/Q样本的每个的相位放大、衰减和/或改变经由查找表(LUT)、多项式或者本领域本身已知的任何其他方法(其适合于补偿放大器或其他非线性组件的非线性响应所引起的失真)从取样信号的原始幅度所得出的复数因子。均衡器然后用来校正每个链中的非平坦频率响应，之后接着I-Q失配和DC补偿级。取样率通过实现另一个内插级来与DAC速率进行匹配。信号然后可在增频单元中数字增频到输出频率，其优选地由数值控制振荡器(NCO)和乘法器来组成。数模转换器将信号转换到模拟域。

在这个示例中，信号的每个I/Q分量被单独处理，除了I-Q失配电路和复数增益元件之外。备选地，还能够应用在中间频率(IF)的单个信号的样本(先前由调制器数字转换)。在后一种情况下，没有应用I-Q失配电路，而是复数增益实现为可变增益加上相移元件。通常对于相同信号，I/Q实现要求具有给定取样率的两个路径，而IF实现要求单个路径，但至少具有双倍信号速率。

图3是按照自解释方式示出在接收模式(RX)波束形成中共同的所例示波束形成通道和数字处理通道操作(例如以共同形成信号接收模式通道)的内部结构/功能的示意图。在这里，在波束形成和数字处理通道的模块之间没有示出具体划分。从连接到天线元件的RF链(前端900)出局的模拟信号由ADC来取样，之后接着数字降频转换器、I-Q失配校正和DC补偿级。然后可使用抽选器，以便降低入局信号的取样率。这之后接着真实时间延迟电路、抽选级、复数增益和均衡器，与RX波束形成中提供的相似。备选IF实现也是可能的。

按照本发明的各个实施例，提供一种可缩放波束形成***/架构，其包括基带数字波束形成芯片(100)和RF转换芯片(RFE芯片900)(其能够基本上经由简单基带模拟接口(例如经由BF芯片100的通道端口)来连接)。因此，使用两个基本构建块，该配置在发射侧以及在接收侧均实现构成同时具有大量天线和独立波束操作的形成的大阵列(多波束配置)。

因此，阵列的大小可通过使用所要求数量的RFE构建块来扩大。如果大量波束要被支持，则能够添加BF芯片，以便为波束的每个来提供必要信号处理。构建块之间的连接是简单的，并且能够易于根据需要扩展。重要的是，在作为实际阵列大小或波束数量的函数的构建块本身的任一个的设计中不存在约束。

另外，BF芯片100的实施例中包含的数字补偿电路(数字处理通道80)使得有可能校正这类阵列的构造中固有地存在的各种减损和误差，如本领域的技术人员已知。这个能力使得有可能减轻要求，并且因此减轻阵列本身的成本。典型示例是到阵列内的元件的电缆和连接路径长度的情况，其按照传统设计需要以极小容差彼此相等，而这种差能够使用上述真实时间延迟电路以数字方式来补偿。

现在参照图4A，其是示出天线波束形成***1000的框图，天线波束形成***1000包括：天线阵列990，其包括多个天线元件(没有具体示出)；以及多个N波束形成***(芯片)100A-100N，其与上述实施例的任一个中所述的波束形成***100相似地配置并且可操作，以及经由一个或多个RF前端模块900来连接到天线阵列990，使得波束形成***(芯片)100A-100N的每个经由通道端口90来连接到天线元件990的相应编组(例如子阵列)990A-990N。应当理解，在各个实现中，编组990A-990N可以是不同编组(即，包括不同天线元件，使得没有天线元件连接到多于一个波束形成芯片)，而在其他实现中，可能波束形成功能的进一步灵活性(接收、传送波束的数量、带宽、波束宽度和数据速率)可通过将天线元件的一个或多个连接到波束形成***(芯片)100A-100N的一个或多个的多个通道端口90来实现。在后一种情况下，编组990A-990N不是不同的，而是一些天线元件可与多于一个波束形成***100A-100N关联。波束形成***100A-100N的通道端口90通常经由一个或多个RF前端模块可连接到相应天线元件990，其例如可配置并且可操作以定义多个模拟天线通道(在这里没有具体示出)，从而提供在波束形成***(芯片)100A-100N与天线阵列990的天线元件之间传递信号的模拟信号处理处理链。在这方面，在这里应当注意，虽然图中示出波束形成***(芯片)100A-100N与RF前端模块900A-900N之间的一对一对应性，但是这种一对一对应性不是必要的，以及甚至一个或几个前端模块可以是充分的，只要它/它们具有与将要由波束形成芯片100A-100N所操作的通道端口90的所要求操作数量匹配的所要求数量的模拟天线通道。

为此，在本例中，波束形成***(芯片)100A-100N作为可用于各种所要求大小的天线***1000的可缩放构造的基本构建块(其可具有各种数量的天线元件)来配置并且可操作。

例如，波束形成芯片100A-100N的每个可定义预定数量(m，例如m＝32)的通道端口90。因此，通过将多个(N)波束形成芯片100A-100N层叠/平铺地连接到天线元件990的多个编组，可控制具有高达N×m个天线元件的天线(相控阵)***以用于接收/传送波束形成信号。例如，图4B和图4C示出用于控制大天线阵列990的波束形成芯片100A-100N的这种层叠/平铺连接的配置的两个示例。波束形成芯片100A-100N经由公共数据总线BUS来连接到调制解调器(这个图中的SX-3000B)。图4B示出沿总线的波束形成芯片100A-100N的连接的菊花链拓扑/配置，其中数据串行地从一个芯片传递到下一个芯片，而图4C示出“耙式”结构/拓扑，其中数据在较短菊花链中传递并且经由通向调制解调器的公共总线来收集/分发。其他连接拓扑(例如级联拓扑)也是可能实现的。

回到图4A，如上所述，波束形成芯片(***)100A-100N在这个图中示出，其各自包括模块10、20、30、40、50、70、80和90(其与上述***100的相应模块相似地配置/可操作)。相应地，这些模块的配置和操作的描述在这里将不作赘述，除了附加元件/模块的进一步描述之外，其在这里被实现以通过利用作为构建块的波束形成芯片(***)100A-100N来帮助/促进天线***的可缩放构造。

数据组合/分发电路/模块20通常包括多个数据流组合器/分离器25(例如通常匹配能够由***以任何给定数据速率来形成和传递的同时数据流的容许数量)。如图4D和图4E所示，在接收操作模式，每个数据流组合器25配置并且可操作以组合/合计由多个波束形成通道所接收的数据流，以形成单个合计(例如波束形成)数据流，其然后被馈送/写到总线。在传输操作模式，每个数据流分离器25配置并且可操作以用于将总线所接收的数据流复制/分发到参与波束形成波形的生成的多个波束形成器，其将对数据流进行携带/编码和传送。

按照本发明的一些实施例，组合/分发电路/模块20还包括全局真实时间延迟模块GTTD 22，其配置并且可操作以用于对多个数据流(其将由每个芯片所传递)引入全局时间延迟。GTTD模块22是重要基础设施模块，其利用本发明的多个波束形成芯片100A-100N来促进可缩放天线配置。这是因为GTTD模块22提供对芯片所传递/处理的全部数据流引入预期全局时间延迟，由此允许同步多个波束形成芯片的操作，使得准确波束形成甚至对超大天线阵列990也能够由多个波束形成芯片共同产生。为此，考虑不同波束形成芯片100A-100N可与天线990的平铺子阵列990A-990N(其跨越它们之间的大距离/间隔)关联，由芯片的每个所处理的信号应当共同延迟，以便将它们与其他波束形成芯片的信号同步，并且对相应波束形成芯片100A-100N的子阵列990A-990N之间的距离进行补偿。这通过GTTD模块22来实现，GTTD模块22例如可包括移位寄存器SHR 23(例如与以上参照波束形成通道的TTD模块所述的相似)，但是具有能够用于存储由波束形成芯片所处理的多个数据流并且将它们共同延迟预定值的整数取样时间的更大容量。

可选地，在要求具有比取样时间更小的分辨率的时间延迟的情况下，GTTD模块22可选地可配置成包括时间延迟再取样器模块(例如Farrow再取样器)，其配置并且可操作以用于提供具有取样时间的分数的这类高分辨率时间延迟。为此，GTTD模块22的操作可与上述TTD模块相似，但仅具有配置成适应由波束形成芯片所处理的多个数据流的规模(用于存储它们并且使它们共同延迟高达预定最大全局延迟时间)。但是应当注意，这是可选的，以及实际上在大多数实现中，时间延迟再取样在这一级可以不需要，并且可消除/通过具有比可在每个波束形成器通道中执行的取样时间更小的分辨率的时间延迟再取样来替代。GTTD基本上提供用来全局同步本发明的不同波束形成芯片100的操作的大时间延迟。

应当理解，指示(每个芯片100A-100N应当被延迟的)全局延迟时间的控制数据可经由数据端口40从全局天线控制器(其可连接到天线阵列1000的多个芯片)提供给芯片。

因此，图4D和图4E示出附加(全局TTD)，包括整数样本延迟寄存器，其实现基于大天线和/或稀疏阵列的ASIC的设计的可缩放性(对于其可沿总线累加大延迟，并且归因于天线边缘之间存在的距离)。由于ASIC固有延迟，波束形成器中的样本级整数延迟需要仅跨越连接到同一ASIC的天线元件之间的相对延迟。图4D示出配置为接收通道的波束形成器通道的芯片的输出处的整数样本延迟，而图4E示出发射方向的延迟。

图4F是示出与图4A所示相似的天线***1000的图像。天线***包括256(16×16)天线元件990的阵列，其包括多个8×8层块(子阵列990A-990N，其中N=8)。在图像中，示出层块之一的背面，其中数字波束形成芯片100在这个示例中位于层块的背面中间，以用于如上所述在数字域中应用数字基带波束形成。另外，各自为子阵列的4个天线元件提供4个模拟RF天线通道的16个射频前端(RFE)芯片示为在背面连接在芯片100与相应天线元件之间。

RF前端(RFE)模块900(其可连接到本发明的波束形成芯片100的通道端口)的配置的示例在图4G中按照自解释方式示出。

在这个示例中，RFE 900包括多个TX路径和多个RX路径(这个示例中的L)。如图4G的示例所示，TX路径包括两个重构低通滤波器(LPF)、从I-Q(或IF)到所要求波段的直接增频转换器、可变增益放大器(VGA)、功率放大器(PA)。可能地，还可要求某种RF滤波。如图8的示例所示，RX路径包括低噪声放大器(LNA)、VGA、从预期频率到I-Q(或IF)的直接降频转换器、两个抗混叠滤波器(其优选地在信号取样器之前使用，以限制信号的带宽)。在这里，再次还可要求某种RF滤波。这个图中示范的本地振荡器(LO)***包括两个锁相环(PLL)，即，锁定到外部合成器的RX和TX。RX/TX交换机(这个图中未示出)用于RX/TX对(这个示例中为16个)(这取决于RX/TX对当前是在发射模式还是接收模式)的每个。

如图4H所示，芯片组(包括波束形成芯片100和(一个或多个)对应RFE 900)可被连接和链接，以实现它在多波束操作和/或更大阵列中的使用。为此，图4H例示可能的连接，其用来使用波束形成芯片(其各自支持单个波束和16个元件)和RF芯片(其各自也支持16个元件)来形成四个波束、64个元件阵列。16个波束形成芯片按照要求四个RF前端芯片的这个配置来部署。在发射侧，调制数字基带信号由基带调制器(BB1、BB2、BB3和BB4)来形成。每个输出链接(经由SerDes，例如JEDEC JESD204B)到四个波束形成芯片。应当注意，在这个具体示例中，属于16个元件的给定编组的波束形成(BF)芯片的输出由RF前端芯片来合计，以驱动元件。因此，这个示例中的信号求和是基带中执行的模拟求和。

在接收侧，元件的每个编组的天线输出分布在支持属于那个编组的元件的全部BF芯片之间，其中这些元件的每个配置成提供产生于元件输出的正确求和的相关数字输出。属于同一波束的BF芯片的输出相互链接并且合计，以形成波束基带芯片输入。

如本领域的技术人员将会理解，RFE的元件可实现为单个管芯上的波束形成芯片的组成部分。备选地，波束形成芯片的组件可在不同管芯上实现。

回到图4A，在本例中，由于波束形成芯片100A-100N设计成连接公共总线，所以相应波束形成芯片100A-100N的总线数据端口10可包括数据流选择器15，其配置并且可操作以便与波束形成芯片100A-100N的其他波束形成芯片同步地适当读取/写入将要在芯片与总线之间所传递的数据流。更具体来说，波束形成芯片100A(其配置并且可操作以用于传输操作)可包括数据流总线读取器16，其配置并且可操作以用于接收控制指令(例如从总线控制器18)，以供从总线仅提取与将要由相应芯片处理(数字波束形成)和传送有关的数据流。这提供不采用与***中的波束形成芯片的另一波束形成芯片有关的数据使芯片过载。作为备选或补充，波束形成芯片100A(其配置并且可操作以用于接收操作)可包括数据流总线写入器17，其配置并且可操作以用于接收控制指令(例如从总线控制器18)以用于与连接到总线的其他波束形成芯片的写操作同步地(即，按照正确写入顺序/定时)将从天线990所接收并且由芯片100A数字波束形成的数据流写到总线，以免引起多个波束形成芯片100A-100N的可能写入数据流与总线之间的数据冲突。

另外，天线波束形成***1000包括按每个形成芯片(其连接到公共总线)的总线转发器12。当芯片工作在传输模式时，总线转发器12复制/重复总线方式上传递的信号，以允许每个芯片(例如100A)的数据流选择器从总线获取/读取与其有关的数据流，同时重复/继续数据流到与总线所连接的其他波束形成芯片的传递。当芯片工作在接收模式时，总线转发器12将数据流选择器15所写入的信号(数据流)聚合在一起，而没有干扰总线中传递的其他数据流。在一些实现中，总线转发器12包含/集成在波束形成芯片100A本身中(例如作为总线数据端口10的组成部分)，以促进芯片到总线的直接连接。

在一些实施例中，为了促进对多个波束形成芯片100A-100N(其连接到总线)的信号传递的高数据速率，总线配置并且可操作以用于高容量并行数据通信，同时波束形成芯片100A-100N可适合与串行数据通信配合操作。相应地，波束形成芯片100A-100N的每个可经由串行器/解串器模块(SERDES)14来连接到总线，以用于在通过总线的并行信号传递与对/从波束形成芯片100A-100N的串行信号传递之间进行转换。在一些实现中，串行器/解串器模块14可包含在波束形成芯片100A中(例如耦合到总线数据端口10，并且可能与总线转发器12相集成)。

按照各个实现，每个波束形成芯片100A的总线数据端口10还包括总线控制器模块18，其适合从数据端口40和/或从BF逻辑处理器50来接收指示要从总线写入/读取的数据流的控制信号。相应地，总线控制器模块18配置并且可操作以同步相应数据流的处理的定时，以便允许正确波束形成。这在芯片工作在传输模式(其通过串行通信来接收数据流)的情况下可以是特别重要的。在那种情况下，数据流由芯片接连(例如，或者按照交织方式)接收，由此产生可需要同时传递的不同数据流之间的延迟。总线控制器模块18可适合推迟这类数据流的处理，以便补偿它们之间的时滞，并且允许对其的同时/同步处理。

图5示出经由SERDES转发器来连接到数据总线并且操作以用于传输操作的多个波束形成芯片k、k+1的操作原理。另外，还示出配置用于沿发射方向的分发时的芯片k、k+1的组合/分发模块20的操作。芯片(图中的芯片k)的输入处的串行接口被分布到波束形成器的每个，并且还分布到芯片k的输出，其能够进一步转发到下一个芯片k+1。

图6示出配置用于沿接收方向进行组合时的组合/分发模块的操作原理。在这种情况下，芯片的输入数字接口与芯片(图中的芯片k)内的全部波束形成器的输出相加，并且结果被输出到下一个芯片。

如本领域的技术人员将会理解，跨逐个芯片所传送的数据速率在输入和输出是相同的。在分发模式，它是被分发的相同信号，而在组合模式，信号逐个样本来合计。

因此，本发明提供新的灵活波束形成***芯片，其能够可缩放到各种大小的天线/相控阵。该***包括(一个或多个)基带数字波束形成芯片100((一个或多个)BF芯片)以及分离前端RF转换芯片(RFE芯片)。基带数字BF芯片的架构提供某种程度的灵活性，其仅受到BF芯片的数据输入/输出(例如串行数据输入/输出)端口10的总数据速率所限制。在那些约束下，架构实现：

·Tx、Rx和Tx/Rx通道的组合(TDD)的灵活

·灵活的波束数量

·灵活天线配置

·灵活偏振控制—通过利用各种偏振的天线元件，并且通过连接/利用预期偏振的所选天线元件有选择地实现每个数据流的波束形成。

·灵活输入/输出操作频率

·附加功能性

图7按照自解释方式示出在Tx和Rx波束形成模型中的波束形成通道的操作之间的对应性。箭头连接组件，其在Tx或Rx路径中组合时相同地实现。因此，波束形成器池30的每个波束形成器通道BF1-BFN可单独作为Tx、作为Rx波束形成器和/或作为有选择地可工作在Rx和Tx模式的双重操作波束形成器通道来配置。还有可能为时分双工(TDD)操作及时改变配置。

图8A和图8B示出波束形成器的数量并且因此波束的数量如何能够在从可用总带宽(BW)(其与经过芯片的数据速率成比例)所得出的限制下重新配置。如果带宽较大，则能够形成单个波束。对于较窄带宽，能够在使用相同硬件的同时形成若干波束。图8A示出沿Tx方向的灵活配置，而图8B示出沿Rx方向的灵活配置。

图9A和图9B示出在单个波束的情况下并且对每个波束的带宽与另一个是不同的情况对波束的波束形成器的分配。在后一种情况下，每个波束使用与相关带宽相称的不同抽选速率。图9A示出沿Tx方向的配置，而图9B示出沿Rx方向的配置。

阵列可配置为全阵列，其中来自每个元件的信号被分发给全部波束形成器通道，以及来自全部波束形成器的信号在每个元件中组合。还有可能将元件配置为子阵列，其中只有元件的较小集合连接到一些波束形成器，而其他元件连接到其他波束形成器，因而形成较小单独天线。图10示范这种连接可能性的实施例。

如果要求双偏振，则天线阵列应当具有两种偏振方向的元件(通常为线性垂直和线性水平偏振)，其通常在具有两个馈送的同一天线元件内实现。垂直偏振元件能够连接到ADC(和DAC)的一个集合，而水平偏振天线元件连接到ADC(或DAC)的第二集合。任何偏振能够通过这两个连接来形成。图11示出通过与它们之间的可变增益同相地组合这两个信号在任何所要求角度的线性偏振的形成。图12示范通过使用信号之间的90度相移的圆偏振的形成。

在接收侧，RFE将所接收RF信号转换成更低频率(即，中间频率(IF)，其能够由数字波束形成芯片(其对它进行取样，并且将它降频到基带)来处理。RFE还能够将RF信号转换成基带(零IF)。在这种情况下，转换对两个信号(同相和正交I/Q)进行，其中它们的每个必须由ADC单独取样。

输入ADC的示例配置在图13A中示出。在这个图中，一个ADC被分配给I信号，而另一个分配给Q信号。进一步频率校正能够由连接到每个ADC的NCO进行，但是只有I NCO输出的一个分支用作I输入，以及Q NCO的正交分支用于Q输出。

在发射侧，执行相反过程，如图13B所述。I和Q输出的每个通过两个独立NCO来频移(若需要的话)，并且然后在RFE中增频。

ADC和DAC的取样频率可能比IF频率要低，只要取样信号的带宽足够小。这个过程(又称作尼奎斯特二次取样)还能够在数字波束形成芯片的发射和接收上配置。

为了增强ASIC-ASIC连接的灵活性，ASIC能够还作为用于执行下列功能的一个或多个的构建块来配置：

1. 接收路径中的2个总线输入的合计+附加延迟

2. 发射路径中的2个总线的分布+附加延迟

3. 总线上的附加延迟

图14A和图14B示出作为这种构建块的ASIC。图14A将它示为总线求和块，而图14B将它示为总线分布块。可能求和和分布配置分别在图15A和图15B中按照自解释方式来描述。作为附加延迟单元的构建块在图16中示出。

来看图1A和图4A，应当注意，波束形成逻辑控制单元50(其优选地是本发明的波束形成芯片/***100的ASIC芯片100的和/或天线***1000(其包括多个这类BF芯片1000)的全局控制单元1010的固有部分)可配置并且可操作以用于执行各种波束形成功能。计算和控制单元50和/或1010可实现下列功能的一个或多个：

·基于所要求波束方向、频率和阵列内的ASIC位置以及渐变型类型的芯片内波束形成器的系数计算。

·必要调整参数的计算，包括例如波束系数、内部增益和相位调整、滤波参数等。

·到达方向(DOA)估计

·信号跟踪

·参数存储，包括

- 波束跳跃定时和模式

- 预定义方向

- 至少一个波束的波束形成器参数的集合

- 已知轨迹(包括方向和定时)

到达方向估计的可能实现执行如下：DOA方向搜索区域分为若干波束(优选地，其全部具有相同带宽)。对于已知信号的情况，对那些波束的每个执行相关性，以及在那些波束之一处的相关性输出超过预定义阈值时断言DOA检测。对于未知信号的情况，绕过相关性，以及在那些波束之一处的信号输出超过预定义阈值时断言DOA检测。但是，其他实现也是可行的。

信号跟踪的可能实现通过测量与估计到达方向相邻的波束的幅度差或相位差并且使用所测量差来提供误差信号(其与真实方向与估计方向的偏差成比例)进行。这个误差信号被馈送给滤波器，其能够在运动动态为已知时配置为卡尔曼滤波器。滤波器输出能够用来校正估计方向，并且预测应当作为时间的函数来配置波束的方向。

Claims

1. 一种数字波束形成芯片，包括：

多个数字基带波束形成通道，其配置并且可操作以用于经由通道端口来连接到与相应天线元件关联的多个天线通道，以用于经过多个天线元件对于对数据流进行编码的一个或多个波形信号进行传送和接收的至少一个；以及

其中所述数字基带波束形成通道配置并且可操作以将选择性幅值的相位和时间延迟的至少一个应用于与对由所述多个天线元件所传送和/或接收的所述波形信号进行编码的数据流关联的基带信号，由此对所述波形信号进行波束形成，以便通过所述波形来产生与相应传播方向关联的一个或多个数据编码波束并且分别对所述数据流进行编码。

2.如权利要求1所述的数字波束形成芯片，其中，所述数字基带波束形成通道配置并且可操作以便将选择性真实时间延迟应用于经过其中所传递的所述基带信号，以由此对所述波形信号进行波束形成。

3.如权利要求2所述的数字波束形成芯片，其中，每个数据流采取经过所述数字基带波束形成通道中的一个或多个以取样率串行传递的符号流的形式在所述基带信号中编码；并且其中所述一个或多个数字基带波束形成通道的每个数字基带波束形成通道包括真实时间延迟模块，所述真实时间延迟模块适合有选择地将所选真实时间延迟应用于经过所述数字基带波束形成通道所传递的所述符号流，以由此应用所述波束形成；以及其中所述真实时间延迟模块配置并且可操作以促进具有比所述数字基带波束形成通道的所述取样率更高的时间分辨率的所选时间延迟，由此实现应用具有超过所述取样率的延迟分辨率的所述波束形成，由此实现具有改进的定向精度的波束形成。

4.如权利要求3所述的数字波束形成芯片，其中，所述真实时间延迟模块包括可调整时间延迟再取样器模块，所述可调整时间延迟再取样器模块配置并且可操作以：

- 接收表示所述符号流的数字化信号；

- 得到指示由其来延迟所述数字化信号的时间延迟分数的控制指令，由此所述时间延迟分数包括比与所述数字基带波束形成通道的所述取样率关联的取样时间更小的时间分量；

- 经由内插对所述数字化信号再取样，以得到具有与所述数字化信号相似数量的符号的时移再取样信号；以及

- 输出所述再取样信号，由此引入具有比所述取样率更高的所述时间分辨率的时间延迟。

5. 如权利要求3或4所述的数字波束形成芯片，其中，所述真实时间延迟模块配置并且可操作以用于以比所述数字基带波束形成通道的所述取样率更高的分辨率的时间延迟将所述数字基带波束形成通道中的所述基带信号传播延迟，并且其中所述真实时间延迟模块包括：

- 移位寄存器，可操作以用于将所述基带信号延迟测量为数字基带波束形成传播的取样时间的整数倍数的所述时间延迟的整数部分；以及

- 可调整时间延迟再取样器模块，配置并且可操作以用于将所述基带信号延迟包括比所述数字基带波束形成通道的所述取样时间的取样时间更小的所述时间延迟的分量的时间延迟分数。

6.如权利要求3至5中的任一项所述的数字波束形成芯片，其中，所述真实时间延迟模块包括复数增益模块，所述复数增益模块配置并且可操作以用于将所述符号与复数增益相乘，所述复数增益选择成调整所述时间延迟，以补偿所述基带信号与通带信号之间的增频/降频中关联的影响。

7.如权利要求1至6中的任一项所述的数字波束形成芯片，其中，所述数字基带波束形成通道包括在下列至少一个或多个中可操作的波束形成通道：传输模式；接收模式；以及传输模式和接收模式两者。

8.如权利要求1至7中的任一项所述的波束形成芯片，包括数字补偿通道，由此每个数字补偿通道可连接在所述数字基带波束形成通道中的至少一个与所述芯片的所述通道端口中的至少一个之间，以及配置并且可操作以将数字补偿应用于至少一个通道端口的所述信号，以用于对于与将所述至少一个通道端口连接到所述天线元件中的一个或多个的模拟RF前端模块的(一个或多个)天线通道关联的模拟伪影进行补偿。

9.如权利要求8所述的数字波束形成芯片，其中，每个数字补偿通道分别有选择地可连接在所述数字基带波束形成通道中的所选一个或多个与所述芯片的至少一个通道端口之间；以及其中芯片包括天线通道组合/分发模块，所述天线通道组合/分发模块配置并且可操作以用于接收指示所述数字基带波束形成通道中的所述所选一个或多个和至少一个通道端口的波束形成配置指令，并且经由所述数字补偿处理通道有选择地将所述数字基带波束形成通道中的所述所选一个或多个连接到所述至少一个通道端口。

10.如权利要求8或9所述的数字波束形成芯片，其中，所述数字基带波束形成通道中的一个或多个可操作在至少传输模式，以实现与所述基带信号对应的波形信号中的一个或多个的传输；以及其中所述数字补偿处理通道中的至少一些可操作在传输模式，并且包括相应非线性预失真模块；由此每个非线性预失真模块配置并且可操作以用于调整经过其中传递的相应符号的幅度和相位，以便补偿由耦合到相应通道端口的所述天线通道的放大器对所述符号所应用的非线性失真。

11.如权利要求10所述的数字波束形成芯片，其中，所述非线性预失真模块与非线性失真参考数据关联，所述非线性失真参考数据指示所关联天线通道的非线性放大失真。

12.如权利要求8至11中的任一项所述的数字波束形成芯片，其中，每个数字补偿处理通道包括相应均衡模块，所述相应均衡模块配置并且可操作以用于按照相应频率响应来调整在所述至少一个数字基带波束形成通道与关联所述数字补偿处理通道的所述至少一个通道端口之间其中所传递的所述基带信号的不同频率分量的相应相位和增益，所述相应频率响应指示由耦合到所述通道端口的天线通道对于与所述不同频率分量对应的通带频率分量所应用的相移和增益变化。

13.如权利要求12所述的数字波束形成芯片，其中，所述基带信号对符号的数据流进行编码，并且其中所述基带信号中的所述频率分量与所述数据流的多个符号或符号序列关联。

14.如权利要求12或13所述的数字波束形成芯片，其中，所述均衡模块与增益变化和相移参考数据关联，所述增益变化和相移参考数据指示与所关联天线通道所引入的所述不同频率分量对应的所述增益变化和相移。

15.如权利要求8至14中的任一项所述的数字波束形成芯片，其中，所述数字基带波束形成通道配置并且可操作以用于处理同相和正交(I/Q)表示中的所述基带信号，以及其中每个数字补偿处理通道包括I/Q校正模块，所述I/Q校正模块配置并且可操作以用于对于所述至少一个数字基带波束形成通道与与所述数字补偿处理通道关联的所述至少一个通道端口之间其中所传递的所述基带信号的所述I/Q表示中的增益和偏斜误差中的至少一个进行补偿，以由此对所述I和Q通道中的DC偏移值进行补偿。

16.如权利要求1至15中的任一项所述的数字波束形成芯片，配置成使得信号在所述数字基带波束形成通道与所关联通道端口之间采取所述基带信号的同相和正交(I/Q)表示的形式来传递。

17.如权利要求1至16中的任一项所述的数字波束形成芯片，配置成使得信号在所述通道端口中采取中间(IF)频率信号、例如通带(PBF)信号的形式；以及其中每个数字基带波束形成通道包括变频器(增频和/或降频转换器)，用于在所述数字基带波束形成通道的所述基带信号与所关联天线通道的所述中间或通带频率信号之间进行转换。

18.如权利要求1至17中的任一项所述的数字波束形成芯片，包括多个天线端口，以用于将所述数字波束形成芯片的所述数字基带波束形成通道连接到与相应天线元件关联的多个天线通道。

19.如权利要求18所述的数字波束形成芯片，其中，所述多个天线端口适合于采用所述天线通道来传递下列至少一个：I/Q、IF信号。

20. 如权利要求17或18所述的数字波束形成芯片，其中，所述天线端口是模拟端口，以及其中所述数字波束形成芯片包括分别与所述天线端口关联的数字和模拟之间的多个信号转换器，以用于在所述天线端口处的模拟信号与所述数字基带波束形成通道的数字信号之间进行转换。

21.如权利要求17至20中的任一项所述的数字波束形成芯片，被配置并且可操作以用于有选择地通过所述波形来产生可选择带宽和数据速率以及可选择波束宽度中的至少一个的所述一个或多个数据编码波束的所选数量；以及

其中所述数字波束形成芯片包括：

- 所述多个数字基带波束形成通道池；以及

- 天线通道组合/分发电路，配置并且可操作以用于按照控制参数有选择地将所述池的基带波束形成通道连接到所述多个天线端口，所述控制参数指示波束的所述所选数量以及每个波束的预期带宽和波束宽度。

22.如权利要求21所述的数字波束形成芯片，包括数据控制输入端口，所述数据控制输入端口配置并且可操作以用于接收指示所述波束的下列参数的一个或多个的控制参数：波束的所述所选数量；要共同或排他地分配给所述所选数量的波束中的每个的所选天线端口；为所述所选数量的波束中的每个所分配的所述取样率；以及其中所述天线通道组合/分发可连接到所述控制输入端口，以用于从其中接收所述控制参数。

23.如权利要求22所述的数字波束形成芯片，其中，所述控制输入端口配置并且可操作以用于接收指示所述波束的所选方向的定向控制参数，并且其中所述池的所述数字基带波束形成通道可连接到所述控制输入端口以用于接收所述定向控制参数，以及配置并且可操作以按照所述定向控制参数对由此处理的所述基带信号引入时间延迟，以便沿所选方向产生所述波束。

24. 如权利要求21或22所述的数字波束形成芯片，其中，所述控制输入端口配置并且可操作以用于接收指示下列信号校正中的至少一个的信号校准参数以用于通过经由所述通道端口所传递的所述信号来实现准确波束形成：

(i)与连接到所述数字基带波束形成通道中的所述操作的一个的天线通道的非线性预失真关联的非线性预失真校正；以及

(ii)与连接到所述数字基带波束形成通道的所述操作的一个的天线通道的频率响应关联的频率均衡校准；

(iii)I/Q校正因子；以及

(iv)所述波束形成所要求的增益、相位和时间延迟校正中的至少一个或多个；

以及其中所述芯片包括所述数字补偿处理通道，所述数字补偿处理通道配置并且可操作以用于处理与经由所述通道端口所传递的信号关联的基带信号，用于按照所述信号校准参数对由此处理的所述基带信号引入信号校正。

25.如权利要求1至24中的任一项所述的数字波束形成芯片，被配置并且可操作以用于有选择地分别对所选数量的所述一个或多个数据编码波束中的一个或多个数据流进行编码；以及

其中所述波束形成芯片包括：

- 所述多个数字基带波束形成通道池；

- 数据总线端口，用于提供分别与所述所选数量的所述波束关联的所述一个或多个数据流；以及

- 数据组合/分发电路，可连接到所述数据总线和所述波束形成通道，以及配置并且可操作以有选择地在所述数据总线与相应数字基带波束形成通道之间其中传递所述一个或多个数据流中的每个数据流，所述相应数字基带波束形成通道与对所述数据流进行编码的相应波束的产生关联。

26.如权利要求25所述的数字波束形成芯片，包括数据控制输入端口，所述数据控制输入端口配置并且可操作以用于接收将所述总线的数据流与所述波束关联的数据流控制参数，以及其中所述数据组合/分发电路可连接到所述数据控制输入端口，并且根据所述数据流控制参数来执行所述数据流的所述传递。

27.如以上权利要求中的任一项所述的波束形成芯片，配置并且可操作以配置成分配可变数量的所述数字基带波束形成通道，以传送和接收所述波束中的一个或多个。

28.如权利要求1至27中的任一项所述的波束形成芯片，配置成向不同波束分配可变数量的数字基带波束形成通道。

29.如权利要求1至28中的任一项所述的波束形成芯片，配置成将可变数量的数字基带波束形成通道与所选天线端口关联，以由此实现操作以单独子阵列模式连接到所述天线端口的天线阵列。

30.如权利要求1至29中的任一项所述的波束形成芯片，其中，可连接到所述天线端口的天线阵列包括关联所述天线端口中的不同相应端口的各种偏振的天线元件，以及其中所述波束形成芯片配置成将可变数量的数字基带波束形成通道与所选天线端口关联，以由此实现对所述波束的垂直偏振、水平偏振或者任何倾斜角偏振的控制。

31.如权利要求30所述的波束形成芯片，可操作以支持右旋圆偏振、左旋圆偏振或者任何所要求椭圆偏振。

32.如以上权利要求中的任一项所述的波束形成芯片，配置并且可操作以用于在所述天线端口中传递范围从零(基带信令)至所述波束形成通道的所述取样率的一半的中间频率的信号。

33.如以上权利要求中的任一项所述的波束形成芯片，包括预定数量的天线端口，以用于连接到天线阵列中的高达所述预定数量的天线元件；以及其中所述波束形成芯片配置并且可操作以用于在链中连接到附加一个或多个波束形成芯片，由此提供用于控制具有比天线端口的所述预定数量更大的天线元件的数量的天线阵列的操作的可缩放性。

34.如权利要求30所述的波束形成芯片，配置并且可操作以用于经由所述芯片的所述数据总线来实现所述链连接。

35.如权利要求31所述的波束形成芯片，其中，所述芯片的所述数据总线与串行器/解串器模块关联，所述串行器/解串器模块经由串行器/解串器转发器模块可连接到天线***的通用总线，从而实现所述菊花链连接。

36.如以上权利要求中的任一项所述的波束形成芯片，包括波束形成逻辑处理器模块，所述波束形成逻辑处理器模块包括中央处理器(CPU)和存储段。

37.如权利要求36所述的波束形成芯片，其中，波束形成逻辑处理器模块可连接到所述芯片的控制输入端口，以及配置并且可操作以用于执行下列一个或多个步骤：

- 处理经由指示将要由所述***所产生的一个或多个波束的所述控制输入端口数据所提供的波束形成控制指令，并且操作所述芯片的波束形成器通道，以便对由此处理的所述基带信号引入对应延迟，以用于形成所述波束；

- 处理经由指示对所述通道端口的所述波束形成器的预定分配的所述控制输入端口数据所提供的配置指令，以用于实现预定带宽或波束宽度的预定数量的波束的产生，以及对所述预定数量的波束的所述数据流的分配，并且操作所述芯片的天线通道组合/分发模块以便将所述波束形成器分配给所述通道端口，并且操作所述芯片的数据通道组合/分发模块以便向/从分别与所述波束的所述产生关联的相应波束形成器通道引导分配给所述波束的所述数据流；

- 处理与经由所述通道端口可连接到所述芯片的RF前端模块的模拟通道的伪影关联的模拟通道校准参数，以确定要应用于所述通道端口的信号的校正参数，并且基于所述校正参数来操作所述芯片的多个数字补偿处理通道，以用于数字补偿所述RF前端模块的所述模拟通道的所述伪影。

38.如权利要求36或37所述的波束形成芯片，其中，所述波束形成逻辑处理器模块配置并且可操作以用于执行下列一个或多个步骤：

- 通过使用真实时间延迟来实现所述数字域中的波束形成/导向；

- 到达方向估计；

- 已知信号的跟踪。

39.如以上权利要求中的任一项所述的波束形成芯片，作为供包括多个相似数字基带波束形成芯片的阵列中使用的数字基带波束形成芯片来配置并且可操作，所述多个相似数字基带波束形成芯片每个经由RF前端模块可连接到天线阵列的天线元件的相应编组，所述RF前端模块用于通过天线元件的所述相应编组对波束形成的波形信号进行传送和接收的至少一个；以及其中所述波束形成芯片适合经由公共总线在链中连接到多个相似波束形成芯片中的一个或多个波束形成芯片，经过所述公共总线向/从所述波束形成芯片波束来传递所述波束形成的波形信号中编码的数据流。

40.如权利要求39所述的波束形成，其中，所述多个相似数字基带波束形成芯片的所述阵列是芯片组阵列，所述芯片组每个包括所述数字基带波束形成芯片之一和在所述数字基带波束形成芯片及其天线元件的相应编组之间其中可连接的一个或多个模拟RF前端芯片。

41.如权利要求39或40所述的波束形成芯片，包括全局时间延迟模块，所述全局时间延迟模块配置并且可操作以用于对于在所述波束形成芯片与所述总线之间其中所传递的多个数据流引入时间延迟，以便实现及时同步所述多个相似数字基带波束形成芯片中的相应操作，由此促进由天线元件的多个编组共同传送/接收的波形的共同波束形成的实现，所述天线元件的多个编组分别连接到所述多个相似数字基带波束形成芯片。

42.包括如以上权利要求中的任一项所述的多个波束形成芯片的可缩放阵列。

43.如权利要求42所述的可缩放阵列，包括如权利要求1至41中的任一项所述的多个相似数字基带波束形成芯片，所述多个相似数字基带波束形成芯片每个经由RF前端模块可连接到天线阵列的天线元件的相应编组，所述RF前端模块用于通过天线元件的所述相应编组对波束形成的波形进行传送和接收的至少一个。

44.如权利要求43所述的可缩放阵列，其是天线阵列，并且包括多个子阵列的平铺，所述多个子阵列每个包括如权利要求1至41中的任一项所述的数字基带波束形成芯片以及组成子天线阵列的经由RF前端模块来连接到所述子天线阵列的天线元件的相应编组。

45.如权利要求42至44中的任一项所述的可缩放阵列，包括全局控制单元，所述全局控制单元经由其控制输入端口可连接到所述可缩放阵列的所述多个数字基带波束形成芯片，以及配置并且可操作以用于所述多个数字基带波束形成芯片的同步的操作，以用于由与其连接的所述天线阵列共同接收和/或传送一个或多个波束形成的波形信号。

46.如权利要求45所述的可缩放阵列，其中，所述全局控制单元适合以包括至少一个波束的多波束配置来操作多个数字基带波束形成芯片中的所述阵列。

47.如权利要求45所述的可缩放阵列，其中，所述全局控制单元适合操作多个数字基带波束形成芯片中的所述阵列，以用于生成多个波束。

48.如权利要求47所述的可缩放阵列，其中，所述多个波束用来使用所述阵列天线来增加通信***的总容量。

49.如权利要求47所述的模块，其中，所述多个波束用于照射非边界波束的有效载荷中，以便避免波束间干扰。