CN109155327B - 具有低磁通门噪声的磁通门装置 - Google Patents

具有低磁通门噪声的磁通门装置 Download PDF

Info

Publication number
CN109155327B
CN109155327B CN201780031183.5A CN201780031183A CN109155327B CN 109155327 B CN109155327 B CN 109155327B CN 201780031183 A CN201780031183 A CN 201780031183A CN 109155327 B CN109155327 B CN 109155327B
Authority
CN
China
Prior art keywords
coil
edge
magnetic core
terminal
fluxgate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780031183.5A
Other languages
English (en)
Other versions
CN109155327A (zh
Inventor
李德远
S·拉旺库
E·L·马佐蒂
W·D·佛兰茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109155327A publication Critical patent/CN109155327A/zh
Application granted granted Critical
Publication of CN109155327B publication Critical patent/CN109155327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/346—Preventing or reducing leakage fields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/04—Measuring direction or magnitude of magnetic fields or magnetic flux using the flux-gate principle
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0029—Treating the measured signals, e.g. removing offset or noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

在所描述实例中，一种集成磁通门装置(200)包含磁芯(101)、激励线圈(110)和感测线圈(250)。所述磁芯具有纵向边缘(102)和终端边缘(104)。所述激励线圈(110)盘绕所述磁芯(101)的所述纵向边缘(102)，且所述激励线圈(110)在所述终端边缘的接近区(202)内具有第一数量个激励线圈部件。所述感测线圈(250)盘绕所述磁芯(101)的所述纵向边缘(102)，且所述感测线圈(250)在所述终端边缘的所述接近区(202)内具有第二数量个感测线圈部件。为了降低磁通门噪声，在所述终端边缘(104)的所述接近区(202)内，感测线圈部件的所述第二数量可少于激励线圈部件的所述第一数量。

Description

具有低磁通门噪声的磁通门装置
技术领域
本发明大体上涉及磁通门装置，且更特定来说，涉及与形成在半导体衬底上的一或多个电路集成的磁通门装置的制造。
背景技术
磁通门装置通常包含磁芯结构和盘绕磁芯的线圈部件。磁通门装置可作为磁力仪而用于检测邻近于磁芯结构的环境中的磁通量变化。已经尝试了将磁通门装置与集成电路介接以适应于各种工业应用。例如，与控制电路介接的磁通门装置可适应于作为用于电动机控制***中的电流测量装置，或作为用于机器人***中的位置感测装置。然而，这些解决方案涉及到高灵敏度与低噪声性能之间的权衡。
发明内容
在所描述实例中，一种集成磁通门装置包含磁芯、激励线圈和感测线圈。所述磁芯具有纵向边缘和终端边缘。所述激励线圈盘绕所述磁芯的所述纵向边缘，且所述激励线圈在所述终端边缘的接近区内具有第一数量个激励线圈部件。所述感测线圈盘绕所述磁芯的所述纵向边缘，且所述感测线圈在所述终端边缘的所述接近区内具有第二数量个感测线圈部件。为了降低磁通门噪声，在所述终端边缘的所述接近区内，感测线圈部件的所述第二数量可少于激励线圈部件的所述第一数量。
在另一所描述实例中，一种集成电路包含半导体衬底、具有形成在所述半导体衬底中的晶体管的电路和定位在所述电路上方的磁通门装置。所述磁通门装置包含磁芯、激励线圈和感测线圈。所述磁芯具有纵向边缘和终端区。所述激励线圈耦合到所述电路，且所述激励线圈盘绕所述磁芯的所述纵向边缘且延伸到所述终端区。所述感测线圈耦合到所述电路，且所述感测线圈盘绕所述磁芯的所述纵向边缘。为了降低磁通门噪声，所述感测线圈可终止在所述终端区外侧。
在又一所描述实例中，一种集成电路包含半导体衬底、具有形成在所述半导体衬底中的晶体管的电路和定位在所述电路上方的磁通门装置。所述磁通门装置包含磁芯、电介质层、激励线圈和感测线圈。所述磁芯具有纵向边缘和终端区。所述电介质层具有邻接所述磁芯的所述终端区的延伸区。所述激励线圈耦合到所述电路。所述激励线圈盘绕所述磁芯的所述纵向边缘且延伸到所述磁芯的所述终端区和所述电介质层的所述延伸区。所述感测线圈耦合到所述电路，且所述感测线圈盘绕所述磁芯的所述纵向边缘。为了降低磁通门噪声，所述感测线圈可在到达所述磁芯的所述终端区之前终止。
附图说明
图1展示根据实例实施例的方面的磁通门装置的俯视图。
图2A展示根据实例实施例的方面的具有低磁通门噪声的磁通门装置的俯视图。
图2B展示根据实例实施例的方面的具有低磁通门噪声的磁通门装置的俯视部分暴露图。
图3展示根据实例实施例的方面的具有低磁通门噪声的磁通门装置的俯视部分暴露图。
图4展示根据实例实施例的另一方面的具有低磁通门噪声的磁通门装置的俯视部分暴露图。
图5展示根据实例实施例的方面的集成磁通门装置的示意图。
图6展示根据实例实施例的方面的将磁通门装置和磁通门处理电路集成的集成电路的横截面图。
图7展示根据实例实施例的方面的制造将磁通门装置和磁通门处理电路集成的集成电路的方法的流程图。
具体实施方式
在附图中，相同的参考符号指示相同的元件。附图未按比例绘制。
在实例实施例中，磁通门装置传递高灵敏度性能以及对磁通门噪声(例如，巴克豪森(Barkhausen)噪声)的相对低易感性。所描述的磁通门装置包含磁芯、激励***和感测***。激励***包含盘绕磁芯的激励线圈，而感测***包含盘绕磁芯同时与激励线圈交错的感测线圈。所描述的磁通门装置降低以下各者：由磁芯的不饱和区引入的磁通门噪声；及在磁芯边缘周围造成裂缝和分层的制造变化。
图1展示根据实例实施例的方面的磁通门装置100的俯视图。磁通门装置100包含第一磁芯101，其经磁化以形成磁畴图案。第一磁芯101包含纵向边缘102和终端边缘104。磁通门装置100包含第一激励线圈110，其盘绕第一磁芯101的纵向边缘102。第一激励线圈110包含数个线圈部件(CM)，其具有第一盘绕方向(例如，逆时针)。激励CM 114a、114b、114c、114c、114d、114e、114f、114g、114h随着其盘绕第一磁芯101而依序一个跟着一个。在从第一激励终端112和第二激励终端122接收到激励信号后，第一激励线圈110就经配置以沿着第一磁芯101的第一感测方向103产生第一激励场。
磁通门装置100还包含第一补偿线圈130，其盘绕第一磁芯101的纵向边缘102。第一补偿线圈130包含数个线圈部件(CM)，其具有第一盘绕方向(例如，逆时针)。通常，补偿线圈130与激励线圈110具有相同数量个CM。补偿CM 134a、134b、134c、134c、134d、134e、134f、134g、134h随着其盘绕第一磁芯101而依序一个跟着一个。在从第一补偿终端132和第二补偿终端142接收到补偿信号后，第一补偿线圈130就经配置以沿着第一磁芯101的第一感测方向103产生第一补偿场。
磁通门装置100进一步包含第一感测线圈150，其盘绕第一磁芯101的纵向边缘102。第一感测线圈150包含数个线圈部件(CM)，其具有第一盘绕方向(例如，逆时针)。感测CM 154a、154b、154c、154c、154d、154e、154f、154g、154h随着其盘绕第一磁芯101而依序一个跟着一个。在沿着第一感测方向103检测到磁通量变化后，第一感测线圈150就经配置以在第一感测终端152与第二感测终端162之间传导第一感测信号。
取决于所采用的感测机制，磁通门装置100可在差分模式中操作。在所述配置中，磁通门装置100可另外包含第二磁芯105、第二激励线圈120、第二补偿线圈140和第二感测线圈160。类似于第一磁芯101，第二磁芯105包含纵向边缘106和终端边缘108。第二激励线圈120盘绕第二磁芯105的纵向边缘106。为了实施差分模式，第二激励线圈120包含数个线圈部件(CM)，其具有与第一盘绕方向(例如，逆时针)相反的第二盘绕方向(例如，顺时针)。激励CM 124a、124b、124c、124c、124d、124e、124f、124g、124h随着其盘绕第二磁芯105而依序一个先于一个。在从第一激励终端112和第二激励终端122接收到激励信号后，第二激励线圈120就经配置以沿着第二磁芯105的第二感测方向107产生第二激励场。
第二补偿线圈140盘绕第二磁芯105的纵向边缘106。为了实施差分模式，第二补偿线圈140包含数个线圈部件(CM)，其具有遵循第一盘绕方向(例如，逆时针)的第二盘绕方向。通常，补偿线圈140与激励线圈120具有相同数量个CM。补偿CM 144a、144b、144c、144c、144d、144e、144f、144g、144h随着其盘绕第二磁芯105而依序一个先于一个。在从第一补偿终端132和第二补偿终端142接收到补偿信号后，第二补偿线圈140就经配置以沿着第二磁芯105的第二感测方向107产生第二补偿场。
第二感测线圈160盘绕第二磁芯105的纵向边缘106。为了促进差分模式，第二感测线圈160包含数个线圈部件(CM)，其遵循第一盘绕方向(例如，逆时针)。感测CM 164a、164b、164c、164c、164d、164e、164f、164g、164h随着其盘绕第二磁芯105而依序一个跟着一个。在沿着第二感测方向107检测到磁通量变化后，第二感测线圈160就经配置以在第一感测终端152与第二感测终端162之间传导第二感测信号。
通常，激励线圈(例如，110和120)与感测线圈(例如，150和160)交错以在磁场感测中提供高灵敏度性能。因此，激励线圈(例如，110和120)可沿着磁芯(例如，101、105)的整个纵向边缘(例如，102和106)包含数量与感测线圈(例如，150和160)的线圈部件的数量相同的线圈部件。然而，此类配置可使磁通门装置100对磁芯(例如，101和105)的终端边缘(例如，104和108)周围产生的磁通门噪声有易感性。
例如，巴克豪森噪声可促成磁通门噪声，且其是归因于磁畴壁的波动。例如，终端边缘(例如，104和108)附近的磁芯(例如，101和105)的不饱和部分很可能会增加此类型的磁通门噪声。此外，磁芯(例如，101和105)及其周围物可在磁通门装置100的制造过程期间招致一些形式的结构偏差。这些结构偏差可由磁芯(例如，101和105)的分层及/或形成在围绕磁芯(例如，101和105)的电介质层内的裂缝造成。很可能会在磁芯(例如，101和105)的终端边缘(例如，104和108)周围招致这些结构偏差，由此也促成磁通门噪声的总体水平。
实例实施例提供若干途径来最小化磁通门噪声的影响。一个途径涉及防止感测线圈(例如，150和160)在磁芯(例如，101和105)的终端边缘(例如，104和108)周围拾取磁通门噪声。另一途径涉及通过在磁芯(例如，101和105)的终端边缘(例如，104和108)周围产生较均一的磁场而降低磁通门噪声。又一途径涉及通过最小化磁芯(例如，101和105)的终端边缘(例如，104和108)周围的结构偏差而降低磁通门噪声。
图2A展示根据实例实施例的方面的具有高灵敏度和低磁通门噪声的磁通门装置200的俯视图。磁通门装置200采用感测线圈在磁芯的终端边缘周围相比于在磁芯的中心部分周围具有较少线圈部件的架构。在终端边缘周围减少线圈部件会有助于降低由感测线圈检测到的磁通门噪声的量。
在一个实例配置中，磁通门装置200包含第一感测线圈250，其盘绕第一磁芯101的第一纵向边缘102。为了降低在终端边缘104的第一接近区202周围拾取的磁通门噪声的量，相比于第一激励线圈110，第一感测线圈250在第一接近区202内具有较少数量个线圈部件。例如，第一感测线圈250可在第一接近区202内具有零个线圈部件，而第一激励线圈110可具有两个或多于两个线圈部件(例如，114g和114h)。同样地，为了降低在终端边缘104的第二接近区204周围拾取的磁通门噪声的量，相比于第一激励线圈110，第一感测线圈250在第二接近区204内具有较少数量个线圈部件。例如，第一感测线圈250可在第二接近区204内具有零个线圈部件，而第一激励线圈110可具有两个或多于两个线圈部件(例如，114a和114b)。在第一感测线圈250在第一接近区202和第二接近区204两者中具有零个线圈部件的配置中，第一感测线圈250可包含线圈部件254a、254b、254y和254z，其随着其在与第一激励线圈110相同的盘绕方向(例如，逆时针)上盘绕第一磁芯101的中心部分而依序一个跟着一个。
磁通门装置200可在差分模式中操作。在所述配置中，磁通门装置200可包含如图1中所描述的第二磁芯105、第二激励线圈120和第二补偿线圈140，及经由线圈间连接器258耦合到第一感测线圈250的第二感测线圈260。第二感测线圈260盘绕第二磁芯105的第二纵向边缘106。为了降低在终端边缘108的第一接近区202周围拾取的磁通门噪声的量，相比于第二激励线圈120，第二感测线圈260在第一接近区202内具有较少数量个线圈部件。例如，第二感测线圈260可在第一接近区202内具有零个线圈部件，而第一激励线圈110可具有两个或多于两个线圈部件(例如，114g和114h)。同样地，为了降低在终端边缘108的第二接近区204周围拾取的磁通门噪声的量，相比于第一激励线圈110，第二感测线圈260在第二接近区204内具有较少数量个线圈部件。例如，第二感测线圈260可在第二接近区204内具有零个线圈部件，而第一激励线圈110可具有两个或多于两个线圈部件(例如，114a和114b)。在第二感测线圈250在第一接近区202和第二接近区204两者中具有零个线圈部件的配置中，第二感测线圈260可包含线圈部件264a、264b、264y和264z，其随着其在与第二激励线圈120相对的盘绕方向(例如，逆时针)上盘绕第二磁芯105的中心部分而依序一个跟着一个。因为第一感测线圈250和第二感测线圈260在到达第一接近区202和第二接近区204之前终止，所以线圈间连接器258也可经布线以避开第一接近区202和第二接近区204。
终端边缘(例如，104及/或108)的接近区(例如，202及/或204)可被理解为从终端边缘104拉回的区及/或从终端边缘104延伸的区，其中与磁芯(例如，101及/或105)的中心部分比较，磁通门噪声水平相对高。为了降低由第一感测线圈250拾取或检测到的磁通门噪声的量，可在终端边缘的接近区内大体上减少第一感测线圈250的线圈部件数量。且类似地，为了降低由第二感测线圈260拾取或检测到的磁通门噪声的量，可在终端边缘的接近区内大体上减少第二感测线圈260的线圈部件数量。
图3展示根据实例实施例的方面的具有低磁通门噪声的磁通门装置300的俯视部分暴露图。为了以较大结构细节界定终端边缘的接近区，磁通门装置300绘示磁芯302及其周围物的几何特征，磁芯302类似于第一磁芯101和第二磁芯105。类似于磁芯101和105，磁芯302包含纵向边缘312、第一终端边缘314和第二终端边缘317。终端边缘314和317中的每一者可为具有宽度W的直线边缘。
在一个实施方案中，第一终端边缘314的接近区323可包括第一终端区313。第一终端区313界定在第一终端边缘314与第一拉回边缘315之间，第一拉回边缘315从第一终端边缘314朝向磁芯302的中心退回达第一拉回距离321。可基于第一终端边缘314周围的磁通门噪声水平确定第一拉回距离321。实验和模拟已经展示，第一拉回距离321可近似(具有加或减10％的容限)为第一终端边缘314的宽度的一半(W/2)。例如，在第一终端边缘314的宽度为100um的情况下，第一拉回距离321可在45um到55um的范围内。
在另一实施方案中，第一终端边缘314的接近区323可包括第一延伸区332。第一延伸区332是围绕且邻接磁芯302的电介质层的部分。第一延伸区332界定在第一终端边缘314与第一延伸边缘334之间，第一延伸边缘334从第一终端边缘314延伸且远离磁芯302的中心拉动达第一延伸距离322。可基于第一终端边缘314周围的磁通门噪声水平确定第一延伸距离322。实验和模拟已经展示，第一延伸距离322可近似(具有加或减10％的容限)为介于第一终端边缘314的宽度的四分之一(W/4)与宽度的一半(W/2)之间。例如，在第一终端边缘314的宽度为100um的情况下，第一延伸距离322可在22.5um到55um的范围内。
在又一实施方案中，第一终端边缘314的接近区323可包括第一终端区313和第一延伸区332两者。因此，第一终端边缘314的接近区323界定在第一拉回边缘315与第一延伸边缘334之间。
为了降低第一终端边缘314周围的磁通门噪声的影响，在第一终端边缘314的接近区323内，感测线圈(例如，250及/或260)可将线圈部件数量减少为少于激励线圈(例如，110及/或120)的线圈部件数量。为了进一步降低第一终端边缘314周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可终止在第一延伸区332外侧且在到达第一延伸区332之前终止。为了最小化第一终端边缘314周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可甚至终止在第一终端区313外侧且在到达第一终端区313之前终止。在所述情况下，感测线圈(例如，250及/或260)将在第一终端边缘314的接近区323内具有零个线圈部件。
除了第一终端边缘314的接近区323内的线圈部件减少之外，感测线圈(例如，250及/或260)还可在第二终端边缘317的接近区327内经历进一步线圈部件减少，其中第二终端边缘317周围的磁通门噪声被确定为足够高。
在一个实施方案中，第二终端边缘317的接近区327可包括第二终端区316。第二终端区316界定在第二终端边缘317与第二拉回边缘318之间，第二拉回边缘318从第二终端边缘317朝向磁芯302的中心退回达第二拉回距离325。可基于第二终端边缘317周围的磁通门噪声水平确定第二拉回距离325。实验和模拟已经展示，第二拉回距离325可近似(具有加或减10％的容限)为第二终端边缘317的宽度的一半(W/2)。例如，在第二终端边缘317的宽度为100um的情况下，第二拉回距离325可在45um到55um的范围内。
在另一实施方案中，第二终端边缘317的接近区327可包括第二延伸区336。第二延伸区336是围绕且邻接磁芯302的电介质层的部分。第二延伸区336界定在第二终端边缘317与第二延伸边缘338之间，第二延伸边缘338从第二终端边缘317延伸且远离磁芯302的中心拉动达第二延伸距离326。可基于第二终端边缘317周围的磁通门噪声水平确定第二延伸距离326。实验和模拟已经展示，第二延伸距离326可近似(具有加或减10％的容限)为介于第二终端边缘317的宽度的四分之一(W/4)与宽度的一半(W/2)之间。例如，在第二终端边缘317的宽度为100um的情况下，第二延伸距离326可在22.5um到55um的范围内。
在又一实施方案中，第二终端边缘317的接近区327可包括第二终端区316和第二延伸区336两者。因此，第二终端边缘317的接近区327界定在第二拉回边缘318与第二延伸边缘338之间。
为了降低第二终端边缘317周围的磁通门噪声的影响，在第二终端边缘317的接近区327内，感测线圈(例如，250及/或260)可将线圈部件数量减少为少于激励线圈(例如，110及/或120)的线圈部件数量。为了进一步降低第二终端边缘317周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可终止在第二延伸区336外侧且在到达第二延伸区336之前终止。为了最小化第二终端边缘317周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可甚至终止在第二终端区316外侧且在到达第二终端区316之前终止。在所述情况下，感测线圈(例如，250及/或260)将在第二终端边缘317的接近区327内具有零个线圈部件。
再次参考图2A，磁通门装置200可包含额外特征以除了减少终端边缘104和108的接近区202和204内的感测线圈部件数量之外还降低磁通门噪声的影响。例如，磁通门装置200可采用允许磁场较均一地分布在终端边缘104和108的接近区202和204周围的架构。通常，在待测量的磁场较均一地分布的情况下，磁通门噪声水平较低。
一种产生较均一分布的磁场的方式是通过使激励线圈(例如，110及/或120)延伸超出磁芯(例如，101及/或105)的终端边缘(例如，104和108)。例如，第一激励线圈110的线圈部件114a和114h可延伸到且盘绕邻接磁芯101的终端边缘104的电介质层的延伸区(例如，如图3中所展示的336和332)。类似地，第二激励线圈的线圈部件124a和124h可延伸到且盘绕邻接磁芯105的终端边缘108的电介质层的延伸区(例如，如图3中所展示的336和332)。
此外，补偿线圈(例如，130和140)可延伸超出磁芯(例如，101和105)的终端边缘(例如，104和108)以进一步促进较均一分布的磁场。例如，第一补偿线圈130的线圈部件134a和134h可延伸到且盘绕邻接磁芯101的终端边缘104的电介质层的延伸区(例如，如图3中所展示的336和332)。第一补偿线圈130的延伸线圈部件134a和134h可分别与第一激励线圈110的延伸线圈部件114a和114h交错。类似地，第二补偿线圈140的线圈部件144a和144h可延伸到且盘绕邻接磁芯105的终端边缘108的电介质层的延伸区(例如，如图3中所展示的336和332)。第二补偿线圈140的延伸线圈部件144a和144h可分别与第二激励线圈120的延伸线圈部件124a和124h交错。
除了围绕终端边缘(例如，104及/或108)产生较均一分布的磁场之外，这些延伸线圈部件(例如，114a、114h、124a、124h、134a、134h、144a及/或144h)还用来促进磁芯和围绕磁芯的电介质层的结构完整性。例如，延伸线圈部件(例如，114a、114h、124a、124h、134a、134h、144a及/或144h)防止磁芯(例如，101及/或105)在热过程期间经历分层且也保护电介质层免于破裂。因此，这些延伸线圈部件最小化结构偏差，所述结构偏差原本可能会增加磁芯的终端边缘周围的总体磁通门噪声。
产生较均一分布的磁场的又一方式可涉及具有一或多个弯曲终端边缘而非直线终端边缘。例如，图4通过结合从磁芯的中心向外凸形地弯曲的终端边缘而展示具有低磁通门噪声的磁通门装置400的俯视部分暴露图。
磁通门装置400绘示磁芯402及其周围物的几何特征，磁芯402类似于第一磁芯101和第二磁芯105，所述几何特征用于以较大结构细节界定终端边缘的接近区。类似于磁芯101和105，磁芯402包含纵向边缘412。从磁芯101和105修改，磁芯402包含从磁芯402的中心突出的终端边缘。例如，磁芯402包含第一终端突出边缘414和第二终端突出边缘417。终端突出边缘414和417中的每一者可为曲率半径(r)大致为磁芯402的宽度(W)的一半的弯曲边缘。弯曲终端突出边缘414和417在磁芯402中提供较均一的去磁场。此外，弯曲终端突出边缘414和417通过抑制在这些边缘周围形成裂缝而促进磁芯402的结构完整性。
取决于弯曲边缘是否具有均一曲率，曲率半径(r)可沿着弯曲边缘变化。在弯曲边缘是半圆形边缘的情况下，弯曲边缘具有由半圆形边缘的半径界定的均一曲率。在弯曲边缘的远端处，曲率半径(r)可表示弯曲边缘远离磁芯302的直线边缘(例如，314及/或317)对应物而突出(如图3中所展示)的突出距离。与在磁通门装置300中类似，终端突出边缘的接近区界定感测线圈相比于激励线圈具有较少数量个线圈部件的区。
在一个实施方案中，第一终端突出边缘414的接近区423可包括第一终端区413。第一终端区413界定在第一终端突出边缘414与第一拉回边缘415之间，第一拉回边缘415从第一终端突出边缘414朝向磁芯402的中心退回达第一拉回距离421。可基于第一终端突出边缘414周围的磁通门噪声水平确定第一拉回距离421。实验和模拟已经展示，第一拉回距离421可近似(具有加或减10％的容限)为突出距离的两倍，其总共大致为第一终端突出边缘414的宽度(W)。例如，在第一终端突出边缘414的宽度为100um的情况下，第一拉回距离421可在90um到110um的范围内。
在另一实施方案中，第一终端突出边缘414的接近区423可包括第一延伸区432。第一延伸区432是围绕磁芯402的电介质层的部分。第一延伸区432界定在第一终端突出边缘414与第一延伸边缘434之间，第一延伸边缘434从第一终端突出边缘414延伸且远离磁芯402的中心拉动达第一延伸距离422。可基于第一终端突出边缘414周围的磁通门噪声水平确定第一延伸距离422。实验和模拟已经展示，第一延伸距离422可在突出距离的一半到全长的范围内(具有加或减10％的容限)，其大致介于第一终端突出边缘414的宽度的四分之一(W/4)与宽度的一半(W/2)之间。例如，在第一终端突出边缘414的宽度为100um的情况下，第一延伸距离422可在22.5um到55um的范围内。
在又一实施方案中，第一终端突出边缘414的接近区423可包括第一终端区413和第一延伸区432两者。因此，第一终端突出边缘414的接近区423界定在第一拉回边缘415与第一延伸边缘434之间。
为了降低第一终端突出边缘414周围的磁通门噪声的影响，在第一终端突出边缘414的接近区423内，感测线圈(例如，250及/或260)可将线圈部件数量减少为少于激励线圈(例如，110及/或120)的线圈部件数量。为了进一步降低第一终端突出边缘414周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可终止在第一延伸区432外侧且在到达第一延伸区432之前终止。为了最小化第一终端突出边缘414周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可甚至终止在第一终端区413外侧且在到达第一终端区413之前终止。在所述情况下，感测线圈(例如，250及/或260)将在第一终端突出边缘414的接近区423内具有零个线圈部件。
除了第一终端突出边缘414的接近区423内的线圈部件减少之外，感测线圈(例如，250及/或260)还可在第二终端突出边缘417的接近区427内经历进一步线圈部件减少，其中第二终端突出边缘417周围的磁通门噪声被确定为足够高。
在一个实施方案中，第二终端突出边缘417的接近区427可包括第二终端区416。第二终端区416界定在第二终端突出边缘417与第二拉回边缘418之间，第二拉回边缘418从第二终端突出边缘417朝向磁芯402的中心退回达第二拉回距离425。可基于第二终端突出边缘417周围的磁通门噪声水平确定第二拉回距离425。实验和模拟已经展示，第二拉回距离425可近似(具有加或减10％的容限)为突出距离的两倍，其总共大致为第二终端突出边缘417的宽度(W)。例如，在第二终端突出边缘417的宽度为100um的情况下，第二拉回距离425可在90um到110um的范围内。
在另一实施方案中，第二终端突出边缘417的接近区427可包括第二延伸区436。第二延伸区436是围绕磁芯402的电介质层的部分。第二延伸区436界定在第二终端突出边缘417与第二延伸边缘438之间，第二延伸边缘438从第二终端突出边缘417延伸且远离磁芯402的中心拉动达第二延伸距离426。可基于第二终端突出边缘417周围的磁通门噪声水平确定第二延伸距离426。实验和模拟已经展示，第二延伸距离426可在突出距离的一半到全长的范围内(具有加或减10％的容限)，其大致介于第二终端突出边缘417的宽度的四分之一(W/4)与宽度的一半(W/2)之间。例如，在第二终端突出边缘417的宽度为100um的情况下，第二延伸距离426可在22.5um到55um的范围内。
在又一实施方案中，第二终端突出边缘417的接近区427可包括第二终端区416和第二延伸区436两者。因此，第二终端突出边缘417的接近区427界定在第二拉回边缘418与第二延伸边缘438之间。
为了降低第二终端突出边缘417周围的磁通门噪声的影响，在第二终端突出边缘417的接近区427内，感测线圈(例如，250及/或260)可将线圈部件数量减少为少于激励线圈(例如，110及/或120)的线圈部件数量。为了进一步降低第二终端突出边缘417周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可终止在第二延伸区436外侧且在到达第二延伸区436之前终止。为了最小化第二终端突出边缘417周围的磁通门噪声的影响，感测线圈(例如，250及/或260)可甚至终止在第二终端区416外侧且在到达第二终端区416之前终止。在所述情况下，感测线圈(例如，250及/或260)将在第二终端突出边缘417的接近区427内具有零个线圈部件。
再次参考图2A，磁通门装置200可包含另外特征以除了延伸激励线圈的线圈部件(且任选地也延伸补偿线圈)且提供弯曲终端边缘之外还降低磁通门噪声。例如，磁通门装置200可采用通过使用虚设线圈而允许磁场较均一地分布在终端边缘104和108的接近区202和204内的架构。例如，磁通门装置200可包含第一虚设线圈270和第二虚设线圈280。
在一个实施方案中，第一虚设线圈270可包含线圈部件274a和274b，其在第二接近区204内与第一激励线圈110和第一补偿线圈130交错。在另一实施方案中，第一虚设线圈270可包含线圈部件274x和274z，其在第一接近区202内与第一激励线圈110和第一补偿线圈130交错。在又一实施方案中，第一虚设线圈270可包含位于第一接近区202和第二接近区204两者内的线圈部件274a、274b、274x和274z。
类似地，在一个实施方案中，第二虚设线圈280可包含线圈部件284a和284b，其在第二接近区204内与第二激励线圈120和第二补偿线圈140交错。替代地，在另一实施方案中，第二虚设线圈280可包含线圈部件284x和284z，其在第一接近区202内与第二激励线圈120和第一补偿线圈140交错。此外，在又一实施方案中，第二虚设线圈280可包含位于第一接近区202和第二接近区204两者内的线圈部件284a、284b、284x和284z。
根据实例实施例的方面，虚设线圈270和280可与感测线圈250和260使用相同的工艺和相同的掩模来制造。此外，虚设线圈270和280可装配在感测线圈250和260在其尚未从终端边缘104和108的接近区202和204拉回的情况下原本将会被放置的位置内。虚设线圈270和280未连接到感测线圈250和260，且因此，它们并不起到与感测线圈250和260相同的电磁功能。然而，虚设线圈270和280可提供与感测线圈250和260相同的结构及机械功能，就好像感测线圈250和260尚未从终端边缘(例如，104及/或108)的接近区(例如，202及/或204)拉回。
图2B展示磁通门装置200的俯视部分暴露图以绘示第一拉回边缘201周围的感测线圈250、激励线圈110与虚设线圈270之间的配线和结构关系。为简单和清晰起见，补偿线圈130未展示在图2B中且可被假定为遵循类似于激励线圈110的配线结构和配置。此外，如图2B中所绘示的配线和结构化关系可适用于第二拉回边缘203且也适用于第二磁芯105的配线(例如，120、140、260和280)。
通常，感测线圈250、激励线圈110及虚设线圈270中的每一者的线圈部件包含顶部线圈部件和底部线圈部件。顶部线圈部件形成在磁芯101上方的第一导电层中，而底部线圈部件形成在磁芯101下方的第二导电层中。为了形成盘绕磁芯101的连续线圈部件，一或多个顶部线圈部件通过一或多个通孔连接到一或多个底部线圈部件。例如，感测线圈250的线圈部件254y包含顶部线圈部件257y和底部线圈部件256y。顶部线圈部件257y通过通孔255y连接到底部线圈部件256y以形成连续线圈部件254y。类似地，感测线圈250的线圈部件254z包含顶部线圈部件257z和底部线圈部件256z。顶部线圈部件257z通过通孔255z连接到底部线圈部件256z以形成连续线圈部件254z。此外，顶部线圈部件257z经由通孔253z连接到底部线圈部件256y，使得线圈部件254z与线圈部件254y一起形成连续线圈区段。
为了最小化磁通门噪声的影响，感测线圈250可在到达终端边缘104的接近区202之前终止。在一个实例实施方案中，感测线圈250可终止在终端区(例如，如图3中所展示的313及/或316，及/或如图4中所展示的413及/或416)外侧且因此在到达所述终端区之前终止。在另一实例实施方案中，感测线圈250可终止在延伸区(例如，如图3中所展示的332及/或336，及/或如图4中所展示的432及/或436)外侧且因此在到达所述延伸区之前终止。为了使感测线圈250终止，制造过程可仅仅防止形成可用于连接感测线圈250的连续顶部及底部线圈部件的通孔。
例如，感测线圈250可通过防止形成原本可能会连接底部线圈部件256z和顶部线圈部件277x的通孔而在到达拉回边缘201之前终止。因为顶部线圈部件277x未连接到底部线圈部件256z，所以顶部线圈部件277x并非感测线圈250的部分，且因此，其并不将磁通门噪声从接近区202传输到感测线圈250。代替地，顶部线圈部件277x变为虚设线圈270的部分，其充当感测线圈250的结构替换。虚设线圈270包含线圈部件274x，其可为开环线圈部件或连续线圈部件，这取决于顶部线圈部件277x是否通过通孔连接到底部线圈部件276x。例如，如图2B中所展示，线圈部件274x为开环线圈部件，这是因为没有通孔连接顶部线圈部件277x和底部线圈部件276x。然而，如果形成通孔以将顶部线圈部件277x连接到底部线圈部件276x，那么这些两个线圈部件可形成连续线圈部件。
由于虚设线圈270充当拉回感测线圈250的结构替换，故虚设线圈270的线圈部件(例如，276x、277y和277x)在终端边缘104的接近区202内与激励线圈110的线圈部件交错。交错配置允许激励线圈110具有均一的间距以用于在磁芯101的终端边缘104周围产生较均一的磁场。此外，虚设线圈270可从磁芯101的终端区(例如，如图3中所展示的313和316)延伸到延伸区(例如，如图3中所展示的332和336)。延伸虚设线圈270跨以下各者提供较均一的应力分布：磁芯101；及围绕且邻接磁芯101的电介质层。此类均一应力分布有助于减少或甚至防止磁芯101周围的裂缝，且其还可有助于防止磁芯101的分层。为此，虚设线圈270通过使磁场和应力较均匀地分布在终端边缘104的接近区202周围而促进磁通门噪声降低。
如关于图1到4所展示及描述的磁通门装置可与一或多个处理电路集成以形成单个集成电路裸片。例如，图5展示根据实例实施例的方面的集成磁通门装置500的示意图。集成磁通门装置500可由将磁通门装置510和磁通门处理电路530结合的集成电路裸片实现。
磁通门装置510是通过对如图2到4中所展示的磁通门装置建模且通过将本文中所描述的结构和功能特征结合而制造。例如，磁通门装置510包含磁芯511、激励线圈512、感测线圈514和补偿线圈516，它们以与如图2到4中所展示的其对应物大体上相同的方式而布置。磁芯511平行于集成磁通门电路500的第一感测方向504和第二感测方向506而定向。激励线圈512在第一激励终端521与第二激励终端522之间延伸。激励线圈512盘绕磁芯511的纵向边缘以在磁芯511的终端边缘的接近区内具有第一数量个激励线圈部件。感测线圈514在第一感测终端523与第二感测终端524之间延伸。感测线圈514盘绕磁芯511的纵向边缘以在磁芯511的终端边缘的接近区内具有第二数量个感测线圈部件。为了降低由感测线圈514检测到的磁通门噪声的量，感测线圈部件的第二数量少于激励线圈部件的第一数量。在一个实施方案中，感测线圈514可在磁芯511的终端边缘的接近区内具有零个线圈部件。
磁通门处理电路530包含激励电路532、感测电路534和输出级550。激励电路532经由第一激励终端521和第二激励终端522耦合到激励线圈512。激励电路532经配置以产生包含将由激励线圈512传导的激励电流的激励信号。在连续且交替的样式中，激励电流可在第一时段期间经由激励线圈512从第一激励终端521流到第二激励终端522，且在第二时段期间经由激励线圈512从第二激励终端522流到第一激励终端521。通过施加交变激励电流，激励电路532经配置以在连续时段期间将磁芯511驱动为处于和不处于磁饱和。由感测线圈514检测到归因于存在外部磁场的磁饱和变化，且由感测电路534产生输出电压。
感测电路534包含磁通门前端(FFE)电路536和积分器电路538。FFE电路536经由第一感测终端523和第二感测终端524耦合到感测线圈514。FFE电路536经配置以从感测线圈514接收感测信号且基于与激励电流移动同步的同步方案解调感测信号。在一个实例实施方案中，FFE电路536耦合到激励电路532以接收同步信号533。同步信号533可指示，在特定时段期间，激励电流是经由激励线圈512从第一激励终端521流到第二激励终端522，还是经由激励线圈512从第二激励终端522流到第一激励终端521。基于同步信号533，FFE电路536经配置以使用例如闸刀开关的两个或多于两个开关来解调感测信号。
积分器电路538耦合到FFE电路536以接收经解调感测信号。积分器电路538经配置以对经解调感测信号积分以跨第一积分器输出542和第二积分器输出544产生感测电压。感测电压经由第一补偿终端525和第二补偿终端526驱动补偿线圈516以传导补偿电流。补偿电流有助于在闭合环路配置内复位由感测线圈514检测到的磁场。此复位过程使感测电路534能够在线性区内操作以优化集成磁通门装置500的灵敏度。
输出级550耦合到第一积分器输出542和第二积分器输出544。输出级550包含匹配阻抗552、反馈阻抗554和差分放大器560。匹配阻抗552提供差分放大器560的差分输入之间的匹配。差分放大器560经配置以产生将在输出端口502处传递的磁通门输出电压。反馈阻抗554提供来自差分放大器560的输出的反馈路径。
磁通门装置500的示意性配置可使用半导体制造工艺实现为集成电路裸片。图6展示根据实例实施例的方面的将磁通门装置602和磁通门处理电路604集成的集成电路600的横截面图。集成电路600实现集成磁通门装置500，且因此，其中结合的磁通门装置602包含如图2到4中所展示及描述的磁通门装置的一或多个结构和功能特征。然而，为简单和清晰起见，补偿线圈(例如，516、130和140)及其相关终端未展示在图6中。
磁通门处理电路604可形成在例如硅衬底的半导体衬底610上。半导体衬底610经植入有一或多个有源区，包含第一有源区612、第二有源区614和第三有源区616。晶体管形成在这些有源区内以建立如图5中所展示及描述的电路***。例如，第一有源区612可用于形成建立激励电路532的晶体管；第二有源区614可用于形成建立感测电路534的晶体管；且第三有源区616可用于形成建立输出级550的晶体管。
磁通门处理电路604包含将磁通门处理电路604连接到磁通门装置602的一或多个金属互连结构。磁通门处理电路604还包含一或多个层间电介质(ILD)层以支撑金属互连结构且使它们彼此且与有源区绝缘。第一有源区612中的激励电路532经由被第一ILD层620绝缘的第一金属互连结构622且经由被第二ILD层630绝缘的第二金属互连结构632连接到激励线圈部件(例如，671)。
第二有源区612中的感测电路534经由被第一ILD层620绝缘的第一金属互连结构624且经由被第二ILD层630绝缘的第二金属互连结构634连接到感测线圈部件(例如，673)。此外，第一有源区612中的激励电路532可经由第一金属互连结构623连接到第二有源区612中的感测电路534以传送同步信号533，如图5中所展示及描述。
第二有源区612中的输出级550经由被第一ILD层620绝缘的第一金属互连结构625连接到第二有源区614中的感测电路534。因此，输出级550可接收感测电路534的感测输出电压。此外，第二有源区612中的输出级550连接到输出接合垫659以传递磁通门输出电压。此连接可由被第一ILD层620绝缘的第一金属互连结构626、被第二ILD层630绝缘的第二金属互连结构636、被第三ILD层640绝缘的第三金属互连结构642、被第四ILD层650绝缘的第四金属互连结构652及被第五ILD层654绝缘且被钝化层658保护的第五金属互连结构656建立。
磁通门装置602定位在磁通门处理电路604上方且通常与之隔离。第三ILD层640可在磁通门装置602的制造过程期间充当蚀刻停止层，以防止磁通门处理电路604的任何部分被蚀刻。第三ILD层640还有助于使磁通门处理电路604与通过磁通门装置602的制造过程引入的污染物(例如，例如镍和铁的磁芯材料的沉积物)绝缘。第三ILD层640可包含氮化物材料，例如氮化硅。
磁通门装置602可形成在第二ILD层630、第三ILD层640、第四ILD层650和第五ILD层654内。与图2到4的描述一致，磁通门装置602包含磁芯660、激励线圈(即，底部线圈部件671和顶部线圈部件672)、感测线圈(即，底部线圈部件673和顶部线圈部件674)、补偿线圈(未展示)和一或多个虚设线圈(例如，底部线圈部件675和顶部线圈部件676)。
磁芯660可形成在第四ILD层650内。磁芯660包含纵向边缘661和终端边缘662和663。终端边缘662具有接近区664，其包含在磁芯660内的终端区666，且潜在地包含定位在第四ILD层650内且邻接终端区666的延伸区667。相比于激励线圈，感测线圈在接近区664内具有较少数量个线圈部件。在一个实例实施方案中，感测线圈在接近区664内具有零个线圈部件，这是由于其终止在接近区664外侧且因此在到达接近区664之前终止。激励线圈可延伸超出终端边缘662以盘绕延伸区667。此外，磁通门装置602可在接近区664内包含虚设线圈(例如，底部线圈部件675和顶部线圈部件676)，以使用激励线圈促进较均一的磁场且保护磁芯660及其周围电介质层(例如，ILD层630、640、650和654)的完整性。
同样地，终端边缘663具有接近区665，其包含在磁芯660内的终端区668，且潜在地包含定位在第四ILD层650内且邻接终端区668的延伸区669。相比于激励线圈，感测线圈在接近区665内具有较少数量个线圈部件。在一个实例实施方案中，感测线圈在接近区665内具有零个线圈部件，这是由于其终止在接近区665外侧且因此在到达接近区665之前终止。激励线圈可延伸超出终端边缘663以盘绕延伸区669。此外，磁通门装置602可在接近区665内包含虚设线圈(例如，底部线圈部件675和顶部线圈部件676)，以使用激励线圈促进较均一的磁场且保护磁芯660及其周围电介质层(例如，ILD层630、640、650和654)的完整性。
图7展示根据实例实施例的方面的制造将磁通门装置(例如，602)和磁通门处理电路(例如，604)集成的集成电路(例如，600)的方法700的流程图。方法700开始于步骤702，其涉及在半导体衬底(例如，610)中形成有源区(例如，612、614及/或616)以提供电路(例如，532、534及/或550)的晶体管。可通过离子植入工艺及扩散工艺执行步骤702。
方法700继续进行到步骤704，其涉及在有源区上方形成层间电介质层(例如，620、630、640、650及/或654)。可通过氧化物沉积工艺及氮化物沉积工艺执行步骤704。
在形成层间电介质层中的每一者之后，方法700继续进行到步骤706，其涉及形成耦合到有源区且延伸穿过层间电介质层的金属互连结构(例如，在形成ILD层620之后的622、623、624、625及/或626；在形成ILD层630之后的632、634及/或636)。可通过一或多个选择性蚀刻工艺和金属沉积工艺执行步骤706。
方法700继续进行到步骤710，其涉及形成激励线圈(例如，671)、感测线圈(例如，673)、补偿线圈和虚设线圈(例如，675)的底部线圈部件。可通过一或多个选择性蚀刻工艺和金属沉积工艺执行步骤710。在一个实施方案中，可通过使用界定激励线圈(例如，671)、感测线圈(例如，673)、补偿线圈及虚设线圈(例如，675)的底部线圈部件的位置的单个掩模的单个蚀刻工艺执行步骤710。
方法700继续进行到步骤712，其涉及在底部线圈部件上方形成磁芯(例如，660)。通常，磁芯可形成在蚀刻停止层(例如，640)上，蚀刻停止层保护下层电路免于磁芯的后续图案化工艺。磁芯的形成可包含交替的可磁化层和绝缘层的沉积。可磁化层包含例如镍铁的可磁化材料。磁芯可磁化以在诱发的磁化过程期间形成磁畴图案。
方法700继续进行到步骤714，其涉及形成连接到激励线圈、补偿线圈及感测线圈的底部线圈部件的通孔结构(例如，255y和255z)。激励线圈和补偿线圈的通孔结构可延伸到终端边缘的接近区，而感测线圈的通孔结构可在终端边缘的接近区内减少数量或被省略。
方法700继续进行到步骤716，其形成激励线圈(例如，672)、感测线圈(例如，674)、补偿线圈和虚设线圈(例如，676)的顶部线圈部件。在感测线圈的通孔结构在终端边缘的接近区内减少数量的实施方案中，感测线圈经配置以在终端边缘的接近区内相比于激励线圈具有较少数量个线圈部件。在感测线圈的通孔结构在终端边缘的接近区内被完全省略的另一实施方案中，感测线圈经配置以终止在终端边缘的接近区外侧且因此在到达终端边缘的接近区外侧之前终止。可通过一或多个选择性蚀刻工艺和金属沉积工艺执行步骤716。在一个实施方案中，可通过使用界定激励线圈(例如，672)、感测线圈(例如，674)、补偿线圈及虚设线圈(例如，676)的顶部线圈部件的位置的单个掩模的单个蚀刻工艺执行步骤716。
在此描述中，术语“经配置以”描述一或多个有形非暂时性组件的结构和功能特性。例如，“经配置以”组件具有为了执行所叙述的功能而设计或专用的特定配置。因此，如果装置包含可经启用、激活或供电以执行所叙述的功能的有形非暂时性组件，那么装置“经配置以”执行所叙述的功能。术语“经配置以”可包括可配置，但其不限于此类狭隘定义。因此，当用于描述装置时，术语“经配置以”不需要所描述的装置在任何给定时间点可配置。
针对由上文所描述的组件(例如元件、资源等等)执行的各种功能，除非另有指示，否则用于描述此类组件的术语对应于执行所描述的组件的指定功能的任何组件(例如，其在功能上等效)，即使在结构上不等效于所描述的结构也如此。此外，虽然本文中已经关于若干实施方案中的仅一者描述了特定特征，但此类特征可与其它实施方案的一或多个其它特征组合，这对于任何特定应用来说是需要的且有利的。
本说明书中在单独实施例的背景下所描述的特定特征也可在单个实施例中以组合的方式实施。相反地，在单个实施例的背景下所描述的各种特征也可在多个实施例中单独地或以任何合适的子组合的方式实施。此外，虽然特征可在上文中被描述为以特定组合的方式起作用，但来自所主张的组合的一或多个特征在一些情况下可从所述组合中删除，且所主张的组合可针对子组合或子组合的变化。
类似地，虽然在附图中以特定顺序描述操作，但不需要以所展示的特定顺序或以连续顺序执行此类操作(且并不需要执行所有所说明的操作)来实现合意的结果，除非此类顺序在一或多个权利要求中被叙述。在特定情形中，多任务和并行处理可为有利的。此外，上文所描述的实施例中的各种***组件的分离并不在所有实施例中需要此类分离。

Claims (17)

1.一种集成磁通门装置，其包括：
磁芯，其具有纵向边缘和终端边缘；
激励线圈，其盘绕所述磁芯的所述纵向边缘且在所述终端边缘的接近区内具有第一数量个激励线圈部件；
感测线圈，其盘绕所述磁芯的所述纵向边缘且在所述终端边缘的所述接近区内具有第二数量个感测线圈部件，感测线圈部件的所述第二数量少于激励线圈部件的所述第一数量；及
虚设线圈，其具有在所述终端边缘的所述接近区内与所述激励线圈部件交错的开环线圈部件。
2.根据权利要求1所述的集成磁通门装置，其进一步包括：
电介质层，其具有邻接所述磁芯的所述终端边缘的延伸区，其中所述激励线圈从所述磁芯的所述终端边缘延伸且盘绕所述电介质层的所述延伸区。
3.根据权利要求2所述的集成磁通门装置，其中所述感测线圈在到达所述电介质层的所述延伸区之前终止。
4.根据权利要求2所述的集成磁通门装置，其中：
所述虚设线圈具有在所述电介质层的所述延伸区内与所述激励线圈部件交错的开环线圈部件。
5.根据权利要求1所述的集成磁通门装置，其中：所述终端边缘包含界定宽度的直边缘；且所述终端边缘的所述接近区由从所述直边缘朝向所述磁芯的中心测量的所述宽度的一半界定。
6.根据权利要求1所述的集成磁通门装置，其中：所述终端边缘包含突出远离所述磁芯的中心的突出边缘，所述突出边缘界定突出距离；且所述终端边缘的所述接近区由从所述突出边缘朝向所述磁芯的所述中心测量的所述突出距离的两倍界定。
7.根据权利要求6所述的集成磁通门装置，其中所述突出边缘包含半圆形边缘，且所述突出距离由所述半圆形边缘的半径界定。
8.根据权利要求1所述的集成磁通门装置，其中在所述终端边缘的所述接近区内，感测线圈部件的所述第二数量为零。
9.根据权利要求1所述的集成磁通门装置，其进一步包括：
半导体衬底，其定位在所述磁芯下方；
激励电路，其具有形成在所述半导体衬底中的第一晶体管，所述激励电路耦合到所述激励线圈；
感测电路，其具有形成在所述半导体衬底中的第二晶体管，所述感测电路耦合到所述感测线圈；及
绝缘层，其将所述激励电路和所述感测电路与所述磁芯绝缘。
10.一种集成电路，其包括：
半导体衬底；
电路，其具有形成在所述半导体衬底中的晶体管；及
磁通门装置，其定位在所述电路上方，所述磁通门装置包含：
磁芯，其具有纵向边缘和位于所述磁芯末端的终端区；
激励线圈，其耦合到所述电路，所述激励线圈盘绕所述磁芯的所述纵向边缘且延伸到所述终端区；
感测线圈，其耦合到所述电路，所述感测线圈盘绕所述磁芯的所述纵向边缘且在到达所述终端区的远离所述磁芯的中心的一侧侧之前终止；及
虚设线圈，其具有在所述终端区内与所述激励线圈部件交错的开环线圈部件。
11.根据权利要求10所述的集成电路，其进一步包括：
电介质层，其具有邻接所述磁芯的所述终端区的延伸区，其中所述激励线圈从所述磁芯的所述终端区延伸且盘绕所述电介质层的所述延伸区。
12.根据权利要求11所述的集成电路，其中：
所述虚设线圈具有在所述电介质层的所述延伸区内与所述激励线圈交错的开环线圈部件。
13.根据权利要求10所述的集成电路，其中：所述终端区包含界定宽度的直边缘；且所述终端区由从所述直边缘朝向所述磁芯的所述中心测量的所述宽度的一半界定。
14.根据权利要求10所述的集成电路，其中：所述终端区包含突出远离所述磁芯的所述中心的突出边缘，所述突出边缘界定突出距离；且所述终端区由从所述突出边缘朝向所述磁芯的所述中心测量的所述突出距离的两倍界定。
15.根据权利要求14所述的集成电路，其中所述突出边缘包含半圆形边缘，且所述突出距离由所述半圆形边缘的半径界定。
16.一种集成电路，其包括：
半导体衬底；
电路，其具有形成在所述半导体衬底中的晶体管；及
磁通门装置，其定位在所述电路上方，所述磁通门装置包含：
磁芯，其具有纵向边缘和位于所述磁芯末端的终端区；
电介质层，其具有邻接所述磁芯的所述终端区的延伸区；
激励线圈，其耦合到所述电路，所述激励线圈盘绕所述磁芯的所述纵向边缘，所述激励线圈延伸到所述磁芯的所述终端区和所述电介质层的所述延伸区；
感测线圈，其耦合到所述电路，所述感测线圈盘绕所述磁芯的所述纵向边缘且在到达所述磁芯的所述终端区之前终止；及
虚设线圈，其具有跨所述电介质层的所述延伸区和所述磁芯的所述终端区与所述激励线圈交错的开环线圈部件。
17.根据权利要求16所述的集成电路，其中：所述终端区包含界定半径的半圆形边缘；且所述终端区由从所述半圆形边缘朝向所述磁芯的中心测量的所述半径的两倍界定。
CN201780031183.5A 2016-04-28 2017-04-27 具有低磁通门噪声的磁通门装置 Active CN109155327B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/141,003 US9577185B1 (en) 2016-04-28 2016-04-28 Fluxgate device with low fluxgate noise
US15/141,003 2016-04-28
PCT/US2017/029835 WO2017189845A1 (en) 2016-04-28 2017-04-27 Fluxgate device with low fluxgate noise

Publications (2)

Publication Number Publication Date
CN109155327A CN109155327A (zh) 2019-01-04
CN109155327B true CN109155327B (zh) 2023-08-15

Family

ID=58017725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780031183.5A Active CN109155327B (zh) 2016-04-28 2017-04-27 具有低磁通门噪声的磁通门装置

Country Status (3)

Country Link
US (3) US9577185B1 (zh)
CN (1) CN109155327B (zh)
WO (1) WO2017189845A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577185B1 (en) * 2016-04-28 2017-02-21 Texas Instruments Incorporated Fluxgate device with low fluxgate noise
JP7262886B2 (ja) * 2017-07-21 2023-04-24 朝日インテック株式会社 超小型高感度磁気センサ
US11619658B2 (en) 2017-12-08 2023-04-04 Texas Instruments Incorporated Semiconductor integrated fluxgate device shielded by discrete magnetic plate
KR20220032064A (ko) * 2019-07-08 2022-03-15 르파운드리 에스.알.엘. 홀 통합 센서 및 대응 제조 공정

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US694386A (en) * 1901-04-15 1902-03-04 Allen Johnston Machine for cutting irregular surfaces.
EP1052519A1 (fr) * 1999-05-12 2000-11-15 Asulab S.A. Capteur magnétique réalisé sur un substrat semiconducteur
EP2149784A1 (de) * 2008-07-31 2010-02-03 Kuhnke Automotive GmbH & Co. KG Magnetisches Wegsensorsystem
CN102981131A (zh) * 2012-11-16 2013-03-20 上海交通大学 基于主辅线圈双重激励的低噪声微型平面磁通门传感器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738455A1 (de) * 1986-11-25 1988-06-01 Landis & Gyr Ag Anordnung zum messen eines flussarmen magnetfeldes
US6809515B1 (en) 1998-07-31 2004-10-26 Spinix Corporation Passive solid-state magnetic field sensors and applications therefor
DE60007202T2 (de) * 1999-03-15 2004-11-04 Goto, Atsutoshi, Fuchu Induktiver Stellungsdetektor
EP1267427A1 (fr) * 2001-06-12 2002-12-18 Asulab S.A. Procédé de fabrication en grand nombre d'une multiplicité de capteurs magnétiques
FR2860594B1 (fr) * 2003-10-06 2005-12-23 Commissariat Energie Atomique Magnetometre a circuit magnetique ouvert et son procede de realisation.
JP4227038B2 (ja) * 2004-02-27 2009-02-18 株式会社東芝 磁性体検知装置
FR2900735B1 (fr) * 2006-05-04 2008-08-22 Commissariat Energie Atomique Micromagnetometre de type fluxgate a bobinage d'excitation ameliore
DE102009028815A1 (de) * 2009-08-21 2011-02-24 Robert Bosch Gmbh Magnetfeldsensor und Verfahren zur Herstellung eines Magnetfeldsensors
US9291648B2 (en) * 2013-08-07 2016-03-22 Texas Instruments Incorporated Hybrid closed-loop/open-loop magnetic current sensor
KR101532150B1 (ko) * 2013-12-09 2015-06-26 삼성전기주식회사 직교형 플럭스게이트 센서
US9577185B1 (en) * 2016-04-28 2017-02-21 Texas Instruments Incorporated Fluxgate device with low fluxgate noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US694386A (en) * 1901-04-15 1902-03-04 Allen Johnston Machine for cutting irregular surfaces.
EP1052519A1 (fr) * 1999-05-12 2000-11-15 Asulab S.A. Capteur magnétique réalisé sur un substrat semiconducteur
EP2149784A1 (de) * 2008-07-31 2010-02-03 Kuhnke Automotive GmbH & Co. KG Magnetisches Wegsensorsystem
CN102981131A (zh) * 2012-11-16 2013-03-20 上海交通大学 基于主辅线圈双重激励的低噪声微型平面磁通门传感器

Also Published As

Publication number Publication date
US9577185B1 (en) 2017-02-21
US10147537B2 (en) 2018-12-04
US20170316875A1 (en) 2017-11-02
WO2017189845A1 (en) 2017-11-02
CN109155327A (zh) 2019-01-04
US9870858B2 (en) 2018-01-16
US20180096784A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
CN109155327B (zh) 具有低磁通门噪声的磁通门装置
KR100627212B1 (ko) 자기 센서를 제조하기 위한 방법, 그 방법에 이용되는 자석어레이, 및 자석 어레이를 제조하기 위한 방법
US8395472B2 (en) Planar, monolithically integrated coil
JP5619163B2 (ja) 磁界センサおよび磁界センサ製造方法
JPWO2005096007A1 (ja) 磁界センサ
WO2017181673A1 (zh) 一种薄膜电感和电源转换电路
US10102870B2 (en) Shielding and electrical contact design for devices with two or more read elements
US20120293164A1 (en) Magnetoresistance sensor with built-in self-test and device configuring ability and method for manufacturing same
CN110400680A (zh) 线圈部件及其制造方法
JP2008197089A (ja) 磁気センサ素子及びその製造方法
JP2017003345A (ja) 磁場検出装置
EP3486668A1 (en) Three-axis magnetic sensor
CN109313243A (zh) 集成磁通门磁性传感器
JP2009145327A (ja) 磁界検出素子
JP2007273802A (ja) 薄膜デバイス
JP2007298509A (ja) 改善された励磁コイルを有するフラックスゲート型マイクロ磁力計
JP2004361408A (ja) アモルファス磁性コアを使用して製造されるマイクロフラックスゲートセンサおよびその製造方法
RU2394304C2 (ru) Способ формирования структуры магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл и структура магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл (варианты)
US7229908B1 (en) System and method for manufacturing an out of plane integrated circuit inductor
JP2017228688A (ja) 磁気センサおよび電流センサ
CN111758040B (zh) 具有分布的通量引导件的z轴线磁性传感器
JP2001004726A (ja) 磁界センサ
EP2337063A1 (en) On chip integrated inductor and manufacturing method therefor
US11800810B2 (en) Magnetic field sensor with flux guide reset
US11699549B2 (en) Radio frequency weak magnetic field detection sensor and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant