CN109155281A - 芯片封装的方法 - Google Patents

芯片封装的方法 Download PDF

Info

Publication number
CN109155281A
CN109155281A CN201880001019.4A CN201880001019A CN109155281A CN 109155281 A CN109155281 A CN 109155281A CN 201880001019 A CN201880001019 A CN 201880001019A CN 109155281 A CN109155281 A CN 109155281A
Authority
CN
China
Prior art keywords
wafer
chip region
chip
deposition
cutting road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880001019.4A
Other languages
English (en)
Inventor
陆斌
沈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weitongbo Technology Co Ltd
Original Assignee
Shenzhen Weitongbo Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weitongbo Technology Co Ltd filed Critical Shenzhen Weitongbo Technology Co Ltd
Publication of CN109155281A publication Critical patent/CN109155281A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例涉及芯片封装的方法。该方法包括在正面设置有多个独立的芯片区的晶圆的切割道上制作绝缘带，其中，在任意两个相邻芯片区之间，该绝缘带的深度大于或等于该芯片区的厚度且小于或等于该晶圆的厚度，该绝缘带的宽度小于或等于该切割道的宽度；在该晶圆上表面制作绝缘层；在该多个芯片区中每个芯片区上方的该绝缘层上制作多个孔，以露出该每个芯片区；在该多个孔内沉积导电材料，形成多个焊盘；减薄该晶圆背面，以获得封装后的该每个芯片区的分立器件。本申请实施例的芯片封装的方法，能够利用半导体前道工艺进行晶圆级芯片侧面绝缘保护，省去了后道对单个芯片的封装步骤，成本更低，芯片体积更小。

Description

芯片封装的方法
技术领域
本申请涉及芯片领域，尤其涉及芯片封装的方法。
背景技术
一般来说，半导体器件的制造可以分为三个步骤：芯片设计、晶圆制造(前道)以及封装和测试(后道)。作为半导体产业链上不可或缺的一环，封装主要起引出芯片的引脚，并将芯片与外界隔离的作用。近年来，随着现代半导体器件不断向小尺寸发展，不仅封装的成本越来越高，后道封装与前道制造的界限也开始逐渐模糊，也就是说晶圆厂可能也会涉及到一些封装工序。
与传统封装相比，晶圆级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)在确保低成本的同时，可以有效地减少表面贴装器件(Surface Mounted Device，SMD)的封装后体积。然而，WLCSP的密封性不好，芯片的背面和侧面没有保护。在贴装SMD的时候，存在过量焊膏溢出接触芯片侧面导致器件击穿或短路的可能。
业内有人提出了一种名为eWLCSP(Encapsulated WLCSP)的封装技术。简单来讲，eWLCSP需要先将前道制造好的晶圆以WLCSP的形式加工好并切割成一个个芯片；再将测试合格的芯片以一定间隔排布在载片上；然后用塑封料将所有芯片包覆后再固化；最后进行二次切割得到一个个分立器件。此项技术可以有效地保护芯片的六个面，但成本较高。
还有一种技术是提出了一种利用注塑模具，在前道制造好的晶圆正面及预先形成的切割槽内覆盖塑封料，然后结合再分布层(Redistribution Layer，RDL)工艺、晶圆背面减薄以及背面塑封，也可以实现芯片六个面的全包覆封装。但由于涉及多道封装工序，此项技术成本较高。
发明内容
本申请提供了一种芯片封装的方法，能够利用半导体前道工艺进行晶圆级芯片侧面绝缘保护，省去了后道对单个芯片的封装步骤，成本更低，芯片体积更小。
第一方面，提供了一种芯片封装的方法，该方法包括：在晶圆的切割道上制作绝缘带，其中，所述晶圆正面设置有多个独立的芯片区，多个芯片区中任意两个相邻芯片区之间的部分为切割道，在所述任意两个相邻芯片区之间，所述绝缘带的深度大于或者等于所述芯片区的厚度且小于或者等于所述晶圆的厚度，所述绝缘带的宽度小于或者等于所述切割道的宽度；在所述晶圆上表面制作绝缘层；在所述多个芯片区中每个芯片区上方的所述绝缘层上制作多个孔，以露出所述每个芯片区；在所述多个孔内沉积导电材料，形成多个焊盘；减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件。
结合第一方面，在第一方面的一种实现方式中，所述在晶圆的切割道上制作绝缘带，包括：在所述切割道上制作环绕所述每个芯片区的沟槽；在所述沟槽内表面沉积绝缘材料，沉积所述绝缘材料后的沟槽形成所述绝缘带，沉积所述绝缘材料后的沟槽的深度大于或者等于所述每个芯片区的厚度；所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：减薄所述晶圆背面，以使所述多个芯片区分离，获得封装后的所述每个芯片区的分立器件。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述在晶圆的切割道上制作绝缘带，包括：在所述切割道上制作环绕所述每个芯片区的沟槽，所述沟槽的深度大于或者等于环绕的芯片区的厚度且小于或者等于所述晶圆的厚度；在所述沟槽内部沉积绝缘材料，形成所述绝缘带；所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：减薄所述晶圆背面，以露出所述绝缘带，并沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述在所述切割道上制作环绕所述每个芯片区的沟槽，包括：通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽，包括：在所述晶圆上表面沉积第一保护层；在所述切割道上方的所述第一保护层上制作第一窗口；将所述晶圆置于第一化学溶液中腐蚀，以在所述第一窗口处，获得所述沟槽。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述在所述晶圆上表面沉积第一保护层，包括：通过等离子体辅助沉积的方式，在所述晶圆上表面沉积氮化硅层作为所述第一保护层，所述第一化学溶液为以下溶液中的任意一种：氢氧化钾溶液、氢氧化钠(NaOH)溶液，四甲基氢氧化铵(TMAH)溶液以及含有氢氟酸和硝酸的混合溶液HNA。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述沟槽为底部宽度小于上部宽度的梯形；或，所述沟槽为底部宽度等于上部宽度的矩形。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述在晶圆的切割道上制作绝缘带，包括：通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，所述多孔硅区域为所述绝缘带；所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：减薄所述晶圆背面，以露出所述绝缘带，沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，包括：在所述晶圆上表面沉积第二保护层；在所述切割道上方的所述第二保护层上制作第二窗口；将所述晶圆置于第二化学溶液中，通过所述电化学腐蚀，在所述第二窗口处，获得所述多孔硅区域。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述在所述晶圆上表面沉积第二保护层，包括：通过等离子体辅助沉积的方式，在所述晶圆上表面沉积含氟高聚物层为所述第二保护层，所述第二化学溶液为含有氢氟酸的混合溶液。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述晶圆包括绝缘层，所述绝缘层设置于所述每个芯片区下方，所述绝缘带与所述绝缘层连接。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：减薄所述晶圆背面，以露出所述绝缘层，并沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述减薄所述晶圆背面，包括：通过磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子辅助化学腐蚀和常压等离子腐蚀中的至少一种方式，减薄所述晶圆背面。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述在所述晶圆上表面制作绝缘层，包括：在所述晶圆上表面沉积绝缘材料，以形成所述绝缘层。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述沉积绝缘材料，包括：通过物理气相沉积、化学气相沉积、等离子辅助沉积、喷涂和旋涂中至少一种方式，沉积所述绝缘材料。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述绝缘材料包括以下至少一种：硅的氧化物、硅的氮化物以及聚合物。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述沉积导电材料，包括：通过原子层沉积、物理气相沉积、有机金属化学气相沉积、蒸镀和电镀中至少一种方式，沉积所述导电材料。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述导电材料包括以下至少一种：重掺杂多晶硅、碳基材料、金属和氮化钛。
第二方面，提供了一种芯片封装的方法，该方法包括：在晶圆的切割道上制作绝缘带，其中，所述晶圆正面设置有多个独立的芯片区，多个芯片区中任意两个相邻芯片区之间的部分为切割道，在所述任意两个相邻芯片区之间，所述绝缘带的深度大于或者等于所述芯片区的厚度且小于或者等于所述晶圆的厚度，所述绝缘带的宽度小于或者等于所述切割道的宽度；在所述晶圆上表面制作第一绝缘层；在所述多个芯片区中每个芯片区上方的所述第一绝缘层上制作第一窗口，以露出所述每个芯片区；在所述第一窗口内沉积导电材料，以形成所述每个芯片的第一焊盘；减薄所述晶圆背面，以露出所述绝缘带；在减薄后的所述晶圆背面沉积导电材料，以形成所述每个芯片区的第二焊盘，并沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
结合第二方面，在第二方面的一种实现方式中，所述在减薄后的所述晶圆背面沉积导电材料，以形成所述每个芯片区的第二焊盘，包括：在减薄后的所述晶圆背面沉积绝缘材料，形成第二绝缘层；在所述每个芯片区下方的所述第二绝缘层上制作第二窗口，以露出所述每个芯片区；在所述第二窗口内沉积导电材料，以形成所述每个芯片的所述第二焊盘。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述第一绝缘层与所述第二绝缘层材料相同。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述在晶圆的切割道上制作绝缘带，包括：在所述切割道上制作环绕所述每个芯片区的沟槽，所述沟槽的深度大于或者等于环绕的芯片区的厚度且小于或者等于所述晶圆的厚度；在所述沟槽内部沉积绝缘材料，形成所述绝缘带。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述在所述切割道上制作环绕所述每个芯片区的沟槽，包括：通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽，包括：在所述晶圆上表面沉积第一保护层；在所述切割道上方的所述第一保护层上制作第三窗口；将所述晶圆置于第一化学溶液中腐蚀，在所述第三窗口处，获得所述沟槽。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述在所述晶圆上表面沉积第一保护层，包括：通过等离子体辅助沉积的方式，在所述晶圆上表面沉积氮化硅层为所述第一保护层，所述第一化学溶液为以下溶液中的任意一种：氢氧化钾溶液、氢氧化钠(NaOH)溶液，四甲基氢氧化铵(TMAH)溶液以及含有氢氟酸和硝酸的混合溶液HNA。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述沟槽为底部宽度小于上部宽度的梯形；或，所述沟槽为底部宽度等于上部宽度的矩形。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述在晶圆的切割道上制作绝缘带，包括：通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，所述多孔硅区域为所述绝缘带。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，包括：在所述晶圆上表面沉积第二保护层；在所述切割道上方的所述第二保护层上制作第四窗口；将所述晶圆置于第二化学溶液中，通过所述电化学腐蚀，在所述第四窗口处，获得所述多孔硅区域。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述在所述晶圆上表面沉积第二保护层，包括：通过等离子体辅助沉积的方式，在所述晶圆上表面沉积含氟高聚物层为所述第二保护层，所述第二化学溶液为含有氢氟酸的混合溶液。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述第一焊盘与所述第二焊盘材料相同。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述减薄所述晶圆背面，包括：通过磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子辅助化学腐蚀和常压等离子腐蚀中的至少一种方式，减薄所述晶圆背面。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述在所述晶圆上表面制作绝缘层，包括：在所述晶圆上表面沉积绝缘材料，以形成所述绝缘层。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述沉积绝缘材料，包括：通过物理气相沉积、化学气相沉积、喷涂和旋涂中至少一种方式，沉积所述绝缘材料。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述绝缘材料包括以下至少一种：硅的氧化物、硅的氮化物以及聚合物。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述沉积导电材料，包括：通过原子层沉积、物理气相沉积、有机金属化学气相沉积、蒸镀和电镀中至少一种方式，沉积所述导电材料。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，所述导电材料包括以下至少一种：重掺杂多晶硅、碳基材料、金属和氮化钛。
可选的，所述绝缘带整体上为网格状；其中所述切割道在晶圆上整体呈网格状，网格之间为芯片区，在网格状的网切割道对应位置可形成对应的网格状绝缘带。
因此，本申请实施例的芯片封装的方法，通过制作环绕芯片四周且内有绝缘材料的凹槽，或者通过制作环绕芯片四周的网格状多孔硅区域，实现在半导体前道工艺中，进行晶圆级芯片侧面绝缘保护的方法，省去了后道对单个芯片的封装步骤，成本更低，芯片体积更小，从而解决了半导体分立器件侧面绝缘保护和后道封装工序繁琐的矛盾。
附图说明
图1是根据本申请实施方式一的芯片封装的方法的示意性流程图；
图2是根据本申请实施例的晶圆的俯视图；
图3是根据本申请实施例的晶圆的剖视图；
图4-图8是根据本申请实施方式一的芯片封装方法的具体实施例一在芯片封装各步骤中晶圆、芯片的结构示意图；
图9-图14是根据本申请实施方式一的芯片封装方法的具体实施例二在芯片封装各步骤中晶圆、芯片的结构示意图；
图15-图19是根据本申请实施方式一的芯片封装方法的具体实施例三在芯片封装各步骤中晶圆、芯片的结构示意图；
图20-图26是根据本申请实施方式一的芯片封装方法的具体实施例四在芯片封装各步骤中晶圆、芯片的结构示意图；
图27是根据本申请实施方式二的芯片封装的方法的示意性流程图；
图28-图31是根据本申请实施方式二的芯片封装方法的具体实施例一在芯片封装各步骤中晶圆、芯片的结构示意图；以及
图32-图37是根据本申请实施方式一的芯片封装方法的具体实施例二在芯片封装各步骤中晶圆、芯片的结构示意图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
图1示出了根据本申请实施例的芯片封装的方法1000的示意性流程图，如图1所示，该方法1000包括：S1010，在晶圆的切割道上制作绝缘带，其中，该晶圆正面设置有多个独立的芯片区，多个芯片区中任意两个相邻芯片区之间的部分为切割道，在该任意两个相邻芯片区之间，该绝缘带的深度大于或者等于该芯片区的厚度且小于或者等于该晶圆的厚度，该绝缘带的宽度小于或者等于该切割道的宽度；S1020，在该晶圆上表面制作绝缘层；S1030，在该多个芯片区中每个芯片区上方的该绝缘层上制作多个孔，以露出该每个芯片区；S1040，在该多个孔内沉积导电材料，形成多个焊盘；S1050，减薄该晶圆背面，以获得封装后的该每个芯片区的分立器件。
应理解，本申请实施例中的晶圆可以为如图2和图3所示的晶圆100，图2示出了根据本申请实施例的晶圆100的俯视图，图3示出了根据本申请实施例的晶圆100的剖视图。其中，在该晶圆100上包括多个独立的芯片区110，该多个芯片区110可以为如图2所示的均匀排列，即水平方向上相邻的两个芯片区110之间的水平距离相同，垂直方向上相邻的两个芯片区110之间的垂直距离也相同，并且水平距离和垂直距离之间也相同，可选地，该晶圆100上的芯片区110也可以不均匀排列，例如，水平距离之间不同，或者垂直距离之间不同，或者水平距离和垂直距离之间不同，本申请实施例并不限于此。
另外，晶圆100上的每个芯片区110的厚度小于晶圆100的厚度。每个芯片区110的厚度可以根据待封装芯片的厚度或者待封装芯片的类型进行设置。本申请实施例中涉及的芯片区110的厚度指该芯片区100在实际应用中的有效厚度。
该晶圆100上除了芯片区110以外的区域为切割道120，即该切割道120为相邻的两个芯片区110之间的区域，如图2所示，该切割道120为网格状，对应的，在该晶圆100的切割道120上制作的绝缘带也为网格状。
在本申请实施例中，在该晶圆100的切割道120上制作绝缘带，可选地，可以通过多种方式制作绝缘带，并根据绝缘带的不同，封装芯片。具体地，制作绝缘带可以包括在该切割道120上制作沟槽，并在沟槽内沉积绝缘材料，从而形成绝缘带；或者，通过电化学腐蚀的方式或其他方式，将切割道120的部分区域转化为多孔硅区域或其他材质的绝缘区域，作为绝缘带。
根据制作绝缘带的方式的不同，下面结合图4至图26，分别描述根据本申请实施例的芯片封装的方法的不同实施例。
可选地，作为一个实施例，结合图4至图8，详细描述实施方式一的芯片封装的方法1000的实施例一。具体地，该实施例一包括以下步骤(步骤11.1-11.5)。
步骤11.1，在该切割道120上制作环绕该每个芯片区110的沟槽202。其中，该沟槽的深度大于芯片区110的厚度且小于晶圆100的厚度，该沟槽202的宽度小于或者等于所在切割道120的宽度，其中，该沟槽202可以如图4所示。
应理解，如图4所示，这里以该沟槽202的侧切面为下方较窄、上方较宽的梯形为例(也可称为倒梯形)，可选地，该沟槽202的侧切面可以为任意图形，包括规则的和不规则的图形，例如，该沟槽202可以为上下宽度相等的矩形，或者也可以为弧形，本申请实施例并不限于此。
本实施例中沟槽202的宽度可以指该沟槽202侧切面上的最大宽度，例如图4所示，该沟槽的最大宽度即为该沟槽202的最上方开口处，该宽度小于或者等于所在切割道120的宽度。
应理解，可以通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在该切割道120上制作该沟槽202。可选择，作为一个实施例，如图4所示，可以先在晶圆100的上表面沉积一层第一保护层201，例如，通过等离子体辅助沉积的方法，在晶圆100正面沉积一层氮化硅作为该第一保护层201；在该切割道120上方对应的第一保护层上制作第一窗口，该第一窗口环绕芯片区110，例如，用光刻的方式在第一保护层201中位于切割道120上方的区域打开窗口；将晶圆100置于第一化学溶液中腐蚀，在第一窗口处，获得环绕每个芯片区110的沟槽202，其中，该第一化学溶液可以为以下溶液中的任意一种：氢氧化钾、氢氧化钠(NaOH)溶液，四甲基氢氧化铵(TMAH)溶液以及含有氢氟酸和硝酸的混合溶液HNA，或者，该第一化学溶液也可以为其它能够腐蚀的溶液。例如，将晶圆100至于氢氧化钾溶液中腐蚀，得到如图4所示的倒梯形沟槽202。最后，形成沟槽202后去掉第一保护层201。
步骤11.2，在该沟槽202内表面沉积绝缘材料，沉积该绝缘材料后的沟槽即可形成绝缘带203，沉积该绝缘材料后的沟槽的深度大于或者等于该芯片区110的厚度；同时，也在该晶圆100上表面制作绝缘层204，例如，在该晶圆100的上表面沉积绝缘材料，以形成绝缘层204。
具体地，本申请实施例中的沉积绝缘材料，例如沉积绝缘材料形成绝缘带203；再例如，沉积绝缘材料形成绝缘层204，都可以通过以下方式中的至少一种，并且各个沉积绝缘材料的过程可以相同也可以不同。例如，该绝缘材料包含通过物理气相沉积(PhysicalVapor Deposition，PVD)或化学气相沉积(Chemical Vapor Deposition，CVD)生长硅的氮化物或硅的氧化物，例如未掺杂硅玻璃(Undoped Silicon Glass，USG)或由四乙氧基硅烷转化得到的氧化硅(Tetraethyl Orthosilicate，TEOS)等。再例如，该绝缘材料包含通过喷涂或旋涂的各类聚合物，例如聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；或者该绝缘材料还包含旋转涂布玻璃(spin on glass，SOG)，即先将一种含有硅化物的溶液旋涂或喷涂在硅片上，再加热去除溶剂，固化后剩余的为非晶相氧化硅。其中，沉积绝缘材料可以是沉积一层或多层。绝缘带203和绝缘层204可在同一工序中同时形成。
在本申请实施例中，在沟槽202中沉积绝缘材料形成绝缘带203，该绝缘材料仅覆盖沟槽表面，形成具有一定厚度的凹形绝缘层，该凹形绝缘层的凹部的深度仍然大于或者等于芯片区110的厚度。
步骤11.3，在该多个芯片区110中每个芯片区110上方的该绝缘层204上制作多个孔，以露出该每个芯片区110，例如，以在每个芯片区110上方制作两个孔为例，如图6所示。
以晶圆100上任意一个芯片区为例，假设该芯片区为如图6所示的中间的芯片区110，在该芯片区110的上表面对应的绝缘层204上开设两个孔，例如可以通过光刻的方式开设该两个孔，本申请实施例并不限于此。
步骤11.4，在该绝缘层204上的每个孔内沉积导电材料，再图形化，形成每个芯片区110的多个焊盘205，该多个焊盘205位于芯片区110的同一面，例如，以每个芯片区110的同一面上形成两个焊盘205为例，如图7所示。
应理解，本申请实施例中的沉积导电材料的方式可以包括以下方式中的至少一种：例如，原子层沉积(atomic layer deposition，ALD)、PVD、有机金属化学气相沉积、蒸镀和电镀等。对应的，导电材料可以是重掺杂多晶硅，或者是碳基材料，或者是铝、钨、铜等各类金属，也可以是氮化钛等低电阻率的化合物，或者是上述几种导电材料的组合，本申请实施例并不限于此。
应理解，在该绝缘层204上的每个孔内沉积导电材料，以形成多个焊盘205，对于任意一个芯片区110，其对应的孔的个数大于或者等于焊盘的个数，即在一个芯片区110对应的多个孔中，可以存在两个或两个以上的孔内沉积导电材料而形成一个焊盘的情况。
步骤11.5，减薄该晶圆100的背面，以使该多个芯片区110分离，获得封装后的该每个芯片区110的分立器件，如图8所示，图8的中间部分示出了一个完整的包括芯片区110的分立器件。
具体地，本申请实施例中的减薄方式可以包括以下方式中的至少一种：磨削、研磨、化学机械抛光(chemical mechanical polish，CMP)、干式抛光(dry polishing)、电化学腐蚀(electrochemical etching)、湿法腐蚀(wet etching)、等离子辅助化学腐蚀(plasma assisted chemical etching，PACE)、常压等离子腐蚀(atmospheric downstreamplasma etching，ADPE)等。
应理解，如图8所示，由于绝缘带203的深度大于或者等于芯片区110的厚度，因此，减薄晶圆100的背面至芯片区110的底层的有效厚度部分的同时，多个芯片区110之间绝缘带203底部也被去除，也就是同时将晶圆100分割为多个分立器件，而无需进一步对切割道区域进行切割处理，减少了加工步骤。
可选地，作为一个实施例，下面结合图9至图14，详细描述芯片封装的方法1000的实施例二。具体地，该实施例二包括以下步骤(步骤12.1-12.6)。
步骤12.1，在该切割道120上制作环绕该每个芯片区的沟槽301，其中，该沟槽301的深度大于或者等于环绕的芯片区110的厚度且小于或者等于该晶圆100的厚度，如图9所示。
应理解，该沟槽301与步骤11.1中沟槽202类似，例如，该沟槽301的侧切面的形状，和/或，该沟槽301的制造方式，都可以采用如步骤11.1中沟槽202所述的内容，在此不再赘述。其中，图9中的保护层302相当于图4所示的第一保护层201。
步骤12.2，在该沟槽301内部沉积绝缘材料，形成该绝缘带303；在该晶圆100上表面制作绝缘层304，如图10所示。
具体地，可以通过在晶圆100上表面沉积绝缘材料，形成绝缘层304。
应理解，在沟槽301内沉积绝缘材料和/或在晶圆100表面沉积绝缘材料的过程，可以采用步骤11.2中所述的沉积绝缘材料的方式和材料，在此不再赘述。
其中，在该沟槽301内部沉积绝缘材料形成绝缘带303可以如图10所示，将沟槽301填满绝缘材料以形成填满沟槽301的绝缘带303；或者填充较厚的绝缘材料，填充了绝缘材料之后的沟槽的深度小于芯片区110的厚度，在某些情况下，该深度可以为0，如图10所示，绝缘带303可与晶圆100表面平齐。
步骤12.3，在该多个芯片区中每个芯片区110上方的该绝缘层304上制作多个孔，以露出该每个芯片区110，例如，每个芯片区110上方制作两个孔，如图11所示。
应理解，该步骤12.3与步骤11.3类似，在此不再赘述。
步骤12.4，在该多个孔内沉积导电材料，形成多个焊盘305，例如，如图12所示，每个芯片区110对应形成两个焊盘305。
应理解，该步骤12.4与步骤11.4类似，在此不再赘述。
步骤12.5，减薄该晶圆100背面，以露出该绝缘带303，如图13所示。
应理解，该减薄晶圆100的方式可以与步骤11.5中类似，在此不再赘述。
具体地，如图13所示，由于绝缘带303较厚，因此可以将晶圆100减薄，以露出该绝缘带303底部，并减薄晶圆100的背面至芯片区110的底层的有效厚度部分，获得如图13所示的晶圆100。
步骤12.6，沿该绝缘带303划片，以获得封装后的该每个芯片区110的分立器件，如图14所示。
具体地，由于绝缘带303较厚，减薄晶圆100的背面至芯片区110的底层的有效厚度部分之后，相邻芯片区110之间仍然通过绝缘带303相连，因此可以通过划片技术，纵向切割绝缘带303，以获得如图14所示的封装之后的芯片区110的分立器件。
可选地，作为一个实施例，下面结合图15至图19，详细描述芯片封装的方法1000的实施例三。具体地，如图15所示，该实施例三中采用的SOI(Silicon On Insulator)衬底包括三层，中间为绝缘层410，上层可以看作如图3所示的晶圆100，包括芯片区110，也就是该晶圆100的芯片区110位于绝缘层410上方，该下层420可以与上层晶圆100的材料相同，也可以不同。该实施例三包括以下步骤(步骤13.1-13.6)。
步骤13.1，在该切割道120上制作环绕该每个芯片区110的沟槽401。其中，该沟槽的深度大于或者等于芯片区110的厚度，但该沟槽402的深度不超过中间绝缘层410，即沟槽401暴露出绝缘层410但不会贯穿绝缘层410；该沟槽401的宽度小于或者等于所在切割道120的宽度，其中，该沟槽401可以如图16所示。
应理解，该沟槽401与步骤11.1中沟槽202类似，例如，该沟槽401的侧切面的形状，和/或，该沟槽401的制造方式，都可以采用如步骤11.1中沟槽202所述的内容，在此不再赘述。
步骤13.2，在该沟槽401内表面沉积绝缘材料，形成绝缘带402；同时，也在该晶圆100上表面制作绝缘层403，例如，在该晶圆100的上表面沉积绝缘材料，以形成绝缘层403，如图17所示的绝缘带402和绝缘层403(不包括该绝缘层403上的孔)。
应理解，在沟槽401内沉积绝缘材料和/或在晶圆100表面沉积绝缘材料的过程，可以采用步骤11.2中所述的沉积绝缘材料的方式和材料，在此不再赘述。
其中，在该沟槽401内部沉积绝缘材料形成绝缘带402可以如图17所示，将沟槽401填满绝缘材料，由于沟槽401的深度大于芯片区110的厚度，对应的绝缘带402的厚度也大于芯片区110的厚度；或者填充较厚的绝缘材料，但并未填满沟槽401，则填充了绝缘材料之后的沟槽的深度小于芯片区110的厚度。
步骤13.3，在该多个芯片区中每个芯片区110上方的该绝缘层403上制作多个孔，以露出该每个芯片区110，例如，每个芯片区110制作两个孔，如图17所示。
应理解，该步骤13.3与步骤11.3类似，在此不再赘述。
步骤13.4，在该多个孔内沉积导电材料，形成多个焊盘404，例如，如图18所示，每个芯片区110对应形成两个焊盘404。
应理解，该步骤13.4与步骤11.4类似，在此不再赘述。
步骤13.5，减薄该SOI衬底背面，以磨去下层420，露出中间绝缘层410，如图19中下图所示；或者减薄该SOI衬底的下层420，并保留一定厚度的下层420，如图19中上图所示。
应理解，该减薄晶圆100的方式可以与步骤11.5中类似，在此不再赘述。
步骤13.6，沿该绝缘带402划片，以获得封装后的该每个芯片区110的分立器件，如图19所示。
具体地，如图18所示，由于绝缘带402较厚，因此将晶圆100减薄之后，相邻芯片区110之间仍然通过绝缘带402相连，因此可以通过划片技术，纵向切割绝缘带402，以获得如图19所示的封装之后的芯片区110的分立器件。
可选地，作为一个实施例，下面结合图20至图26，详细描述芯片封装的方法1000的实施例四。具体地，该实施例四包括以下步骤(步骤14.1-14.6)。
步骤14.1，通过电化学腐蚀等方式，将该切割道120上环绕该每个芯片区110的区域转化为多孔硅区域，该多孔硅区域即形成绝缘带501。其中，该绝缘带501的厚度大于或者等于芯片区110的厚度且小于或者等于晶圆100的厚度，该绝缘带501的宽度小于或者等于所在切割道120的宽度，其中，该绝缘带501可以如图20所示。
具体地，通过电化学腐蚀的方式，或者其它方式，可以将晶圆100上的切割道120的部分单晶硅转变为多孔硅。该多孔硅以孔径介于2-50纳米之间的介孔多孔硅为最佳。该多孔硅构成的绝缘带501的侧切面的形状可以为任意形状，例如可以为如图20所示的圆弧形，但本申请实施例并不限于此。
可选地，作为一个实施例，如图20所示，先在晶圆100上表面沉积一层第二保护层502，例如，用等离子体辅助沉积的方法，在晶圆100正面沉积一层含氟高聚物(fluoropolymer)作为第二保护层502；在该切割道120上方对应的第二保护层上制作第二窗口，该第二窗口环绕芯片区110，例如，用光刻的方式在切割道202区域打开窗口；将晶圆100置于第二化学溶液中腐蚀，在第二窗口处，获得环绕每个芯片区110的多孔硅区域，即为绝缘带501，例如，该第二化学溶液可以为含有氢氟酸的混合溶液，即将晶圆100至于含有氢氟酸的溶液中，用电化学腐蚀的方法，得到如图20所示的多孔硅层，最后，去除第二保护层502，获得如图21所示的绝缘带501，图21为晶圆100的俯视图，中间网格状的切割道120上黑色区域即为绝缘带501。
本实施例中绝缘带501的宽度可以指该绝缘带501侧切面上的最大宽度，例如图20所示，该绝缘带501的最大宽度即为该绝缘带501的最上方开口处，也就是绝缘带501所在圆的直径，该宽度小于或者等于所在切割道120的宽度。
步骤14.2，在该晶圆100上表面制作绝缘层503，如图22所示。
具体地，可以通过在晶圆100上表面沉积绝缘材料，形成绝缘层503。
应理解，在晶圆100表面沉积绝缘材料的过程，可以采用步骤11.2中所述的沉积绝缘材料的方式和材料，在此不再赘述。
步骤14.3，在该多个芯片区中每个芯片区110上方的该绝缘层503上制作多个孔，以露出该每个芯片区110，例如，每个芯片区110制作两个孔，如图23所示。
应理解，该步骤14.3与步骤11.3类似，在此不再赘述。
步骤14.4，在该多个孔内沉积导电材料，形成多个焊盘504，例如，如图24所示，每个芯片区110对应形成两个焊盘504。
应理解，该步骤14.4与步骤11.4类似，在此不再赘述。
步骤14.5，减薄该晶圆100背面，以露出该绝缘带501，如图25所示。
应理解，该减薄晶圆100的方式可以与步骤11.5中类似，在此不再赘述。
具体地，如图25所示，由于绝缘带501较厚，因此可以将晶圆100减薄，以露出该绝缘带501底部，并减薄晶圆100的背面至芯片区110的底层的有效厚度部分，获得如图25所示的晶圆100。
步骤14.6，沿该绝缘带501划片，以获得封装后的该每个芯片区110的分立器件，如图26所示。
具体地，由于绝缘带501较厚，减薄晶圆100的背面至芯片区110的底层的有效厚度部分之后，相邻芯片区110之间仍然通过绝缘带501相连，因此可以通过划片技术，纵向切割绝缘带501，以获得如图26所示的封装之后的芯片区110的分立器件。
下面结合一个具体的实施例，详细描述本申请实施方式中的芯片封装的方法1000中的实施例一。
步骤15.1，选取由晶向为(100)的硅片加工得到的晶圆100，晶圆100包含多个芯片区110和网格状切割道120，晶圆正面顶视图如图2所示，剖视图如图3所示。芯片区110的厚度小于晶圆100的厚度。
步骤15.2，如图4所示，用等离子体辅助沉积的方法，在晶圆100上表面沉积一层氮化硅201，用光刻的方式在切割道120对应的区域打开窗口。将晶圆100至于氢氧化钾溶液中腐蚀，得到如图4所示的倒梯形凹槽202。凹槽202的最大宽度小于切割道120的最小宽度。凹槽202的深度为几十到几百微米，小于晶圆100厚度，但大于芯片区110厚度。最后去除氮化硅201。
步骤15.3，用等离子体增强化学的气相沉积(plasma enhanced chemical vapordeposition，PECVD)的方式，在晶圆100正面以及凹槽202内壁沉积一层2微米厚的USG作为绝缘层204和绝缘带203，如图5所示。接着，用光刻的方式在绝缘层204中芯片区110对应的区域打开2个窗口，如图6所示。
步骤15.4，用PVD的方式，在晶圆100正面沉积一层3微米厚的铝、200纳米的镍、100微米的金，并用光刻的方式图形化制作芯片的焊盘505，如图7所示。
步骤15.5，用机械研磨结合干法刻蚀的方式，将晶圆100减薄至芯片区110有效厚度，如图8所示，得到一个个侧壁覆盖绝缘材料的分立器件。
上文中结合图1至26详细描述根据本申请实施例的芯片封装方法1000，该方法1000获得的芯片的分立器件的焊盘位于同一面，下面将结合图27至37，描述本申请另一实施例的芯片封装的方法2000。
图27示出了根据本申请实施方式二的芯片封装的方法2000的示意性流程图。如图27所示，该方法2000包括：S2010，在晶圆的切割道上制作绝缘带，其中，该晶圆正面设置有多个独立的芯片区，多个芯片区中任意两个相邻芯片区之间的部分为切割道，在该任意两个相邻芯片区之间，该绝缘带的深度大于或者等于该芯片区的厚度且小于或者等于该晶圆的厚度，该绝缘带的宽度小于或者等于该切割道的宽度；S2020，在该晶圆上表面制作第一绝缘层；S2030，在该多个芯片区中每个芯片区上方的该第一绝缘层上制作至少一个第一窗口，以露出该每个芯片区；S2040，在该至少一个第一窗口内沉积导电材料，以形成该每个芯片的至少一个第一焊盘；S2050，减薄该晶圆背面，以露出该绝缘带；S2060，在减薄后的该晶圆背面沉积导电材料，以形成该每个芯片区的第二焊盘，并沿该绝缘带划片，以获得封装后的该每个芯片区的分立器件。
应理解，该方法2000中的晶圆可以与方法1000中的晶圆100相同，如图2和图3所示，在此不再赘述，对应的，形成第一焊盘的方式可参照前述实施例一至四的方法，当然，根据对焊盘数量、大小的需求不同，对应的在芯片区形成的孔的数量、大小也可做相应变化。
在本申请实施例中，在该晶圆100的切割道120上制作绝缘带，可选地，可以通过多种方式制作绝缘带，并根据绝缘带的不同，封装芯片。具体地，制作绝缘带可以包括在该切割道120上制作沟槽，并在沟槽内沉积绝缘材料，从而形成绝缘带；或者，通过电化学腐蚀的方式或其他方式，将切割道120的部分区域转化为多孔硅区域或其他材质的绝缘区域，作为绝缘带。
在本申请实施例中，该方法2000中的S2060中，在减薄后的该晶圆背面沉积导电材料，以形成该每个芯片区的第二焊盘，可以包括：在减薄后的该晶圆背面沉积绝缘材料，形成第二绝缘层；在该每个芯片区下方的该第二绝缘层上制作至少一个第二窗口，以露出该每个芯片区；在该至少一个第二窗口内沉积导电材料，以形成该每个芯片的至少一个第二焊盘。
根据制作绝缘带的方式的不同，以及根据第二焊盘制作方式的不同，下面结合图28至图37，分别描述根据本申请实施例的芯片封装的方法的不同实施例。
可选地，作为实施方式二的一个实施例一，结合图28至图32，详细描述芯片封装的方法2000的实施例一。具体地，该方法2000的实施例一包括以下步骤(步骤21.1-21.7)。
步骤21.1，与步骤12.1相同，在此不再赘述。
步骤21.2，与步骤12.2相同，在此不再赘述。
步骤21.3，在每个芯片区100上方的该绝缘层304上制作至少一个第一窗口，以露出该每个芯片区110，例如，每个芯片区110对应制作一个第一窗口，如图28所示。
应理解，这里对该绝缘层304上方的第一窗口的尺寸不作限制，例如，如图28所示，该第一窗口可以较大。
应理解，在该绝缘层304上制作任意一个第一窗口的过程可以与步骤12.3中制作多个孔中任意一个孔的方式相同，在此不再赘述。
步骤21.4，在该至少一个第一窗口内沉积导电材料，以形成该每个芯片区的至少一个第一焊盘310，例如，如图29所示，以每个芯片区对应一个第一焊盘310为例。
应理解，该沉积导电材料形成任意一个第一焊盘310的过程可以与步骤11.4中制作任意一个焊盘的过程相同，在此不再赘述。
应理解，该至少一个第一窗口的个数大于或者等于至少一个第一焊盘310的个数，也就是，可以存在两个或多于两个的第一窗口对应形成一个第一焊盘310的情况。
步骤21.5，减薄该晶圆100背面，以露出该绝缘带303，如图30所示。
应理解，该步骤21.5与步骤12.5相同，在此不再赘述。
步骤21.6在减薄后的该晶圆100背面沉积导电材料，以形成该每个芯片区的第二焊盘320，如图31所示。或者，在减薄后的晶圆100的背面制作的第二焊盘320与第一焊盘310过程相同，即先在减薄后的晶圆100沉积绝缘材料，形成第二绝缘层308；在该每个芯片区110下方的该第二绝缘层308上制作至少一个第二窗口，以露出该每个芯片区110；在该至少一个第二窗口内沉积导电材料，以形成该每个芯片区的至少一个第二焊盘320，例如，如图32所示，以每个芯片区110制作一个第二窗口并形成一个第二焊盘320为例。
应理解，该沉积导电材料形成第二焊盘320的可选的方式和材料可以与第一焊盘310的相同，在此不再赘述。
步骤21.7，沿该绝缘带303划片，以获得封装后的该每个芯片区110的分立器件，如图31和图32所示。
应理解，该步骤21.7与步骤12.6相同，在此不再赘述。
可选地，作为一个实施例，结合图33至图37，详细描述芯片封装的方法2000的实施例二。具体地，该方法2000的实施例二包括以下步骤(步骤22.1-22.7)。
步骤22.1，与步骤14.1相同，在此不再赘述。
步骤22.2，与步骤14.2相同，在此不再赘述。
步骤22.3，在该多个芯片区中每个芯片区110上方的该绝缘层503上制作至少一个第一窗口，以露出该每个芯片区110，例如，每个芯片区110对应制作一个第一窗口，如图33所示。
应理解，这里对该绝缘层503上方的第一窗口的尺寸不作限制，例如，如图33所示，该第一窗口可以较大。
应理解，在该绝缘层503上制作任意一个第一窗口的过程可以与步骤14.3中制作多个孔中任意一个孔的方式相同，在此不再赘述。
步骤22.4，在该至少一个第一窗口内沉积导电材料，以形成该每个芯片区的至少一个第一焊盘510，例如，如图34所示，以每个芯片区对应一个第一焊盘510为例。
应理解，该沉积导电材料形成任意一个第一焊盘51的过程可以与步骤11.4中制作任意一个焊盘的过程相同，在此不再赘述。
应理解，该至少一个第一窗口的个数大于或者等于至少一个第一焊盘510的个数，也就是，可以存在两个或多于两个的第一窗口对应形成一个第一焊盘510的情况。
步骤22.5，减薄该晶圆100背面，以露出该绝缘带501，如图35所示。
应理解，该步骤22.5与步骤14.5相同，在此不再赘述。
步骤22.6在减薄后的该晶圆100背面沉积导电材料，以形成该每个芯片区的第二焊盘520，如图36所示。或者，在减薄后的晶圆100的背面制作的第二焊盘520与第一焊盘510过程相同，即先在减薄后的晶圆100沉积绝缘材料，形成第二绝缘层506；在该每个芯片区110下方的该第二绝缘层506上制作至少一个第二窗口，以露出该每个芯片区110；在该至少一个第二窗口内沉积导电材料，以形成该每个芯片区的至少一个第二焊盘520，例如，如图37所示，以每个芯片区110制作一个第二窗口并形成一个第二焊盘520为例。
应理解，该沉积导电材料形成第二焊盘520的可选的方式和材料可以与第一焊盘510的相同，在此不再赘述。
步骤22.7，沿该绝缘带501划片，以获得封装后的该每个芯片区110的分立器件，如图36和图37所示。
应理解，该步骤21.7与步骤14.6相同，在此不再赘述。
下面结合一个具体的实施例，详细描述本申请实施例中的芯片封装的方法2000中的实施例二。
步骤23.1，选取由p型重掺杂硅片加工得到的晶圆,100，晶圆100包含多个芯片区110和网格状切割道120。芯片区110的厚度小于晶圆100的厚度，如图2和3所示。
步骤23.2，如图20所示，用等离子体辅助沉积的方法，在晶圆100正面沉积一层含氟高聚物(fluoropolymer)502，用光刻的方式在切割道120对应的区域打开窗口。将晶圆100至于含有氢氟酸的溶液中，用电化学腐蚀的方法，得到如图20所示的多孔硅层501。多孔硅层501的最大宽度小于切割道120的最小宽度。多孔硅层501的深度为几十到几百微米，小于晶圆100厚度，但大于芯片区120厚度。最后去除含氟高聚物502，获得如图21所示的顶视图。
步骤23.3，用PECVD的方式，在晶圆100正面沉积一层2微米厚的USG作为绝缘层503，如图22所示。接着，用光刻的方式在芯片区110上方的绝缘层503打开一个的窗口，如图33所示。
步骤23.4，用PVD的方式，在晶圆正面沉积一层3微米厚的铝、200纳米的镍、100微米的金，并用光刻的方式图形化制作芯片的一个焊盘510，如图34所示。
步骤23.5，用机械研磨并抛光的方式，将晶圆减薄至芯片区110有效厚度，如图35所示。
步骤23.6和步骤23.7，重复步骤23.3和步骤23.4，在减薄后的晶圆100背面制作绝缘层506和背面焊盘520，如图37所示。
步骤23.8，沿切割道划片得到一个个侧壁为多孔硅的分立器件，如图37所示。
应理解，本申请实施例中的芯片封装的方法制作侧面保护的半导体器件，包括被动器件(电容、电感、电阻等)、储能器件等。
本申请实施例的芯片封装的方法，通过制作环绕芯片四周且内有绝缘材料的凹槽，或者通过制作环绕芯片四周的网格状多孔硅区域，实现在半导体前道工艺中，进行晶圆级芯片侧面绝缘保护的方法，省去了后道对单个芯片的封装步骤，成本更低，芯片体积更小，从而解决了半导体分立器件侧面绝缘保护和后道封装工序繁琐的矛盾。
应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节。在本申请的技术构思范围内，专业技术人员可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (38)

1.一种芯片封装的方法，其特征在于，包括：
在晶圆的切割道上制作绝缘带，其中，所述晶圆正面设置有多个独立的芯片区，多个芯片区中任意两个相邻芯片区之间的部分为切割道，在所述任意两个相邻芯片区之间，所述绝缘带的深度大于或者等于所述芯片区的厚度且小于或者等于所述晶圆的厚度，所述绝缘带的宽度小于或者等于所述切割道的宽度；
在所述晶圆上表面制作绝缘层；
在所述多个芯片区中每个芯片区上方的所述绝缘层上制作多个孔，以露出所述每个芯片区；
在所述多个孔内沉积导电材料，形成多个焊盘；
减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件。
2.根据权利要求1所述的方法，其中，所述在晶圆的切割道上制作绝缘带，包括：
在所述切割道上制作环绕所述每个芯片区的沟槽；
在所述沟槽内表面沉积绝缘材料，沉积所述绝缘材料后的沟槽形成所述绝缘带；
所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：
减薄所述晶圆背面，以使所述多个芯片区分离，获得封装后的所述每个芯片区的分立器件。
3.根据权利要求1所述的方法，其中，所述在晶圆的切割道上制作绝缘带，包括：
在所述切割道上制作环绕所述每个芯片区的沟槽，所述沟槽的深度大于或者等于环绕的芯片区的厚度且小于或者等于所述晶圆的厚度；
在所述沟槽内部沉积绝缘材料，形成所述绝缘带；
所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：
减薄所述晶圆背面，以露出所述绝缘带，并沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
4.根据权利要求2或3所述的方法，其中，所述在所述切割道上制作环绕所述每个芯片区的沟槽，包括：
通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽。
5.根据权利要求4所述的方法，其中，所述通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽，包括：
在所述晶圆上表面沉积第一保护层；
在所述切割道上方的所述第一保护层上制作第一窗口；
将所述晶圆置于第一化学溶液中腐蚀，以在所述第一窗口处，获得所述沟槽。
6.根据权利要求5所述的方法，其中，所述在所述晶圆上表面沉积第一保护层，包括：
通过等离子体辅助沉积的方式，在所述晶圆上表面沉积氮化硅层作为所述第一保护层，所述第一化学溶液为以下溶液中的任意一种：氢氧化钾溶液、氧化钠溶液，四甲基氢氧化铵溶液以及含有氢氟酸和硝酸的混合溶液。
7.根据权利要求2至6中任一项所述的方法，其中，
所述沟槽为底部宽度小于上部宽度的梯形；或
所述沟槽为底部宽度等于上部宽度的矩形。
8.根据权利要求1所述的方法，其中，所述在晶圆的切割道上制作绝缘带，包括：
通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，所述多孔硅区域为所述绝缘带；
所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：
减薄所述晶圆背面，以露出所述绝缘带，沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
9.根据权利要求8所述的方法，其中，所述通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，包括：
在所述晶圆上表面沉积第二保护层；
在所述切割道上方的所述第二保护层上制作第二窗口；
将所述晶圆置于第二化学溶液中，通过所述电化学腐蚀，在所述第二窗口处，获得所述多孔硅区域。
10.根据权利要求9所述的方法，其中，所述在所述晶圆上表面沉积第二保护层，包括：
通过等离子体辅助沉积的方式，在所述晶圆上表面沉积含氟高聚物层为所述第二保护层，所述第二化学溶液为含有氢氟酸的混合溶液。
11.根据权利要求1至10中任一项所述的方法，其中，所述晶圆包括绝缘层，所述绝缘层设置于所述每个芯片区下方，所述绝缘带与所述绝缘层连接。
12.根据权利要求10所述的方法，其中，所述减薄所述晶圆背面，以获得封装后的所述每个芯片区的分立器件，包括：
减薄所述晶圆背面，以露出所述绝缘层，并沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
13.根据权利要求1至12中任一项所述的方法，其中，所述减薄所述晶圆背面，包括：
通过磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子辅助化学腐蚀和常压等离子腐蚀中的至少一种方式，减薄所述晶圆背面。
14.根据权利要求1至13中任一项所述的方法，其中，所述在所述晶圆上表面制作绝缘层，包括：
在所述晶圆上表面沉积绝缘材料，以形成所述绝缘层。
15.根据权利要求14所述的方法，其中，所述沉积绝缘材料，包括：
通过物理气相沉积、化学气相沉积、喷涂和旋涂中至少一种方式，沉积所述绝缘材料。
16.根据权利要求14或15所述的方法，其中，所述绝缘材料包括以下至少一种：硅的氧化物、硅的氮化物以及聚合物。
17.根据权利要求1至16中任一项所述的方法，其中，所述沉积导电材料，包括：
通过原子层沉积、物理气相沉积、有机金属化学气相沉积、蒸镀和电镀中至少一种方式，沉积所述导电材料。
18.根据权利要求17所述的方法，其中，所述导电材料包括以下至少一种：重掺杂多晶硅、碳基材料、金属和氮化钛。
19.根据权利要求1-18任意一项所述的方法，其中，所述绝缘带整体上为网格状。
20.一种芯片封装的方法，其中，包括：
在晶圆的切割道上制作绝缘带，其中，所述晶圆正面设置有多个独立的芯片区，多个芯片区中任意两个相邻芯片区之间的部分为切割道，在所述任意两个相邻芯片区之间，所述绝缘带的深度大于或者等于所述芯片区的厚度且小于或者等于所述晶圆的厚度，所述绝缘带的宽度小于或者等于所述切割道的宽度；
在所述晶圆上表面制作第一绝缘层；
在所述多个芯片区中每个芯片区上方的所述第一绝缘层上制作至少一个第一窗口，以露出所述每个芯片区；
在所述至少一个第一窗口内沉积导电材料，以形成所述每个芯片的至少一个第一焊盘；
减薄所述晶圆背面，以露出所述绝缘带；
在减薄后的所述晶圆背面沉积导电材料，以形成所述每个芯片区的第二焊盘，并沿所述绝缘带划片，以获得封装后的所述每个芯片区的分立器件。
21.根据权利要求20所述的方法，其中，所述在减薄后的所述晶圆背面沉积导电材料，以形成所述每个芯片区的第二焊盘，包括：
在减薄后的所述晶圆背面沉积绝缘材料，形成第二绝缘层；
在所述每个芯片区下方的所述第二绝缘层上制作至少一个第二窗口，以露出所述每个芯片区；
在所述至少一个第二窗口内沉积导电材料，以形成所述每个芯片的至少一个所述第二焊盘。
22.根据权利要求21所述的方法，其中，所述第一绝缘层与所述第二绝缘层材料相同。
23.根据权利要求20至22中任一项所述的方法，其中，所述在晶圆的切割道上制作绝缘带，包括：
在所述切割道上制作环绕所述每个芯片区的沟槽，所述沟槽的深度大于或者等于环绕的芯片区的厚度且小于或者等于所述晶圆的厚度；
在所述沟槽内部沉积绝缘材料，形成所述绝缘带。
24.根据权利要求23所述的方法，其中，所述在所述切割道上制作环绕所述每个芯片区的沟槽，包括：
通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽。
25.根据权利要求24所述的方法，其中，所述通过干法刻蚀、湿法腐蚀和机械切割中的至少一种方式，在所述切割道上制作所述沟槽，包括：
在所述晶圆上表面沉积第一保护层；
在所述切割道上方的所述第一保护层上制作第三窗口；
将所述晶圆置于第一化学溶液中腐蚀，在所述第三窗口处，获得所述沟槽。
26.根据权利要求25所述的方法，其中，所述在所述晶圆上表面沉积第一保护层，包括：
通过等离子体辅助沉积的方式，在所述晶圆上表面沉积氮化硅层为所述第一保护层，所述第一化学溶液为以下溶液中的任意一种：氢氧化钾溶液、氢氧化钠溶液，四甲基氢氧化铵溶液以及含有氢氟酸和硝酸的混合溶液。
27.根据权利要求23至26中任一项所述的方法，其中，
所述沟槽为底部宽度小于上部宽度的梯形；或
所述沟槽为底部宽度等于上部宽度的矩形。
28.根据权利要求20至22中任一项所述的方法，其中，所述在晶圆的切割道上制作绝缘带，包括：
通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，所述多孔硅区域为所述绝缘带。
29.根据权利要求28所述的方法，其中，所述通过电化学腐蚀，将所述切割道上环绕所述每个芯片区的部分转化为多孔硅区域，包括：
在所述晶圆上表面沉积第二保护层；
在所述切割道上方的所述第二保护层上制作第四窗口；
将所述晶圆置于第二化学溶液中，通过所述电化学腐蚀，在所述第四窗口处，获得所述多孔硅区域。
30.根据权利要求29所述的方法，其中，所述在所述晶圆上表面沉积第二保护层，包括：
通过等离子体辅助沉积的方式，在所述晶圆上表面沉积含氟高聚物层为所述第二保护层，所述第二化学溶液为含有氢氟酸的混合溶液。
31.根据权利要求20至30中任一项所述的方法，其中，所述第一焊盘与所述第二焊盘材料相同。
32.根据权利要求20至31中任一项所述的方法，其中，所述减薄所述晶圆背面，包括：
通过磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子辅助化学腐蚀和常压等离子腐蚀中的至少一种方式，减薄所述晶圆背面。
33.根据权利要求20至32中任一项所述的方法，其中，所述在所述晶圆上表面制作绝缘层，包括：
在所述晶圆上表面沉积绝缘材料，以形成所述绝缘层。
34.根据权利要求33所述的方法，其中，所述沉积绝缘材料，包括：
通过物理气相沉积、化学气相沉积、等离子辅助沉积、喷涂和旋涂中至少一种方式，沉积所述绝缘材料。
35.根据权利要求33或34所述的方法，其中，所述绝缘材料包括以下至少一种：硅的氧化物、硅的氮化物以及聚合物。
36.根据权利要求20至35中任一项所述的方法，其中，所述沉积导电材料，包括：
通过原子层沉积、物理气相沉积、有机金属化学气相沉积、蒸镀和电镀中至少一种方式，沉积所述导电材料。
37.根据权利要求36所述的方法，其中，所述导电材料包括以下至少一种：重掺杂多晶硅、碳基材料、金属和氮化钛。
38.根据权利要求20-37任意一项所述的方法，其中，所述绝缘带整体上为网格状。
CN201880001019.4A 2018-08-03 2018-08-03 芯片封装的方法 Pending CN109155281A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/098583 WO2020024277A1 (zh) 2018-08-03 2018-08-03 芯片封装的方法

Publications (1)

Publication Number Publication Date
CN109155281A true CN109155281A (zh) 2019-01-04

Family

ID=64806251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001019.4A Pending CN109155281A (zh) 2018-08-03 2018-08-03 芯片封装的方法

Country Status (4)

Country Link
US (1) US20200058518A1 (zh)
EP (1) EP3624177A1 (zh)
CN (1) CN109155281A (zh)
WO (1) WO2020024277A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020258866A1 (zh) * 2019-06-28 2020-12-30 长鑫存储技术有限公司 晶圆及其制作方法、半导体器件
CN114295960A (zh) * 2021-12-29 2022-04-08 南京宙讯微电子科技有限公司 Saw滤波器及双工器、芯片的晶圆测试结构及芯片制造方法
CN114669452A (zh) * 2022-03-26 2022-06-28 宁波芯健半导体有限公司 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363135A (zh) * 2021-05-14 2021-09-07 深圳市嘉也科技有限公司 一种用于芯片的镀膜加工方法
CN116207182B (zh) * 2023-01-29 2024-03-12 北京智创芯源科技有限公司 芯片制备方法及电子器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
JP2006303410A (ja) * 2005-03-25 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US20100207227A1 (en) * 2009-02-16 2010-08-19 Georg Meyer-Berg Electronic Device and Method of Manufacturing Same
CN102593085A (zh) * 2011-01-10 2012-07-18 原相科技股份有限公司 芯片封装结构以及芯片封装制程
US20130341800A1 (en) * 2012-06-21 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Packages and Methods for Forming the Same
US20160064338A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US20160111293A1 (en) * 2014-10-20 2016-04-21 Niko Semiconductor Co., Ltd. Manufacturing method of wafer level chip scale package structure
CN105590867A (zh) * 2014-10-24 2016-05-18 无锡超钰微电子有限公司 晶圆级芯片尺寸封装结构的制造方法
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN207557977U (zh) * 2017-12-05 2018-06-29 深圳市为通博科技有限责任公司 光路调制器、指纹识别装置和终端设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064261A (zh) * 2006-04-25 2007-10-31 矽品精密工业股份有限公司 半导体封装件及其呈阵列排列的基片结构与制法
CN102097287B (zh) * 2009-12-15 2012-07-25 北大方正集团有限公司 一种监控芯片沟槽深度的方法及晶圆
CN101789414B (zh) * 2010-02-26 2011-08-17 苏州晶方半导体科技股份有限公司 超薄半导体芯片封装结构及其制造工艺
TWI489605B (zh) * 2011-05-13 2015-06-21 Xintec Inc 晶片封裝體及其形成方法
US8563361B2 (en) * 2012-02-14 2013-10-22 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
CN105070665A (zh) * 2015-07-16 2015-11-18 北京工业大学 一种晶圆级薄片封装工艺

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
JP2006303410A (ja) * 2005-03-25 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US20100207227A1 (en) * 2009-02-16 2010-08-19 Georg Meyer-Berg Electronic Device and Method of Manufacturing Same
CN102593085A (zh) * 2011-01-10 2012-07-18 原相科技股份有限公司 芯片封装结构以及芯片封装制程
US20130341800A1 (en) * 2012-06-21 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Packages and Methods for Forming the Same
US20160064338A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US20160111293A1 (en) * 2014-10-20 2016-04-21 Niko Semiconductor Co., Ltd. Manufacturing method of wafer level chip scale package structure
CN105590867A (zh) * 2014-10-24 2016-05-18 无锡超钰微电子有限公司 晶圆级芯片尺寸封装结构的制造方法
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN207557977U (zh) * 2017-12-05 2018-06-29 深圳市为通博科技有限责任公司 光路调制器、指纹识别装置和终端设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张玉龙等: "《半导体材料技术》", 27 February 2010, 浙江科学技术出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020258866A1 (zh) * 2019-06-28 2020-12-30 长鑫存储技术有限公司 晶圆及其制作方法、半导体器件
CN114295960A (zh) * 2021-12-29 2022-04-08 南京宙讯微电子科技有限公司 Saw滤波器及双工器、芯片的晶圆测试结构及芯片制造方法
CN114669452A (zh) * 2022-03-26 2022-06-28 宁波芯健半导体有限公司 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质

Also Published As

Publication number Publication date
WO2020024277A1 (zh) 2020-02-06
US20200058518A1 (en) 2020-02-20
EP3624177A1 (en) 2020-03-18

Similar Documents

Publication Publication Date Title
CN109155281A (zh) 芯片封装的方法
CN105280610B (zh) 3dic互连器件及其形成方法
US10930619B2 (en) Multi-wafer bonding structure and bonding method
US9437524B2 (en) Through-silicon via with sidewall air gap
TW201234557A (en) Chip package and fabrication method thereof
JP2009043779A (ja) 半導体装置及びその製造方法
US11302608B2 (en) Semiconductor device with protection layers and method for fabricating the same
CN109075140A (zh) 芯片封装结构及其制造方法
US20210134685A1 (en) Semiconductor structure and method of fabricating the same
CN102856247A (zh) 一种背面硅通孔制作方法
CN105023909A (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
US11705380B2 (en) Method for fabricating semiconductor device with protection layers
CN108122889A (zh) 基于横向二极管的tsv转接板
CN208753310U (zh) 半导体器件
CN110034064A (zh) 半导体结构及其形成方法
CN104465494B (zh) 硅通孔的形成方法
US10141244B2 (en) TSV layout structure and TSV interconnect structure, and fabrication methods thereof
CN208570599U (zh) 基于横向二极管的tsv转接板
TWI708330B (zh) 半導體結構及其製備方法
CN108054154B (zh) 用于***级封装的tsv转接板
CN108063115B (zh) 用于***级封装的tsv转接板及其制备方法
CN116013848A (zh) 硅通孔的形成方法、半导体元件的形成方法及半导体元件
CN114899114A (zh) 一种集成芯片的加工制备工艺
CN108054139A (zh) Tsv转接板及其制备方法
CN108109953A (zh) 用于***级封装的tsv转接板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104