CN109148372A - 薄膜晶体管制作方法、薄膜晶体管以及显示面板 - Google Patents
薄膜晶体管制作方法、薄膜晶体管以及显示面板 Download PDFInfo
- Publication number
- CN109148372A CN109148372A CN201810946147.8A CN201810946147A CN109148372A CN 109148372 A CN109148372 A CN 109148372A CN 201810946147 A CN201810946147 A CN 201810946147A CN 109148372 A CN109148372 A CN 109148372A
- Authority
- CN
- China
- Prior art keywords
- layer
- tft
- grid
- semiconductor layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 230000027756 respiratory electron transport chain Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 238000010586 diagram Methods 0.000 description 18
- 238000005240 physical vapour deposition Methods 0.000 description 18
- 239000010949 copper Substances 0.000 description 13
- 239000004411 aluminium Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000007769 metal material Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- -1 IGZO Chemical class 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管制作方法、薄膜晶体管以及显示面板，包括：提供一衬底基板；在衬底基板上形成第一栅极以及与第一栅极间隔的第二栅极；在衬底基板上形成栅极绝缘层，栅极绝缘层覆盖第一栅极和第二栅极；在栅极绝缘层上形成半导体层；在半导体层上形成源极层；对源极层以及半导体层进行第一刻蚀处理，以在源极层上形成第一源极和第二源极，并在半导体层上形成漏极以及第一导电沟道和第二导电沟道，第一导电沟道与第一源极连接，第二导电沟道与第二源极连接。在薄膜晶体管制作方法中，薄膜晶体管的漏极更加稳定。并且提高薄膜晶体管的电子迁移速率以及提高了显示面板的分辨率。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管制作方法、薄膜晶体管以及显示面板。
背景技术
目前，氧化物半导体材料在大尺寸平板显示方面得到广泛的应用，特别是IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)。IGZO尤其适用于在大屏幕OLED(OrganicLight-Emitting Diode，有机发光二极管)显示器中。IGZOTFT比传统的非晶硅薄膜晶体管具有高精度、低功耗、高触控性能和元件轻薄的优点。
但是在现有技术中，IGZO TFT(Thin Film Transistor，薄膜晶体管)的BCE(back-channel etch structure，背沟道蚀刻结构)结构，存在S/D(Source/Drain，源极/漏极)电极的CD Loss(刻蚀宽度缺失)的问题。在对IGZO TFT进行刻蚀时铜刻蚀液会腐蚀IGZO，从而导致沟道的宽度受到限制，影响了TFT的电子迁移。最后使在显示过程中TFT的分辨率降低，影响了画面显示的清晰度。
发明内容
本发明实施例提供一种薄膜晶体管制作方法、薄膜晶体管以及显示面板，从而提高电子的迁移率、TFT的分辨率以及画面显示的清晰度。
本发明实施例提供一种薄膜晶体管制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成第一栅极以及与所述第一栅极间隔的第二栅极；
在所述衬底基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一栅极和所述第二栅极；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成源极层；
对所述源极层以及所述半导体层进行第一刻蚀处理，以在所述源极层上形成第一源极和第二源极，并在所述半导体层上形成漏极以及第一导电沟道和第二导电沟道，所述第一导电沟道与所述第一源极连接，所述第二导电沟道与所述第二源极连接。
在本发明的薄膜晶体管制作方法中，所述在所述衬底基板上形成第一栅极以及与所述第一栅极间隔的第二栅极的步骤，包括：
在所述衬底基板上形成栅极层；
对所述栅极层进行第三刻蚀处理，以形成第一栅极以及与所述第一栅极间隔的第二栅极。
在本发明的薄膜晶体管制作方法中，所述在所述半导体层上形成源极层的步骤之前，还包括：
在所述半导体层上形成阻挡层；
对所述阻挡层进行第二刻蚀处理，以形成阻挡块，所述阻挡块的面积小于所述半导体层的面积；
所述源极层的一部分形成在所述阻挡块上，所述源极层的另一部分与所述半导体层连接。
在本发明的薄膜晶体管制作方法中，所述对所述源极层以及所述半导体层进行第一刻蚀处理的步骤，包括：
对所述源极层、所述阻挡块和所述半导体层进行第一刻蚀处理。
在本发明的薄膜晶体管制作方法中，所述对所述源极层以及所述半导体层进行第一刻蚀处理的步骤，包括：
对所述半导体层的所述第一部分进行导体化；
所述漏极形成在所述第一部分，所述第一导电沟道和所述第二导电沟道形成在所述第二部分。
其中所述第一刻蚀处理、所述第二刻蚀处理和所述第三刻蚀处理采用的刻蚀气体均包括三氟化氮。
本发明实施例提供一种薄膜晶体管，包括：
衬底基板，所述衬底基板上间隔设置有第一栅极和第二栅极；
栅极绝缘层，所述栅极绝缘层设置在所述衬底基板上且覆盖所述第一栅极和所述第二栅极；
半导体层，所述半导体层覆盖所述栅极绝缘层，所述半导体层包括第一部分和第二部分，所述第一部分形成有漏极，所述第二部分形成有间隔的第一导电沟道和第二导电沟道；
第一源极，所述第一源极位于所述半导体层上，所述第一源极与所述第一导电沟道连接；
第二源极，所述第二源极位于所述半导体层上，所述第二源极与所述第二导电沟道连接。
根据本发明一优选实施例，还包括：
阻挡块，所述阻挡块位于所述半导体层上，所述阻挡块包括第一子阻挡块和第二子阻挡块，所述第一子阻挡块位于所述第一源极与所述第一导电沟道之间，所述第二子阻挡块位于所述第二源极与所述第二导电沟道之间。
根据本发明一优选实施例，所述半导体层的材料为铟镓锌氧化物。
本发明实施例提供一种显示面板，包括薄膜晶体管和像素电极，所述薄膜晶体管的漏极与所述像素电极连接。
本发明通过提供一衬底基板；在所述衬底基板上形成第一栅极以及与所述第一栅极间隔的第二栅极；在所述衬底基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一栅极和所述第二栅极；在所述栅极绝缘层上形成半导体层；在所述半导体层上形成源极层；对所述源极层以及所述半导体层进行第一刻蚀处理，以在所述源极层上形成第一源极和第二源极，并在所述半导体层上形成漏极以及第一导电沟道和第二导电沟道，所述第一导电沟道与所述第一源极连接，所述第二导电沟道与所述第二源极连接。在薄膜晶体管制作方法中，实现了两个子薄膜晶体管共用漏极进行电子迁移，从而提高薄膜晶体管的电子迁移速率以及提高了显示面板的分辨率，最后使画面更加清晰。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的薄膜晶体管制作方法的流程图。
图2为本发明实施例提供的薄膜晶体管制作方法的另一流程图。
图3为本发明实施例提供的薄膜晶体管制作方法的另一流程图。
图4为本发明实施例提供的薄膜晶体管的结构示意图。
图5为本发明实施例提供的薄膜晶体管的另一结构示意图。
图6为本发明实施例提供的薄膜晶体管的另一结构示意图。
图7为本发明实施例提供的薄膜晶体管的另一结构示意图。
图8为本发明实施例提供的薄膜晶体管的另一结构示意图。
图9为本发明实施例提供的薄膜晶体管的另一结构示意图。
图10为本发明实施例提供的薄膜晶体管的另一结构示意图。
图11为本发明实施例提供的薄膜晶体管的另一结构示意图。
图12为本发明实施例提供的显示面板的结构示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，图1为本发明实施例提供的薄膜晶体管制作方法的流程图。
110，提供一衬底基板。
衬底基板包括玻璃基板或者石英基板。
120，在衬底基板上形成第一栅极以及与第一栅极间隔的第二栅极；
在衬底基板上采用PVD(Physical Vapor Deposition，物理气相沉积)方法沉积形成栅极层，栅极层的材料包括钼(Mo)、铝(AL)和铜(Cu)一种或多种金属材料。再依次经过黄光工艺和刻蚀工艺制得具有图形的第一栅极和第二栅极，且第一栅极和第二栅极间隔设置。
沉积工艺一般是指外来物质淀积于基板表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在衬底基板的表现形成栅极膜。在其他实施方式中，也可以通过其沉积方式来实现栅极膜，在此不作限定。
刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在栅极层上刻蚀出第一栅极即可
130，在衬底基板上形成栅极绝缘层，栅极绝缘层覆盖第一栅极和第二栅极；
通过等离子增强化学气相沉积工艺沉积实现栅极绝缘层，栅极绝缘层的沉积厚度为栅极绝缘层的材料为SiNx(氮化硅)层、SiOx(氧化硅)层、或者SiOx(氧化硅)以及SiNx(氮化硅)的叠层复合膜。
140，在栅极绝缘层上形成半导体层。
用PVD工艺沉积半导体层，半导体层的材料为IGZO或者其他金属半导体材料。利用高温退火对刻蚀后的半导体层进行缺陷修复，其中退火温度为200～400℃，时间为0.5～4小时，再依次利用黄光工艺和刻蚀工艺制得具有图形的半导体层。
150，在半导体层上形成源极层。
在半导体层上采用PVD(Physical Vapor Deposition，物理气相沉积)方法沉积形成源极层，源极层的材料包括钼(Mo)、铝(AL)和铜(Cu)一种或多种金属材料。
160，对源极层以及半导体层进行第一刻蚀处理，以在源极层上形成第一源极和第二源极，并在半导体层上形成漏极以及第一导电沟道和第二导电沟道，第一导电沟道与第一源极连接，第二导电沟道与第二源极连接。
在进行刻蚀中，对半导体层一部分的材料进行烘机。也就是说，将IGZO中的氧原子烘机出来，使其剩铟镓锌金属材料。金属材料的导电性比金属氧化物的导电性高，所以使其所剩余的铟镓锌金属具有了低电阻的特性。在刻蚀过程中刻蚀所用到的气体为三氟化氮(NF3)和He(氦)或者其他气体的结合，利用气体进行导体化，使这部分处于低电阻状态中，以形成稳定的漏极。
在漏极的两侧形成第一导电沟道和第二导电沟道，对源极层进行刻蚀形成第一源极和第二源极。以使第一源极和漏极通过第一导电沟道进行电流的导通，第二源极和漏极通过第二导电沟道进行电流的导通。并在半导体层上形成漏极以及第一导电沟道和第二导电沟道，第一导电沟道与第一源极连接，第二导电沟道与第二源极连接。第一导电沟道和第二导电沟道的材料都为IGZO。
第一源极和第二源极的材料为源极层的材料包括钼(Mo)、铝(AL)和铜(Cu)一种或多种金属材料。
参考图2，图2为本发明实施例提供的薄膜晶体管制作方法的另一流程图。
在一些实施例中，如图2所示，步骤120中的在衬底基板上形成第一栅极以及与第一栅极间隔的第二栅极，包括以下步骤：
121，在衬底基板上形成栅极层；
122，对栅极层进行第三刻蚀处理，以形成第一栅极以及与第一栅极间隔的第二栅极。
在衬底基板上采用PVD(Physical Vapor Deposition，物理气相沉积)方法沉积形成栅极层，栅极层的材料包括钼(Mo)、铝(AL)和铜(Cu)一种或多种金属材料。再依次经过黄光工艺和刻蚀工艺制得具有图形的第一栅极和第二栅极，且第一栅极和第二栅极间隔设置。
在一些实施例中，如图2，步骤160，在半导体层上形成源极层的步骤之前，还包括一下步骤：
171，在半导体层上形成阻挡层；
172，对阻挡层进行第二刻蚀处理，以形成阻挡块，阻挡块的面积小于半导体层的面积；
173，源极层的一部分形成在阻挡块上，源极层的另一部分与半导体层连接。
通过等离子增强化学气相沉积(CVD，Chemical Vapor Deposition，化学气相沉积)工艺沉积阻挡层，阻挡层的材料为SiNx(氮化硅)层、SiOx(氧化硅)层或SiOx(氧化硅)和SiNx(氮化硅)的叠层复合膜。利用高温退火对IGZO的氧含量进行调整，然后再依次利用黄光工艺和刻蚀工艺制得具有图形的阻挡块，且***区域栅极绝缘层的开孔同样在本次完成。
形成阻挡块之后，以得到源极层的一部分形成在阻挡块上，源极层的另一部分与半导体层连接。
在一些实施例中，如图2所示，步骤160，对源极层以及半导体层进行第一刻蚀处理，包括以下步骤：
161，对源极层、阻挡块和半导体层进行第一刻蚀处理。
对源极层和阻挡块进行干刻处理，以得到源极层对应的第一源极和第二源极，阻挡块对应的第一子阻挡块和第二子阻挡块。对半导体层的第一部分进行导体化，以在第一部分上形成漏极，在第二部分上形成第一导电沟道和第二导电沟道，第一导电沟道与第一源极连接，第二导电沟道与第二源极连接。
在一些实施例中，如图3所示，步骤160，对源极层以及半导体层进行第一刻蚀处理，包括以下步骤：
161，对所述半导体层的所述第一部分进行导体化；
162，所述漏极形成在所述第一部分，所述第一导电沟道和所述第二导电沟道形成在所述第二部分。
半导体层第一部分的材料进行烘机。也就是说，将IGZO中的氧原子烘机出来，使其剩铟镓锌金属材料。金属材料的导电性比金属氧化物的导电性高，所以使其所剩余的铟镓锌金属具有了低电阻的特性。将这个具有低电阻特性的铟镓锌金属作为薄膜晶体管的漏极。而第二部分形成第一导电沟道和第二导电沟道。第一部分为半导体层的裸露部分，第二部分为半导体层未裸露的部分。
在一些实施例中，第一刻蚀处理、第二刻蚀处理和第三刻蚀处理采用的刻蚀气体均包括三氟化氮。
三氟化氮(NF3)在刻蚀过程生成活性基(F*)，活性基(F*)与IGZO结合稳定，并且三氟化氮(NF3)在刻蚀过程中可以减少对含有IGZO等金属氧化物的其他器件的腐蚀。因为现有的刻蚀气体中SF6(六氟化硫)和CF4(四氟化碳)对IGZO等金属氧化物存在腐蚀，所以三氟化氮(NF3)能够更好的解决对金属氧化物腐蚀的情况。
本发明通过提供一衬底基板；在衬底基板上形成第一栅极以及与第一栅极间隔的第二栅极；在衬底基板上形成栅极绝缘层，栅极绝缘层覆盖第一栅极和第二栅极；在栅极绝缘层上形成半导体层；在半导体层上形成源极层；对源极层以及半导体层进行第一刻蚀处理，以在源极层上形成第一源极和第二源极，并在半导体层上形成漏极以及第一导电沟道和第二导电沟道，第一导电沟道与第一源极连接，第二导电沟道与第二源极连接。在薄膜晶体管制作方法中，实现了两个子薄膜晶体管共用漏极进行电子迁移，从而提高薄膜晶体管的电子迁移速率以及提高了显示面板的分辨率，最后使画面更加清晰。
本发明还提供一种薄膜晶体管，薄膜晶体管可以集成在OLED等面板中。
如图4所示，图4为本发明实施例提供的薄膜晶体管的结构示意图。
衬底基板上覆盖栅极层20。采用PVD(Physical Vapor Deposition，物理气相沉积)方法沉积形成栅极层20，栅极层20的材料包括钼(Mo)、铝(AL)和铜(Cu)一种或多种金属材料。
如图5所示，图5为本发明实施例提供的薄膜晶体管的另一结构示意图。
栅极层20依次经过黄光工艺和刻蚀工艺制得具有图形的第一栅极21和第二栅极22，且第一栅极21和第二栅极22间隔设置。
如图6所示，图6为本发明实施例提供的薄膜晶体管的另一结构示意图。
在第一栅极21和第二栅极22上覆盖栅极绝缘层30，以保护第一栅极21和第二栅极22免于腐蚀。栅极绝缘层30通过等离子增强化学气相沉积工艺沉积实现栅极绝缘层，栅极绝缘层的沉积厚度为并且栅极绝缘层的材料为SiNx(氮化硅)层、SiOx(氧化硅)层，或者SiOx(氧化硅)以及SiNx(氮化硅)的叠层复合膜。
如图7所示，图7为本发明实施例提供的薄膜晶体管的另一结构示意图。
在栅极绝缘层30上覆盖半导体层40，半导体层40的材料为IGZO或者其他金属氧化物半导体材料。半导体层利用PVD工艺沉积，并且半导体层40的材料为IGZO或者其他金属半导体材料。利用高温退火对刻蚀后的半导体层40进行缺陷修复，其中退火温度为200～400℃，时间为0.5～4小时，再依次利用黄光工艺和刻蚀工艺制得具有图形的半导体层。
如图8所示，图8为本发明实施例提供的薄膜晶体管的另一结构示意图。
在半导体层40上覆盖阻挡层50。其中通过等离子增强化学气相沉积工艺沉积阻挡层，阻挡层的材料为SiNx(氮化硅)层、SiOx(氧化硅)层、或者SiOx(氧化硅)与SiNx(氮化硅)的叠层复合膜。利用高温退火对IGZO的氧含量进行调整。
如图9所示，图9为本发明实施例提供的薄膜晶体管的另一结构示意图。
阻挡层50依次利用黄光工艺和刻蚀工艺制得具有图形的阻挡块，且***区域栅极绝缘层的开孔同样在本次完成。
如图10所示，图10为本发明实施例提供的薄膜晶体管的另一结构示意图。
在阻挡块51上覆盖源极层60。其中采用PVD(Physical Vapor Deposition，物理气相沉积)方法沉积形成源极层60，源极层60的材料包括钼(Mo)、铝(AL)和铜(Cu)一种或多种金属材料。
如图11所示，图11为本发明实施例提供的薄膜晶体管的另一结构示意图。
对阻挡块51和源极层60进行干刻，形成第一源极61、第二源极62、对应第一源极61的第一子阻挡块511和对应第二源极62的第二子阻挡块512，并将半导体层40的一部分进行裸露。
在进行刻蚀中，对第一部分的半导体层40的材料进行烘机。也就是说，将IGZO中的氧原子烘机出来，使其剩铟镓锌金属材料。金属材料的导电性比金属氧化物的导电性高，所以使其所剩余的铟镓锌金属具有了低电阻的特性。在刻蚀过程中刻蚀所用到的气体为三氟化氮(NF3)和He(氦)或者其他气体的结合，利用气体进行导体化，使裸露的部分处于低电阻状态中，以形成稳定的漏极41。
在漏极41的两侧分布第一导电沟道42和第二导电沟道43。以使第一源极61通过第一导电沟道42与漏极41进行电流导通，第二源极62通过第二导电沟道43与漏极41进行电流导通。其中第一源极61位于第一子阻挡块511上，并且第一源极61与第一导电沟道42连接。第二源极62位于第二子阻挡块512上，并且第二源极62与第二导电沟道43连接。
如图12所示，图12为本发明实施例提供的显示面板的结构示意图。
衬底基板10，衬底基板10上间隔设置有第一栅极21和第二栅极22。栅极绝缘层30设置在衬底基板10上且覆盖第一栅极21和第二栅极22。半导体层40覆盖栅极绝缘层30，部分半导体层通过导体化形成一漏极，且在漏极41两侧分布有第一导电沟道42和第二导电沟道43。
阻挡层60，阻挡层60覆盖半导体层40，阻挡层60上设置有第一子阻挡块511、第二子阻挡块512以及第一子阻挡快511和第二子阻挡块512间隔设置，其中第一源极61覆盖第一子阻挡块511并与第一导电沟道42接触，第二源极62覆盖第二子阻挡块512并与第二导电沟道43接触。
第一源极61位于第一导电沟道42上，第二源极62位于第二导电沟道43上。像素电极70与漏极41进行连接。其中像素电极也可与第一源极61或者第二源极62进行连接。保护膜80覆盖在第一源极61、第二源极62和漏极41。
在本实施例中，通过对源极层60和阻挡块51进行刻蚀，并对半导体层40裸露的部分进行导体化。以使源极层60形成第一源极61和第二源极62，阻挡块51形成第一子阻挡块511和第二子阻挡块512。半导体层40裸露的部分形成具有低电阻特性的漏极41，以及未裸露的部分形成第一导电沟道42和第二导电沟道43。因为薄膜晶体管有第一栅极21和第二栅极22，使薄膜晶体管形成两个子薄膜晶体管，且共用漏极41。在稳定的漏极41的状态下，提高了电子迁移的速率，使薄膜晶体管的分辨率提高，使显示面板存在更好的清晰度。
以上对本发明实施例提供的薄膜晶体管制作方法、薄膜晶体管以及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明。同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种薄膜晶体管制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成第一栅极以及与所述第一栅极间隔的第二栅极；
在所述衬底基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一栅极和所述第二栅极；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成源极层；
对所述源极层以及所述半导体层进行第一刻蚀处理，以在所述源极层上形成第一源极和第二源极，并在所述半导体层上形成漏极以及第一导电沟道和第二导电沟道，所述第一导电沟道与所述第一源极连接，所述第二导电沟道与所述第二源极连接。
2.根据权利要求1所述的薄膜晶体管制作方法，其特征在于，所述在所述半导体层上形成源极层的步骤之前，还包括：
在所述半导体层上形成阻挡层；
对所述阻挡层进行第二刻蚀处理，以形成阻挡块，所述阻挡块的面积小于所述半导体层的面积；
所述源极层的一部分形成在所述阻挡块上，所述源极层的另一部分与所述半导体层连接。
3.根据权利要求2所述的薄膜晶体管制作方法，其特征在于，所述对所述源极层以及所述半导体层进行第一刻蚀处理的步骤，包括：
对所述源极层、所述阻挡块和所述半导体层进行第一刻蚀处理。
4.根据权利要求1所述的薄膜晶体管制作方法，其特征在于，所述在所述衬底基板上形成第一栅极以及与所述第一栅极间隔的第二栅极的步骤，包括：
在所述衬底基板上形成栅极层；
对所述栅极层进行第三刻蚀处理，以形成第一栅极以及与所述第一栅极间隔的第二栅极。
5.根据权利要求1所述的薄膜晶体管制作方法，其特征在于，所述半导体层包括第一部分和第二部分，所述对所述源极层以及所述半导体层进行第一刻蚀处理的步骤，包括：
对所述半导体层的所述第一部分进行导体化；
所述漏极形成在所述第一部分，所述第一导电沟道和所述第二导电沟道形成在所述第二部分。
6.根据权利要求5任一项所述的薄膜晶体管制作方法，其特征在于，所述第一刻蚀处理、所述第二刻蚀处理和所述第三刻蚀处理采用的刻蚀气体均包括三氟化氮。
7.一种薄膜晶体管，其特征在于，包括：
衬底基板，所述衬底基板上间隔设置有第一栅极和第二栅极；
栅极绝缘层，所述栅极绝缘层设置在所述衬底基板上且覆盖所述第一栅极和所述第二栅极；
半导体层，所述半导体层覆盖所述栅极绝缘层，所述半导体层包括第一部分和第二部分，所述第一部分形成有漏极，所述第二部分形成有间隔的第一导电沟道和第二导电沟道；
第一源极，所述第一源极位于所述半导体层上，所述第一源极与所述第一导电沟道连接；
第二源极，所述第二源极位于所述半导体层上，所述第二源极与所述第二导电沟道连接。
8.根据权利要求7所述的薄膜晶体管，其特征在于，还包括：
阻挡块，所述阻挡块位于所述半导体层上，所述阻挡块包括第一子阻挡块和第二子阻挡块，所述第一子阻挡块位于所述第一源极与所述第一导电沟道之间，所述第二子阻挡块位于所述第二源极与所述第二导电沟道之间。
9.根据权利要求7至8任一项所述的薄膜晶体管，其特征在于，所述半导体层的材料包括铟镓锌氧化物。
10.一种显示面板，其特征在于，包括薄膜晶体管和像素电极，所述薄膜晶体管为权利要求7至9任一项所述的薄膜晶体管，所述薄膜晶体管的漏极与所述像素电极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810946147.8A CN109148372B (zh) | 2018-08-20 | 2018-08-20 | 薄膜晶体管制作方法、薄膜晶体管以及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810946147.8A CN109148372B (zh) | 2018-08-20 | 2018-08-20 | 薄膜晶体管制作方法、薄膜晶体管以及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109148372A true CN109148372A (zh) | 2019-01-04 |
| CN109148372B CN109148372B (zh) | 2021-04-02 |
Family
ID=64790241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810946147.8A Active CN109148372B (zh) | 2018-08-20 | 2018-08-20 | 薄膜晶体管制作方法、薄膜晶体管以及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148372B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634843A (zh) * | 2019-08-27 | 2019-12-31 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法、显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328592A (zh) * | 2016-10-27 | 2017-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US20180083069A1 (en) * | 2016-02-29 | 2018-03-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Complementary thin film transistor and manufacturing method thereof |
| CN109192783A (zh) * | 2018-07-24 | 2019-01-11 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
-
2018
- 2018-08-20 CN CN201810946147.8A patent/CN109148372B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180083069A1 (en) * | 2016-02-29 | 2018-03-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Complementary thin film transistor and manufacturing method thereof |
| CN106328592A (zh) * | 2016-10-27 | 2017-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN109192783A (zh) * | 2018-07-24 | 2019-01-11 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634843A (zh) * | 2019-08-27 | 2019-12-31 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109148372B (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000694B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103700706B (zh) | 薄膜晶体管制备方法和阵列基板制备方法 | |
| CN104966722A (zh) | Tft基板结构及其制作方法 | |
| CN103165471A (zh) | 薄膜晶体管及其制作方法和显示装置 | |
| CN104681627A (zh) | 阵列基板、薄膜晶体管及制作方法、显示装置 | |
| CN104952880A (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN106128944A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN107946189A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN101611474A (zh) | 非晶绝缘体膜和薄膜晶体管 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN105336746A (zh) | 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 | |
| CN105097944A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN103177970A (zh) | 一种氧化物薄膜晶体管制备方法 | |
| CN102629589B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN106972063B (zh) | 金属氧化物薄膜晶体管的制作方法 | |
| CN109148372A (zh) | 薄膜晶体管制作方法、薄膜晶体管以及显示面板 | |
| CN108962919A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN102810558B (zh) | 薄膜晶体管、阵列基板及其制作方法和液晶显示器 | |
| CN104362180A (zh) | 一种薄膜晶体管及其制作方法、显示基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |