CN109119458B - 隔离结构及工艺方法 - Google Patents
隔离结构及工艺方法 Download PDFInfo
- Publication number
- CN109119458B CN109119458B CN201810832763.0A CN201810832763A CN109119458B CN 109119458 B CN109119458 B CN 109119458B CN 201810832763 A CN201810832763 A CN 201810832763A CN 109119458 B CN109119458 B CN 109119458B
- Authority
- CN
- China
- Prior art keywords
- type
- buried layer
- well
- annular
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000002347 injection Methods 0.000 claims abstract description 22
- 239000007924 injection Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 238000000407 epitaxy Methods 0.000 claims abstract description 11
- 238000009826 distribution Methods 0.000 claims abstract description 7
- 238000002513 implantation Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000005516 deep trap Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种隔离结构，在P型衬底上具有P型外延，在P型外延中，形成有环形的N型深阱，以及位于环形中心区域的P阱；环形的N型深阱与P阱之间间隔外延层；所述的环形的N型深阱的下方还具有N型埋层，P阱的下方具有P型埋层；N型深阱中还包含有环形的N阱；在P型外延的表面具有场氧层，在场氧层中开有窗口，分别将N阱，以及P阱引出；所述的P型埋层，其正下方的衬底中还具有N型注入区，P型埋层和N型注入区两者互不接触。本发明在P型埋层的正下方形成N型注入区。N型掺杂改变了P型埋层下方的电势分布，拓宽了耗尽区的宽度，从而提高了该隔离结构的击穿电压。本发明工艺方法只调整了注入，无需增加额外的工艺步骤。
Description
技术领域
本发明涉及半导体器件领域，特别是指一种隔离结构，本发明还涉及所述隔离结构的工艺方法。
背景技术
常规的隔离结构如图1所示。隔离时电压偏置为：左边的N型重掺杂区109接正电压(接地)，中间的P型重掺杂110接地(接地)，右边的N型重掺杂接地(接正电压)。即以上两种偏压方式都有可能存在。
图2为常规隔离结构击穿时的耗尽区分布（左边N型重掺杂区接正电压）。可以看出，当击穿发生时，中间的P型埋层102和P型外延层104在横向上只被耗尽了一半。即该结构的耐压只由整个隔离结构的左半边（右半边）来决定。因此击穿电压等于由N型埋层103和中间的P型外延层104及P型埋层102构成的PN结的击穿电压。
拓宽耗尽区的宽度使得中间的P型埋层102和P型外延层104在横向上全部耗尽有利于提高隔离的击穿电压，减小隔离占用的面积，降低制造成本。
发明内容
本发明所要解决的技术问题在于提供一种隔离结构，能提高隔离结构的击穿电压。
本发明所要解决的另一技术问题在于提供所述隔离结构的工艺方法，工艺简单并控制制造成本。
为解决上述问题，本发明所述的隔离结构，在P型衬底上具有P型外延，在P型外延中，形成有环形的N型深阱，以及位于环形中心区域的P阱；环形的N型深阱与P阱之间间隔外延层。
所述的环形的N型深阱的下方还具有N型埋层，P阱的下方还具有P型埋层。
所述的环形的N型深阱中，还包含有环形的N阱。
在P型外延的表面具有场氧层，在场氧层中开有窗口，分别将N阱，以及P阱引出。
所述的P型埋层，其正下方的衬底中还具有N型注入区，P型埋层和N型注入区两者互不接触。
进一步地，所述的N型注入区为高能量的N型离子注入，注入能量为500～2000keV,注入的剂量为1E11～5E13cm-2。
进一步地，所述的N型注入区，在P型埋层下方调节电场的电势分布，拓宽耗尽区的宽度，即N型注入区能辅助P型埋层与P型外延层耗尽，提高隔离结构的击穿电压。
本发明所述的隔离结构的工艺方法，在利用光刻胶在P型衬底上进行选择性注入P型埋层时，首先进行一次高能量的N型离子注入，在衬底中形成N型注入区；然后再进行P型埋层的离子注入，即P型埋层的形成和N型注入区的形成采用同一光刻掩膜版。
进一步地，所述的高能量的N型离子注入，注入能量为500～2000keV,注入的剂量为1E11～5E13cm-2。
进一步地，所述的高能量的N型离子注入，采用的光刻胶的厚度要大于仅制作P型埋层的工艺中的光刻胶厚度。
本发明所述的隔离结构，在P型埋层的正下方形成N型注入区。N型掺杂改变了P型埋层下方的电势分布，拓宽了耗尽区的宽度。即N型注入区能帮助中间的P型埋层和P型外延层在横向上耗尽，从而提高了该隔离结构的击穿电压。当N型掺杂使得中间的P型外延层和P型埋层在横向上全被耗尽时，击穿电压达到最大值。本发明工艺方法只调整了注入，无需增加额外的工艺步骤，因此有利于降低制造成本。
附图说明
图1 是现有的隔离结构示意图。
图2 是现有的隔离结构的电场仿真图，图中显示耗尽区只使用了一半。
图3 是本发明的隔离结构示意图。
图4 是本发明的隔离结构的工艺步骤示意图，图中形成N型埋层。
图5 是本发明的隔离结构的工艺步骤示意图，图中形成N型注入区及P型埋层。
图6 是本发明与传统隔离结构的击穿电压仿真对比图。
图7 是本发明与传统隔离结构的电场分布仿真对比图。
附图标记说明
101—P型衬底， 102—P型埋层，103—N型埋层， 104—P型外延层，105—P阱，106—N型深阱， 107—N阱， 108—场氧区，109—N型重掺杂区，110—P型重掺杂区，111—高能量的N型注入区,112—光刻胶。
具体实施方式
本发明所述的隔离结构，如图3所示，在P型衬底上具有P型外延，在P型外延中，形成有环形的N型深阱，以及位于环形中心区域的P阱；环形的N型深阱与P阱之间间隔外延层。
所述的环形的N型深阱的下方还具有N型埋层，P阱的下方还具有P型埋层。所述的环形的N型深阱中，还包含有环形的N阱。在P型外延的表面具有场氧层，在场氧层中开有窗口，分别将N阱，以及P阱引出。所述的P型埋层，其正下方的衬底中还具有N型注入区，P型埋层和N型注入区两者互不接触。
用光刻胶在P型衬底上选择性注入P型埋层的时候，增加一道高能量的N型掺杂注入，即在P型埋层的正下方形成N型注入区111。N型掺杂111改变了P型埋层下方的电势分布，拓宽了耗尽区的宽度。如图7所示，即111能帮助中间的P型埋层和P型外延层耗尽，从而提高了该隔离结构的击穿电压。当N型掺杂111使得中间的P型外延层和P型埋层全被耗尽时，该击穿电压达到最大值。本方法拓宽了耗尽区的宽度使得中间的P型埋层和P型外延层在横向上全部耗尽，有利于提高隔离的击穿电压，如图6所示，本发明与传统隔离结构相比，击穿电压能提升约20V。减小隔离占用的面积，降低制造成本。
本发明所述的隔离结构的工艺方法，首先如图4所示，在P型衬底上注入形成N型埋层103。然后在利用光刻胶112打开P型埋层的注入窗口，在P型衬底上进行选择性注入P型埋层时，首先进行一次注入能量为500～2000keV,注入的剂量为1E11～5E13cm-2的高能量的N型离子注入，在衬底中形成N型注入区，如图5所示。由于高能量的N型离子注入，采用的光刻胶的厚度要比传统的仅制作P型埋层的工艺中的光刻胶厚度要厚一些。
然后再进行P型埋层的离子注入，即P型埋层的形成和N型注入区的形成采用同一光刻掩膜版。
再去除光刻胶，淀积外延形成P型外延层，形成STI场氧，选择性注入形成N型深阱106、P阱105、N阱107、N型重掺杂区109、P型重掺杂区110，并通过后段工艺将109和110引出，形成如图3所示的结构。
本方法只调整了注入，无需增加额外的工艺步骤，因此有利于降低制造成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种隔离结构，在P型衬底上具有P型外延，在P型外延中，形成有环形的N型深阱，以及位于环形中心区域的P阱；环形的N型深阱与P阱之间间隔外延层；
所述的环形的N型深阱的下方还具有N型埋层，P阱的下方还具有P型埋层；
所述的环形的N型深阱中，还包含有环形的N阱；
在P型外延的表面具有场氧层，在场氧层中开有窗口，分别将N阱，以及P阱引出；
其特征在于：所述的P型埋层，其正下方的衬底中还具有N型注入区，P型埋层和N型注入区在横向上具有相同的尺寸；P型埋层和N型注入区两者互不接触。
2.如权利要求1所述的隔离结构，其特征在于：所述的N型注入区为高能量的N型离子注入，注入能量为500～2000keV,注入的剂量为1E11～5E13cm-2。
3.如权利要求1所述的隔离结构，其特征在于：所述的N型注入区，在P型埋层下方调节电场的电势分布，拓宽耗尽区的宽度，即N型注入区能辅助P型埋层与P型外延层耗尽，提高隔离结构的击穿电压。
4.制造如权利要求1所述的隔离结构的工艺方法，其特征在于：在利用光刻胶在P型衬底上进行选择性注入P型埋层时，首先进行一次高能量的N型离子注入，在衬底中形成N型注入区；然后再进行P型埋层的离子注入，即P型埋层的形成和N型注入区的形成采用同一光刻掩膜版。
5.如权利要求4所述的隔离结构的工艺方法，其特征在于：所述的高能量的N型离子注入，注入能量为500～2000keV,注入的剂量为1E11～5E13cm-2。
6.如权利要求4所述的隔离结构的工艺方法，其特征在于：所述的高能量的N型离子注入，采用的光刻胶的厚度要大于仅制作P型埋层的工艺中的光刻胶厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810832763.0A CN109119458B (zh) | 2018-07-26 | 2018-07-26 | 隔离结构及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810832763.0A CN109119458B (zh) | 2018-07-26 | 2018-07-26 | 隔离结构及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109119458A CN109119458A (zh) | 2019-01-01 |
| CN109119458B true CN109119458B (zh) | 2021-08-24 |
Family
ID=64862228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810832763.0A Active CN109119458B (zh) | 2018-07-26 | 2018-07-26 | 隔离结构及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109119458B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993710B (zh) * | 2019-12-30 | 2021-11-02 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
| CN113113471B (zh) * | 2021-03-12 | 2022-06-03 | 华虹半导体(无锡)有限公司 | 隔离结构的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781859B2 (en) * | 2008-03-24 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diode structures having deep wells for improving breakdown voltages |
| CN103606548B (zh) * | 2013-12-09 | 2016-07-20 | 江南大学 | 一种齐纳击穿的小回滞scr结构的高压esd保护器件 |
| CN204088324U (zh) * | 2014-07-29 | 2015-01-07 | 无锡芯朋微电子股份有限公司 | 一种高压驱动电路的隔离结构 |
| US9508813B1 (en) * | 2015-05-07 | 2016-11-29 | United Microelectronics Corporation | High-side field effect transistor |
| US10439024B2 (en) * | 2016-06-13 | 2019-10-08 | Texas Instruments Incorporated | Integrated circuit with triple guard wall pocket isolation |
-
2018
- 2018-07-26 CN CN201810832763.0A patent/CN109119458B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109119458A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106463503B (zh) | 半导体装置 | |
| KR102138385B1 (ko) | 저 비용의 반도체 소자 제조방법 | |
| US11923450B2 (en) | MOSFET in SiC with self-aligned lateral MOS channel | |
| CN107482061B (zh) | 超结器件及其制造方法 | |
| JPH06169088A (ja) | 半導体装置及びその製造方法 | |
| US8841718B2 (en) | Pseudo self aligned radhard MOSFET and process of manufacture | |
| CN109935517B (zh) | Sgt器件及其制造方法 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| CN105789311A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN112397567A (zh) | 一种具有p型横向变掺杂区的高压resurf ldmos器件 | |
| CN109119458B (zh) | 隔离结构及工艺方法 | |
| CN107785367B (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN113035931A (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| CN112510081B (zh) | 一种星用抗辐射沟槽型mos管的加固结构和制备方法 | |
| US8686500B2 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
| US20210320200A1 (en) | Termination for trench field plate power mosfet | |
| CN102130163B (zh) | Esd高压dmos器件及其制造方法 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN112466950B (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
| CN111834221B (zh) | Ldmos和其制作方法 | |
| JP3895110B2 (ja) | 固有スイッチオン抵抗の低減されたヴァーティカルｍｏｓトランジスタ装置のボディ領域の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |