CN109116972B

CN109116972B - 微型计算机

Info

Publication number: CN109116972B
Application number: CN201710484520.8A
Authority: CN
Inventors: 石塚智绘
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2017-06-23
Filing date: 2017-06-23
Publication date: 2023-05-12
Anticipated expiration: 2037-06-23
Also published as: CN109116972A

Abstract

本发明提供微型计算机，能够降低内部的功耗。该微型计算机的特征在于，具有：存储器，存储器，其为了存储命令和数据而具有多个n位的存储区域，其中，n是2以上的自然数；CPU，其执行所述命令；以及存储器控制器，其对所述CPU与所述存储器之间的通信进行控制，所述存储器控制器具有与所述存储区域相等的n位的内部寄存器，并且，所述存储器控制器具有数据处理单元，该数据处理单元将在所述内部寄存器中存储的n位的数据分割为m个，实施m次将分割后的数据写入所述存储器中的动作，其中，m是2以上且n以下的自然数。

Description

微型计算机

技术领域

本发明涉及具有实施对闪存等存储装置的数据写入的存储器控制器的微型计算机。

背景技术

图3是示出专利文献1中记载的、使用了微型计算机(微机)的电力转换装置的结构的电路图。电力转换装置200具有转换器11、逆变器12、电池13、以及微机14。转换器11将商用电力转换为规定的直流电力，对电池13进行充电。逆变器12将从电池13输出的直流电力转换为规定的交流输出电力，向未图示的负载输出。即，电力转换装置200构成不间断供电电源装置(UPS)。

微机14具有CPU 141、存储器控制器142、存储器145、以及周边功能146。这些结构要素是经由总线彼此连接的。CPU 141经由存储器控制器142读出在存储器145中存储的命令，并解读和执行所读出的命令。另外，CPU 141具有执行算术运算和逻辑运算的运算功能，其经由存储器控制器142使存储器145存储(写入)运算结果等数据。CPU 141具有未图示的内部寄存器，存储运算结果和运算所需的常数数据。存储器控制器142对CPU 141与存储器145之间的通信进行控制。另外，存储器控制器142具有内部寄存器143。存储器145是存储CPU 141的命令和数据的存储装置。周边功能146例如是AD转换器、比较器、脉冲宽度调制器(PWM)，实施CPU 141与未图示的输入/输出设备之间的信号转换。输入/输出设备例如是开关、传感器、发光二极管(LED)。

微机14经由周边功能146对转换器11和逆变器12的动作情况进行检测，并且使存储器145存储检测出的数据。另外，微机14对存储器145存储的数据进行运算处理，根据其结果对转换器11和逆变器12的动作进行控制。例如，微机14通过对逆变器12的交流输出电力进行检测来判断负载状态，根据负载状态对逆变器12的动作进行控制，由此，能够改善电力转换装置200的电力转换效率。

专利文献1：日本特开2003-134693号公报

近年来，以对地球环境的考虑为背景，要求电力转换装置的进一步低功耗化。尤其是，为了响应在轻负载时或无负载时的电力转换装置的低功耗化，除了削减转换器11和逆变器12的功耗之外，削减微机14的功耗也很重要。

发明内容

本发明鉴于这样的课题，提供能够使内部的功耗降低的微机。

本发明的微型计算机的特征在于，具有：存储器，其为了存储命令和数据而具有多个n位的存储区域，其中，n是2以上的自然数；CPU，其执行所述命令；以及存储器控制器，其对所述CPU与所述存储器之间的通信进行控制，所述存储器控制器具有与所述存储区域相等的n位的内部寄存器，并且，所述存储器控制器具有数据处理单元，该数据处理单元将在所述内部寄存器中存储的n位的数据分割为m个，实施m次将分割后的数据写入所述存储器中的动作，其中，m是2以上且n以下的自然数。所述存储器控制器根据所述CPU的1次的写入命令执行，执行多次所述将分割后的数据写入所述存储器中的动作。所述数据处理单元根据所述n位的数据中的n/m位的数据和虚设数据，生成n位的写入数据。

根据本发明，能够提供一种微型计算机，其能够抑制在从存储器控制器的内部寄存器向存储器写入数据时的消耗电流，降低内部的功耗。

附图说明

图1是示出本发明的实施方式的电力转换装置的结构的电路图。

图2是示出本发明的实施方式的数据写入的动作的流程图。

图3是示出专利文献1中记载的电力转换装置的结构的电路图。

图4是示出以往的数据写入的动作的流程图。

标号说明

11：转换器；2：逆变器；3：电池；4：微型计算机；41、141：CPU；42、142：存储器控制器；43、143：内部寄存器；44、144：数据处理单元；45、145：存储器；46、146：周边功能；100、200：电力转换装置。

具体实施方式

接着，参考附图，对本发明的实施方式进行说明。在以下的附图的记载中，对相同或类似的部分附加相同或类似的标号。然而，应该注意，附图只是示意性的。另外，下文所示的实施方式仅仅例示用于实现本发明的技术思想的装置和方法，在本发明的实施方式中，结构部件的构造、配置等并不特定为下述内容。本发明的实施方式在权利要求的范围内，能够加入各种变更。

为了降低微机14的功耗，本发明的发明人研究了降低对存储器145写入数据时的功耗的方法。在完成本发明时，发明人使用的微机14的规格如下所述。即，具有如下结构：存储器145的存储器单元排列成二维矩阵状，能够通过多个行和多个列的地址线指定1个以上的单元。另外，每行具有n位(n是2以上的自然数)的存储区域，n位的数据是按照每n/m位(满足2≤m≤n的自然数)分成m次写入的。

图4是示出以往的数据写入的动作的流程图。参照图4，对在具有上述那样的规格的存储器145中写入n位的标准数据时的、以往的微机14的动作进行说明。另外，为了容易理解，根据n＝32、m＝2的情况下的例子进行说明。

首先，在步骤S101中，响应于CPU 141的命令执行，在内部寄存器143中准备32位的标准数据中的16位的高位标准数据和16位的虚设数据作为32位的第1数据。接着，在步骤S102中，CPU 141执行将第1数据写入存储器145内的特定的行的命令，在步骤S103中，存储器控制器142将第1数据写入上述的特定的行中。接着，在步骤S104中，在内部寄存器143中准备32位的标准数据中的16位的低位标准数据和16位的虚设数据作为32位的第2数据。接着，在步骤S105中，CPU 141执行将第1数据写入存储器145内的特定的行的命令，在步骤S106中，存储器控制器142将第2数据写入上述的特定的行。

接着，对本发明的发明人设计的、本发明的微机的结构和动作进行说明。图1是示出本发明的实施方式的电力转换装置的结构的电路图。电力转换装置100具有转换器1、逆变器2、电池3、以及微机4。转换器1的输入端子与商用电源连接，转换器1的输出端子与逆变器2的输入端子以及电池3的两端连接。逆变器2的输出端子与未图示的负载连接。电力转换装置100与电力转换装置200同样地构成不间断供电电源装置(UPS)。

本实施方式的微机4具有：存储器45，其为了存储命令和数据而具有用于多个n位(n是2以上的自然数)的存储区域；CPU 41，其执行命令；以及存储器控制器42，其对CPU 41与存储器45之间的通信进行控制。另外，存储器控制器42具有与上述的存储区域相等的n位的内部寄存器43，并具有数据处理单元44，该数据处理单元44将在内部寄存器43中存储的n位的数据分割为m个(满足2≤m≤n的自然数)，实施m次该数据的写入。

微机4具有CPU 41、存储器控制器42、存储器45、以及周边功能46。存储器控制器42具有内部寄存器43和数据处理单元44。这些结构要素是经由总线彼此连接的。存储器45具有如下规格：与存储器145同样，每行具有多个n位的存储区域，当向该存储区域写入n位的数据时，按照每n/m位的方式分成m次进行写入。内部寄存器43构成为：具有与存储器45的单行相同的n位的存储区域，并且能够存储被写入到存储器45的存储区域的标准数据。数据处理单元44响应于CPU 41执行的命令，根据在内部寄存器43中存储的标准数据中的n/m位的标准数据和虚设数据生成n位的写入数据，写入到存储器45的特定的行。

图2是示出本发明的实施方式的数据写入的动作的流程图。参照图2，对在具有上述那样的规格的存储器45中写入n位的标准数据时的微机4的动作进行说明。另外，为了容易理解，根据n＝32、m＝2的情况下的例子进行说明。为了数据处理单元44的处理简单，因此，如本实施方式那样，优选m是n的约数。

首先，在步骤S1中，响应于CPU 41的命令执行，在存储器控制器42的内部寄存器43中准备被写入到存储器45的32位的标准数据。接着，在步骤S2中，CPU 41执行将上述的数据写入存储器45内的特定的行的命令。接着，在步骤S3中，存储器控制器42的数据处理单元44将32位的标准数据分割为2个，即按照每16位进行分割，生成写入数据。在本实施方式中，数据处理单元44根据32位的标准数据中的16位的高位标准数据和16位的虚设数据生成32位的第1数据。具体地，第1数据的高位16位与标准数据的高位16位相同，低位16位与虚设数据相同。接着，在步骤S4中，存储器控制器42将生成的第1数据写入上述的特定的行。即，在步骤S3和S4中，存储器控制器42取出n位的标准数据中的n/m位的标准数据，将其与n-n/m位的虚设数据相加而生成n位的写入数据，将该写入数据写入存储器45。接着，在步骤S5中，存储器控制器42的数据处理单元44根据32位的标准数据中的16位的低位标准数据与16位的虚设数据，生成32位的第2数据。具体地，第2数据的高位16位与虚设数据相同，低位16位与标准数据的低位16位相同。最后，在步骤S6中，存储器控制器42将生成的第2数据写入上述的特定的行。即，存储器控制器42实施m次对存储器45的相同行的数据写入动作。

如上述的说明那样，存储器控制器42根据CPU 41的1次的写入命令执行，执行多次生成写入数据(第1数据和第2数据)的动作和将写入数据写入存储器45的动作。通过该动作，能够使功耗较大的CPU 41的命令执行次数减少。因此，本发明的微机4能够降低内部的功耗。

如上述的说明那样，本发明是通过实施方式进行记述的，但不应该理解为构成本公开的一部分的论述和附图用于限定本发明。根据本公开，本领域技术人员应该能够知道各种替代实施方式、实施例以及应用技术。即，本发明显然包括这里没有记载的各种实施方式等。因此，本发明的技术范围只能由根据上述的说明是妥当的权利要求的范围中的发明特定事项进行确定。

例如，微机4也可以用于电力转换装置以外的用途，根据用途，除了上述的结构要素以外，微机4还可以具有公知的模拟功能和数字功能。另外，内部寄存器43和存储器45的单位存储容量不限于32位，只要是39、64、128、192位等不论奇数还是偶数的2以上的自然数的位数即可。另外，数据处理单元44是根据内部寄存器43的标准数据中的高位的数据进行处理的，也可以根据低位的数据进行处理。

Claims

1.一种微型计算机，其特征在于，其具有：存储器，其为了存储命令和数据而具有多个n位的存储区域，其中，n是2以上的自然数；CPU，其执行所述命令；以及存储器控制器，其对所述CPU与所述存储器之间的通信进行控制，

所述存储器控制器具有与所述存储区域相等的n位的内部寄存器，并且，所述存储器控制器具有数据处理单元，该数据处理单元将在所述内部寄存器中存储的n位的数据分割为m个，实施m次将分割后的数据写入所述存储器中的动作，其中，m是2以上且n以下的自然数，

所述存储器控制器根据所述CPU的1次的写入命令执行，执行多次所述将分割后的数据写入所述存储器中的动作，

所述数据处理单元根据所述n位的数据中的n/m位的数据和虚设数据，生成n位的写入数据。

2.根据权利要求1所述的微型计算机，其特征在于，

m是2以上的n的约数。

3.根据权利要求1所述的微型计算机，其特征在于，

所述数据处理单元从高位的数据开始对所述n位的数据进行处理。