CN109103147B - 柔性封装架构、制作方法及具有该架构的可穿戴设备 - Google Patents

柔性封装架构、制作方法及具有该架构的可穿戴设备 Download PDF

Info

Publication number
CN109103147B
CN109103147B CN201810779413.2A CN201810779413A CN109103147B CN 109103147 B CN109103147 B CN 109103147B CN 201810779413 A CN201810779413 A CN 201810779413A CN 109103147 B CN109103147 B CN 109103147B
Authority
CN
China
Prior art keywords
layer
functional
flexible substrate
flexible
functional components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810779413.2A
Other languages
English (en)
Other versions
CN109103147A (zh
Inventor
冯雪
龚云平
苏红宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Institute of Flexible Electronics Technology of THU Zhejiang
Original Assignee
Tsinghua University
Institute of Flexible Electronics Technology of THU Zhejiang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Institute of Flexible Electronics Technology of THU Zhejiang filed Critical Tsinghua University
Priority to CN201810779413.2A priority Critical patent/CN109103147B/zh
Publication of CN109103147A publication Critical patent/CN109103147A/zh
Application granted granted Critical
Publication of CN109103147B publication Critical patent/CN109103147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种柔性封装架构、该柔性封装架构的制作方法及具有该柔性封装架构的可穿戴设备，该柔性封装架构包括柔性基板、功能元器件、连接线路、功能绝缘层及封装层，所述功能元器件布设于所述柔性基板上，所述连接线路通过导电油墨制作而成，并连接于各所述功能元器件之间，所述功能绝缘层覆盖于所述连接线路上，所述封装层封装所述柔性基板、所述功能元器件、所述连接线路及所述功能绝缘层。该柔性封装架构能够具有较好地柔性、可靠性强且制作成本较低。

Description

柔性封装架构、制作方法及具有该架构的可穿戴设备
技术领域
本发明涉及半导体***级封装领域，尤其是一种柔性封装架构、该柔性封装架构的制作方法及具有该柔性封装架构的可穿戴设备。
背景技术
近年来，可穿戴设备越来越普及，可穿戴设备在士兵野外作战或训练、运动员训练、锻炼者体能监测、健康监测等方面得到了越来越多的应用。为了能够更准确地进行信息的采集，如何能够使可穿戴设备具有柔性，以便能够在使用时更贴近人体本身的曲线，成为了各大生产厂商及实验室重点关注的内容。可穿戴设备的柔性主要受限于可穿戴设备上元器件封装架构的柔性。
在现有的技术中，一般都是将可穿戴设备所需的元器件，如IC芯片、无源阻容器件、供电器件及显示器件等，固定至柔性基板上，然后采用金线等引线，或采用倒装工艺，通过锡等金属合金以及ACA(Anisotropic Conductive Adhesive异方性导电胶)、ACF(Anisotropic Conductive Film异方性导电胶膜)等导电胶来实现各元器件中间电气电路功能连通，最后对上述部件进行封装，以得到可穿戴设备所用的封装架构。
上述的技术方案主要是通过柔性基板的柔性以使可穿戴设备具有一定的柔性，但是，此种方法得到的可穿戴设备在弯折时容易造成连接线路的损坏，严重降低了产品的可靠性。同时，ACA或ACF胶、倒装工艺等技术在处理***级柔性封装中多种元器件与基板的互联时的工艺难度较大，造成成本较高。
发明内容
有鉴于此，本发明提供了一种柔性封装架构、该柔性封装架构的制作方法及具有该柔性封装架构的可穿戴设备。该柔性封装架构能够具有较好地柔性、可靠性强且制作成本较低。
本发明提供了一种柔性封装架构，包括柔性基板、功能元器件、连接线路、功能绝缘层及封装层，所述功能元器件布设于所述柔性基板上，所述连接线路通过导电油墨制作而成，并连接于各所述功能元器件之间，所述连接线路靠近所述柔性基板侧还设置有粘接附着增强层，所述功能绝缘层覆盖于所述连接线路上，所述封装层封装所述柔性基板、所述功能元器件、所述连接线路及所述功能绝缘层，所述柔性封装架构还包括加固层，所述加固层环绕所述功能元器件四周设置，所述加固层一端的表面与其环绕的所述功能元器件的上表面平齐，所述加固层另一端的表面与所述柔性基板接触处形成有20°至60°的夹角，所述连接线路通过两个功能元器件之间的柔性基板及加固层后，连接于两个功能元器件之间，所述粘接附着增强层设置在所述连接线路和加固层之间，所述粘接附着增强层连接于相邻的所述功能元器件之间，在所述柔性封装架构内，按所述柔性基板、所述加固层、所述连接线路、所述功能绝缘层及所述封装层的顺序，各层材料的应力逐层递减或逐层递增。
进一步地，所述功能元器件包括IC芯片，所述IC芯片的硅衬底为减薄硅衬底，所述硅衬底的厚度0.1～150um。
进一步地，所述硅衬底的厚度为0.1-5μm。
进一步地，IC芯片外还包覆有柔性材料的芯片保护层，所述芯片保护层的厚度为10-100μm。
进一步地，所述功能元器件包括电阻及电容器件，所述功能元器件中的电阻及电容器件直接通过打印或印刷的方法形成于所述柔性基板上，所述功能绝缘层覆盖于打印或印刷的所述电容及电阻器件上。
进一步地，所述连接线路为多层，多层所述连接线路层叠布设，每一层所述连接线路上均覆盖有所述功能绝缘层。
本发明还提供了一种柔性封装架构的制作方法，该方法包括如下步骤：
提供一个柔性基板；
在所述柔性基板上布设功能元器件；
在将各所述功能元器件连接的结构表面形成粘接附着增强层；
在各所述功能元器件之间形成以导电油墨为材料的连接线路；
在所述连接线路上覆盖功能绝缘层；
在所述柔性基板、所述功能元器件、所述连接线路及所述功能绝缘层外制作封装层；
在将所述功能元器件布设于所述柔性基板上后，所述制作方法还可以包括在柔性基板上制作加固层，所述加固层环绕所述功能元器件四周设置，所述加固层一端的表面与其环绕的所述功能元器件的上表面平齐，所述加固层另一端的表面与所述柔性基板接触处形成有20°至60°的夹角，所述连接线路布设于所述加固层后与所述功能元器件相连，在所述柔性封装架构内，按所述柔性基板、所述加固层、所述连接线路、所述功能绝缘层及所述封装层的顺序，各层材料的应力逐层递减或逐层递增。
进一步地，所述功能元器件包括电阻及电容器件，在将所述功能元器件中的电阻及电容器件布设于所述柔性基板的步骤中，所述电阻及电容器件通过打印或印刷工艺直接形成于所述柔性基板上，并在打印或印刷形成的所述电阻及电容器件上形成功能绝缘层。
进一步地。
进一步地，。
进一步地，在所述功能绝缘层制作完成后，所述制作方法还包括在所述功能绝缘层上铺设所述连接线路以及在所述连接线路上制作功能绝缘层。
进一步地，在将各所述功能元器件连接的结构表面形成粘接附着增强层步骤，具体包括：
在所述功能元器件侧表面形成光刻胶层；
采用掩膜版对光刻胶层进行曝光处理；
去除线路部分曝光的光刻胶层，形成用于连接相邻所述功能元器件的沟道结构；
采用有机溶剂或含表面活性剂的碱性水溶液对沟道结构进行清理。
进一步地，还包括以下步骤：
对沟道结构进行机械微结构化处理；
采用有机溶剂对沟道结构表面进行溶胀,然后用化学粗化液进行粗化，或采用激光对沟道结构进行处理；
采用UV-臭氧、等离子、电晕等工艺对沟道结构表面进行活化处理。
进一步地，在所述连接线路上覆盖功能绝缘层步骤之前，还包括通过刻蚀方法清洗去除光刻胶层。
本发明还提供了一种可穿戴设备，该可穿戴设备包括本发明提供的柔性封装架构。
综上所述，本发明提供的柔性封装架构，通过柔性基板的设置，使得该柔性封装器件可以产生弯折，同时，由于各功能元器件之间的连接线路是通过纳米导电材料制作而成的薄膜层，因此，连接线路同时具有一定的柔性，能够弯折，因此，本发明第一实施例提供的柔性封装器件具有较好的柔性以及较强的可靠性。进一步地，加固层具有缓冲引力、太大提高器件边缘线路层可靠性，减小弯折时对线路层的应力，防止线路层断裂等；同时具有防止器件弯折时翘曲、脱片等问题。进一步地，通过打印或印刷工艺制作而成的连接线路，省去了传统线路布设工艺和芯片互联工艺中复杂的布线、植球、蚀刻及硅通孔等工艺，显著地降低了成本。更进一步地，通过线路层表面制作的绝缘层和柔性封装层的设置，能够在弯折时较好地对连接线路进行保护，同时也能够防止连接线路发生氧化或硫化。同时，具有缓冲弯折引力作用、提高线路层可靠性。
另外，加固层成三角体形状，斜面与基板成0～60度角度，优选的0度或45度。其中0度时，及加固层填平器件至器件水平表面的，线路在器件边缘所受弯折应力最小，最为可靠。45度时可采用点胶或打印工艺制作，制作工艺简单方便，同时达到对器件加固、缓冲器件边缘线路层弯折时的应力作用。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为本发明第一实施例提供的柔性封装架构的截面结构意图。
图2为图1中C处的局部放大图。
图3为柔性封装架构部分电路的俯视结构示意图。
图4为柔性封装架构的***框图。
图5为图1中IC芯片的结构示意图。
图6为本发明第二实施例提供的柔性封装架构的截面结构示意图。
图7为图6中D处的局部放大图。
图8A-图8D为在本发明提供的柔性封装架构的封装方法中各步骤的截面结构示意图。
图9为本发明提供的柔性封装架构的制作方法的流程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，详细说明如下。
本发明提供了一种柔性封装架构、基于该柔性封装架构的制作方法及具有该柔性封装架构的可穿戴设备。该柔性封装架构能够具有较好地柔性、可靠性强且制作成本较低。
图1为本发明第一实施例提供的柔性封装架构的截面结构意图。图2为图1中C处的局部放大图，图3为柔性封装架构部分电路的俯视结构示意图，如图1至图3所示，本发明第一实施例提供的柔性封装架构包括柔性基板10、功能元器件20、连接线路30、功能绝缘层50及封装层40，功能元器件20布设于柔性基板10上，连接线路30通过导电油墨制作而成，并连接于各功能元器件20之间，连接线路30靠近柔性基板10侧还设置有粘接附着增强层70，功能绝缘层50覆盖于连接线路30上，也即功能绝缘层50从连接线路30远离柔性基板10的一侧将连接线路30包覆于功能绝缘层50与连接线路30之间，封装层40封装于柔性基板10、功能元器件20、连接线路30及功能绝缘层50外。
在本发明中，通过柔性基板10的设置，使得该柔性封装器件可以产生弯折，同时，由于各功能元器件20之间的连接线路30是通过导电油墨制作而成，连接线路30同时具有一定的柔性，能够弯折，通过柔性绝缘密封层50的设置，在对连接线路30进行保护的同时，也能够吸收因弯折而在连接线路30处产生的应力，保证了连接线路30不会发生折断。通过在连接线路30靠近柔性基板10侧设置粘接附着增强层70，能够有效增强连接线路30与功能元器件20和/或柔性基板10之间的附着力。与此同时，柔性绝缘密封层50还能够防止连接线路30发生氧化或硫化。因此，本发明第一实施例提供的柔性封装器件具有较好的柔性以及较强的可靠性，更进一步地，通过导电油墨制成的连接线路30，省去了传统封装技术中其它芯片器件互联工艺中复杂的布线、植球、蚀刻及硅通孔工艺，显著地降低了成本。
在本实施例中，柔性基板10可以由聚酰亚胺、聚对苯二甲酸乙二醇酯及聚萘二甲酸乙二醇酯中的一种或多种聚合物材料制成。
在本实施例中，连接线路30可以由纳米级导电油墨经过气雾喷射打印技术打印而成，具体地，纳米级导电油墨的材料可以为Ag、Gu、Au及C材料中的一种或多种，或Ag、Gu及Au中至少两种材料组成的合金。
在本实施例中，请继续参见图3，由于连接线路30上覆盖有功能绝缘层50，因此在本实施例中，连接线路30可以多层层叠布设，每一层的连接线路30上均覆盖有功能绝缘层50，以使各层连接线路30相互间不发生接触，请参见图3中的A处，也即，通过该种布设方式，各功能元器件20之间的连接线路30可以重叠在一起，降低了多I/O端口器件互联工艺的难度，进一步地降低了封装工艺的成本和提高互联可靠性。更进一步地，请参见图3中的B处(B处的虚线表示了一种连接线路30的排布方式)，若IC芯片21中的端口较多，本发明中的连接线路30还能够将IC芯片21一侧的端口直接从另一侧引出，或者在IC芯片21的一侧具有多排端口的情况下，通过多层重叠设置的连接线路30与IC芯片21相连。以简化布线工艺。
进一步地，为了能够使实现功能元器件20更稳固地布设于柔性基板10上，在功能元器件20的周围还环绕设置有加固层60。在本实施例中，从加固层60靠近功能元器件20的一侧至远离功能元器件20的一侧，加固层60的高度逐渐减小，加固层60的一端的高度与功能元器件20的上表面上的端口的高度相等，加固层60另一端与柔性基板10的表面平齐，也即如图1所示，加固层60的截面可以为三角形。铺设于柔性基板10表面上的连接线路30经过加固层60的表面后与功能元器件30相连，也即，连接线路30从一个功能元器件20出发，经过加固层60的表面延伸至柔性基板10的表面上，然后再从柔性基板10的表面经过另一个加固层60的表面，最后与另一功能元器件20相连。加固层60的表面与柔性基板10接触处形成的夹角为20°至60°，以防止在弯折时，因连接线路30位于加固层60与柔性基板10接触处的应力过于集中，而时连接线路30发生折断，同时，具有防止器件弯折时翘曲、脱片等问题。
在本实施例中，请参考图2，粘接附着增强层70设置在连接线路30和加固层60之间，粘接附着增强层70连接于相邻的功能元器件20之间。如图所示，粘接附着增强层70的一面分别与加固层60、柔性基板10粘接，粘接附着增强层70的另一面与连接线路30粘接，增强连接线路3的附着力。
优选地，加固层60远离其环绕的功能元器件20一端的表面与柔性基板10的夹角为45°，此时线路在器件边缘受到的弯折应力较小，较为可靠，且此时加固层60可以通过点胶或打印等工艺制作，制作工艺简单方便。
进一步地，加固层60可以由聚酰亚胺、聚酰胺酸树脂、聚酰亚胺树脂及柔性环氧树脂中的一种或多种材料制成。
图4为柔性封装架构的***框图，如图4所示，在本实施例中，功能元器件20主要包括IC芯片21，传感器22、显示器23、能源器件24及天线25等，IC芯片21可以包括CPU、RAM、ROM等存储控制类元件，也可以包括蓝牙等无线通信器件；传感器22可以包括压电传感器22器、压阻传感器22及光电传感器22等，能源器件24可以包括锂电池、薄膜电池或薄膜太阳能电池等。各功能元器件20通过连接线路30相连。
显示器23为了进一步地增强柔性封装架构的柔性，在本实施例中，IC芯片21的硅衬底可以为减薄硅衬底，硅衬底的厚度为0.1-150μm，优选为0.1-5μm，以使IC芯片21本身具有一定的柔性，为了防止IC芯片21发生损害，同时，降低对超薄IC器件贴片工艺难度。如图4所示，在IC芯片21外还包覆有芯片保护层211，芯片保护层211的厚度为10-100μm，以使IC芯片21整体具有一定的柔性。
为了能够使电阻器件及电容器件等本身具有一定的柔性，IC芯片21、传感器22、显示器23及天线25中含有的电阻及电容器件可以直接通过3D打印技术在柔性基板10上打印而成。在打印的电阻及电容器件外同样可以包覆有功能绝缘层50。可以理解地，在布设连接线路30时，连接线路30同样可以布设于覆盖有功能绝缘层50的电阻及电容器件上。
为了防止柔性基板10、连接线路30、封装层40、功能绝缘层50及加固层60在弯折时发生断裂，在本实施例中，柔性基板10、连接线路30、封装层40、功能绝缘层50及加固层60为应力相同或相近的材料制成。
在本实施例中，在柔性封装架构内，按照柔性基板10、加固层60、连接线路30、功能绝缘层50及封装层40的顺序，各层材料的应力逐层递减或逐层递增。
图6为本发明第二实施例提供的柔性封装架构的截面结构示意图，图7为图6中D处局部放大图，如图6所示，本发明第二实施例提供的柔性封装架构与第一实施例基本相同，其不同之处在于，在本实施例中，加固层60不仅环绕各功能元器件20设置，加固层60还连接于各功能元器件20之间，连接于两个功能元器件20之间的加固层60的顶面为平面，加固层60两端的高度与其连接的功能元器件20端口的高度相等，连接线路30直接铺设于加固层60上，并连接于各功能元器件20之间。这使得连接线路30在铺设时不会产生弯折点，进一步地减小连接线路30在弯折时产生断裂的风险，同时，具有防止器件弯折时翘曲、脱片等问题。
在本实施例中，请参考图7，粘接附着增强层70设置在连接线路30和加固层60之间，粘接附着增强层70连接于相邻的功能元器件20之间。如图所示，粘接附着增强层70的两面分别与加固层60、连接线路30粘接，增强连接线路3的附着力。
在本实施例中，加固层60可以仅铺设于各功能元器件20周边及与连接线路30相对应的位置，也可以铺设于整个柔性基板10上。此时，连接线路30在连接各元器件20时不会发生弯折，弯折应力最小器件边缘连接线路不会发生或不容易发生断裂。
综上所述，本发明提供的柔性封装架构，通过柔性基板10的设置，使得该柔性封装器件可以产生弯折，同时，由于各功能元器件20之间的连接线路30是通过导电油墨制作而成，连接线路30同时具有一定的柔性，能够弯折，通过柔性绝缘密封层50的设置，在对连接线路30进行保护的同时，也能够吸收因弯折而在连接线路30处产生的应力，保证了连接线路30不会发生折断。与此同时，柔性绝缘密封层50还能够防止连接线路30发生氧化或硫化。因此，本发明第一实施例提供的柔性封装器件具有较好的柔性以及较强的可靠性，进一步地，通过导电油墨制成的连接线路30，省去了传统封装技术中其它芯片器件互联工艺中复杂的布线、植球、蚀刻及硅通孔工艺，显著地降低了成本。进一步地，通过加固层60的设置，加固层60具有缓冲引力、太大提高功能元器件20边缘线路层可靠性，减小弯折时对连接线路30的应力，防止线路层断裂等；同时具有防止器件弯折时翘曲、脱片等问题。
图9为本发明提供的柔性封装架构的封装方法的步骤示意图，图8A-图8D为在本发明提供的柔性封装架构的封装方法中各步骤的截面结构示意图，如图9及图8A-图8D所示，本发明还提供了一种制作上述柔性封装架构的制作方法，该方法包括如下步骤：
S1:提供一个柔性基板10；
S2:在柔性基板10上布设功能元器件20；
S3:在将各所述功能元器件20连接的结构表面形成粘接附着增强层70；
S4:在各功能元器件20之间形成以导电油墨为材料的连接线路30；
S5:在连接线路30上覆盖功能绝缘层50；
S6:在柔性基板10、功能元器件20、连接线路30及功能绝缘层50外制作封装层40。
进一步地，在将各所述功能元器件20连接的结构表面形成粘接附着增强层70的步骤，具体包括：
D1:在功能元器件20侧表面形成光刻胶层。
D2:采用掩膜版对光刻胶层进行曝光处理。
D3:去除线路部分曝光的光刻胶层，形成连接相邻功能元器件20的沟道结构,使用显影液去除线路部分曝光的光刻胶层。
D4:采用有机溶剂或含表面活性剂的碱性水溶液对沟道结构进行清理。
D5:对沟道结构进行机械微结构化处理，增大接触面积，增强附着力；
D6:采用有机溶剂对沟道结构表面进行溶胀,然后用化学粗化液进行粗化，或采用激光对沟道结构进行处理；
D7:采用UV-臭氧、等离子、电晕等工艺对沟道结构表面进行活化处理，最终在沟道结构表面形成具有良好吸附作用的粘接附着增强层70，提高导电材料对柔性基板10的附着力。
通过D1-D7，能够精确地控制线宽精度，提高线路的制作精度，实现细线款的互联线路制作。传统的光刻技术制作FPC，需要软性铜箔基材(即FCCL:Flexible Copper CladLaminate)和覆盖膜等，其方案复杂，且成本高昂。但本方案在成本、制作工艺上优于上述方案。另外，通过现有打印、印刷工艺制作的线路，线宽精度控制差，存在毛边，以及周边易有导电颗粒污染等问题。而本申请记载的技术方案能够对以上存在问题具有很好改善效果。
进一步地，在连接线路30上覆盖功能绝缘层50步骤之前，还包括通过刻蚀方法清洗去除光刻胶层。
进一步地，在本实施例中，功能元器件20包括IC芯片21、传感器22、显示器23、能源器件24及天线25等，柔性基板10上布设功能元器件20的步骤中，IC芯片21、传感器22、显示器23及天线25中含有的电阻及电容器件可以通过3D打印技术直接形成于柔性基板10上。
在将功能元器件20布设于柔性基板10上后，该步骤还包括，在柔性基板10上制作加固层60，在本实施例中，加固层60环绕各功能元器件20设置，从加固层60靠近功能元器件20的一侧至远离功能元器件20的一侧，加固层60的高度逐渐减小。当制作连接线路30时，连接线路30从一个功能元器件20经过加固层60的表面延伸至柔性基板10上，然后再经过另一加固层60的表面，最后与另一功能元器件20相连。
在本发明的另一实施例中，加固层60环绕功能元器件(20)的四周，并填充于各功能元器件20之间的间隙内，连接于两个功能元器件20之间的加固层60的顶面为平面，加固层60两端的高度与其连接的功能元器件20的顶面平齐，当制作连接线路30时，连接线路30直接铺设于加固层60上，并连接于各功能元器件20之间。
进一步地，功能绝缘层50制作完成后，该制作方法还包括在功能绝缘层50上再次铺设连接线路30以及在连接线路30上制作功能绝缘层50。
本发明还提供了一种可穿戴设备，包括本发明提供的柔性封装架构。关于该可穿戴设备的其它技术特征，请参见现有技术，在此不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (14)

1.一种柔性封装架构，其特征在于：包括柔性基板（10）、功能元器件（20）、连接线路（30）、功能绝缘层（50）及封装层（40），所述功能元器件（20）布设于所述柔性基板（10）上，所述连接线路（30）通过导电油墨制作而成，并连接于各所述功能元器件（20）之间，所述连接线路（30）靠近所述柔性基板（10）侧还设置有粘接附着增强层（70），所述功能绝缘层（50）覆盖于所述连接线路（30）上，所述封装层（40）封装所述柔性基板（10）、所述功能元器件（20）、所述连接线路（30）及所述功能绝缘层（50），所述柔性封装架构还包括加固层（60），所述加固层（60）环绕所述功能元器件（20）四周设置，所述加固层（60）一端的表面与其环绕的所述功能元器件（20）的上表面平齐，所述加固层（60）另一端的表面与所述柔性基板（10）接触处形成有20°至60°的夹角，所述连接线路（30）通过两个功能元器件（20）之间的柔性基板（10）及加固层（60）后，连接于两个功能元器件（20）之间，所述粘接附着增强层（70）设置在所述连接线路（30）和加固层（60）之间，所述粘接附着增强层（70）连接于相邻的所述功能元器件（20）之间，在所述柔性封装架构内，按所述柔性基板（10）、所述加固层（60）、所述连接线路（30）、所述功能绝缘层（50）及所述封装层（40）的顺序，各层材料的应力逐层递减或逐层递增。
2.如权利要求1所述的柔性封装架构，其特征在于：所述柔性封装架构上还设置有加固层（60），所述加固层（60）环绕各所述功能元器件（20）设置，并连接于各所述功能元器件（20）之间，连接于任意两个所述功能元器件（20）之间的加固层（60）的顶面为平面，该所述加固层（60）两端的高度与其连接的所述功能元器件（20）的端口的高度相等，所述连接线路（30）铺设于所述加固层（60）上，并连接于各所述功能元器件（20）之间，所述粘接附着增强层（70）设置在所述连接线路（30）和加固层（60）之间，所述粘接附着增强层（70）连接于相邻所述功能元器件（20）之间。
3.如权利要求1所述的柔性封装架构，其特征在于：所述功能元器件（20）包括IC芯片（21），所述IC芯片（21）的硅衬底为减薄硅衬底，所述硅衬底的厚度0.1~150um。
4.如权利要求3所述的柔性封装架构，其特征在于：所述硅衬底的厚度为0.1-5μm。
5.如权利要求3所述的柔性封装架构，其特征在于：IC芯片（21）外还包覆有柔性材料的芯片保护层（211），所述芯片保护层（211）的厚度为10-100μm。
6.如权利要求1所述的柔性封装架构，其特征在于：所述功能元器件（20）包括电阻及电容器件，所述功能元器件（20）中的电阻及电容器件直接通过打印或印刷的方法形成于所述柔性基板（10）上，所述功能绝缘层（50）覆盖于打印或印刷的所述电容及电阻器件上。
7.如权利要求1所述的柔性封装架构，其特征在于：所述连接线路（30）为多层，多层所述连接线路（30）层叠布设，每一层所述连接线路（30）上均覆盖有所述功能绝缘层（50）。
8.一种柔性封装架构的制作方法，其特征在于：包括如下步骤，
提供一个柔性基板（10）；
在所述柔性基板（10）上布设功能元器件（20）；
在将各所述功能元器件（20）连接的结构表面形成粘接附着增强层（70）；在各所述功能元器件（20）之间形成以导电油墨为材料的连接线路（30）；
在所述连接线路（30）上覆盖功能绝缘层（50）；
在所述柔性基板（10）、所述功能元器件（20）、所述连接线路（30）及所述功能绝缘层（50）外制作封装层（40）；
在将所述功能元器件（20）布设于所述柔性基板（10）上后，所述制作方法包括在柔性基板（10）上制作加固层（60），所述加固层（60）环绕所述功能元器件（20）四周设置，所述加固层（60）一端的表面与其环绕的所述功能元器件（20）的上表面平齐，所述加固层（60）另一端的表面与所述柔性基板（10）接触处形成有20°至60°的夹角，所述连接线路（30）布设于所述加固层（60）后与所述功能元器件（20）相连，在所述柔性封装架构内，按所述柔性基板（10）、所述加固层（60）、所述连接线路（30）、所述功能绝缘层（50）及所述封装层（40）的顺序，各层材料的应力逐层递减或逐层递增。
9.如权利要求8所述的柔性封装架构的制作方法，其特征在于：所述功能元器件（20）包括电阻及电容器件，在将所述功能元器件（20）中的电阻及电容器件布设于所述柔性基板（10）的步骤中，所述电阻及电容器件通过打印或印刷工艺直接形成于所述柔性基板（10）上，并在打印或印刷形成的所述电阻及电容器件上形成功能绝缘层（50）。
10.如权利要求8所述的柔性封装架构的制作方法，其特征在于：在所述功能绝缘层（50）制作完成后，所述制作方法还包括在所述功能绝缘层（50）上铺设所述连接线路（30）以及在所述连接线路（30）上制作功能绝缘层（50）。
11.如权利要求8所述的柔性封装架构的制作方法，其特征在于：在将各所述功能元器件（20）连接的结构表面形成粘接附着增强层（70）的步骤，具体包括：
在所述功能元器件（20）侧表面形成光刻胶层；
采用掩膜版对光刻胶层进行曝光处理；
去除线路部分曝光的光刻胶层，形成用于连接相邻所述功能元器件（20）的沟道结构；
采用有机溶剂或含表面活性剂的碱性水溶液对沟道结构进行清理。
12.如权利要求11所述的柔性封装架构的制作方法，其特征在于：还包括以下步骤：
对沟道结构进行机械微结构化处理；
采用有机溶剂对沟道结构表面进行溶胀,然后用化学粗化液进行粗化，或采用激光对沟道结构进行处理；
采用UV-臭氧、等离子和/或电晕工艺对沟道结构表面进行活化处理。
13.如权利要求8所述的柔性封装架构的制作方法，其特征在于：在所述连接线路（30）上覆盖功能绝缘层（50）步骤之前，还包括通过刻蚀方法清洗去除光刻胶层。
14.一种可穿戴设备，其特征在于：包括权利要求1至7中任一项所述的柔性封装架构。
CN201810779413.2A 2018-07-16 2018-07-16 柔性封装架构、制作方法及具有该架构的可穿戴设备 Active CN109103147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810779413.2A CN109103147B (zh) 2018-07-16 2018-07-16 柔性封装架构、制作方法及具有该架构的可穿戴设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810779413.2A CN109103147B (zh) 2018-07-16 2018-07-16 柔性封装架构、制作方法及具有该架构的可穿戴设备

Publications (2)

Publication Number Publication Date
CN109103147A CN109103147A (zh) 2018-12-28
CN109103147B true CN109103147B (zh) 2022-03-18

Family

ID=64846363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810779413.2A Active CN109103147B (zh) 2018-07-16 2018-07-16 柔性封装架构、制作方法及具有该架构的可穿戴设备

Country Status (1)

Country Link
CN (1) CN109103147B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490454B (zh) * 2019-01-29 2021-01-22 潍坊华光光电子有限公司 一种具有深沟槽的脊型GaAs基激光器的P面金属制备方法
CN114679840B (zh) * 2022-03-28 2024-05-24 杭州电子科技大学 一种柔性器件封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
CN1822748A (zh) * 2005-02-17 2006-08-23 精工爱普生株式会社 膜图案的形成方法及器件的制造方法、电光学装置及电子机器
KR20100122736A (ko) * 2009-05-13 2010-11-23 스템코 주식회사 잉크젯 카트리지용 연성 회로 기판의 제조 방법, 그에 의해 제조된 잉크젯 카트리지용 연성 회로 기판 및 잉크젯 카트리지의 제조 방법
CN105500942A (zh) * 2014-10-08 2016-04-20 株式会社东芝 图案形成方法及图案
CN106537570A (zh) * 2014-09-26 2017-03-22 德州仪器公司 用于半导体封装的印刷互连件
CN106611757A (zh) * 2015-10-27 2017-05-03 三星电子株式会社 具有柔性互连件的半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US8836094B1 (en) * 2013-03-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package device including an opening in a flexible substrate and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
CN1822748A (zh) * 2005-02-17 2006-08-23 精工爱普生株式会社 膜图案的形成方法及器件的制造方法、电光学装置及电子机器
KR20100122736A (ko) * 2009-05-13 2010-11-23 스템코 주식회사 잉크젯 카트리지용 연성 회로 기판의 제조 방법, 그에 의해 제조된 잉크젯 카트리지용 연성 회로 기판 및 잉크젯 카트리지의 제조 방법
CN106537570A (zh) * 2014-09-26 2017-03-22 德州仪器公司 用于半导体封装的印刷互连件
CN105500942A (zh) * 2014-10-08 2016-04-20 株式会社东芝 图案形成方法及图案
CN106611757A (zh) * 2015-10-27 2017-05-03 三星电子株式会社 具有柔性互连件的半导体装置及其制造方法

Also Published As

Publication number Publication date
CN109103147A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
US9490233B2 (en) Fingerprint recognition semiconductor device and semiconductor device
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR101731005B1 (ko) 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
EP2592915A1 (en) Laminated wiring board and manufacturing method for same
US20030173679A1 (en) Stacked dice standoffs
KR20010099816A (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
TW201203128A (en) Semiconductor memory device and manufacturing the same
US6507095B1 (en) Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP2004128418A (ja) 半導体装置およびその製造方法
US20080217759A1 (en) Chip package substrate and structure thereof
CN109103147B (zh) 柔性封装架构、制作方法及具有该架构的可穿戴设备
KR101890711B1 (ko) 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20050156311A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
CN101241868B (zh) 内埋半导体组件的封装工艺及封装结构
KR102491107B1 (ko) 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
TW201025523A (en) Chip package structure and packaging method
TW200933868A (en) Stacked chip package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190809

Address after: 314000 Building No. 17, 906 Asia-Pacific Road, Nanhu District, Jiaxing City, Zhejiang Province

Applicant after: Zhejiang Tsinghua Flexible Electronic Technology Research Institute

Applicant after: Tsinghua University

Address before: 314000 Floor 15 of Block B of Zhejiang Tsinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province

Applicant before: Zhejiang Tsinghua Flexible Electronic Technology Research Institute

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant