CN109085817B - 核电机组联调阶段cpu离线下装的控制方法及*** - Google Patents

核电机组联调阶段cpu离线下装的控制方法及*** Download PDF

Info

Publication number
CN109085817B
CN109085817B CN201811147553.4A CN201811147553A CN109085817B CN 109085817 B CN109085817 B CN 109085817B CN 201811147553 A CN201811147553 A CN 201811147553A CN 109085817 B CN109085817 B CN 109085817B
Authority
CN
China
Prior art keywords
cpu
state
initial state
logic
influenced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811147553.4A
Other languages
English (en)
Other versions
CN109085817A (zh
Inventor
廖良记
刘朝鹏
刘东亮
林奕彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China General Nuclear Power Corp
China Nuclear Power Engineering Co Ltd
CGN Power Co Ltd
Original Assignee
China General Nuclear Power Corp
China Nuclear Power Engineering Co Ltd
CGN Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China General Nuclear Power Corp, China Nuclear Power Engineering Co Ltd, CGN Power Co Ltd filed Critical China General Nuclear Power Corp
Priority to CN201811147553.4A priority Critical patent/CN109085817B/zh
Publication of CN109085817A publication Critical patent/CN109085817A/zh
Application granted granted Critical
Publication of CN109085817B publication Critical patent/CN109085817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/50—Systems or methods supporting the power network operation or management, involving a certain degree of interaction with the load-side end user applications
    • Y04S10/52—Outage or fault management, e.g. fault detection or location

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

本发明公开了一种核电机组联调阶段CPU离线下装的控制方法，包括：在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；若否，则记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；对所述CPU进行离线下装；在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态。本发明还公开了一种核电机组联调阶段CPU离线下装的控制***。本发明能够在热停工况直接进行CPU离线下装，不影响其他区域的正常运行，提高机组安全性。

Description

核电机组联调阶段CPU离线下装的控制方法及***
技术领域
本发明涉及核电站技术领域，尤其涉及一种核电机组联调阶段CPU离线下装的控制方法及***。
背景技术
压水堆核电站主要由压水反应堆、一回路***和二回路***等三个部分组成，压水堆以低浓缩铀为燃料、轻水为冷却剂和慢化剂，核裂变放出的热量由流经堆内的一回路***的高压水带出堆外并在蒸器发生器里将热量传递给二回路的水。水受热后产生的蒸汽推动蒸汽轮机，蒸汽轮机则带动发电机发电。
一已知的压水堆核电站为满足冗余控制要求及增加机组的安全性，共设置了四个分区，其电气***、工艺***按功能，将设备和控制信号分布在四个分区中，四个分区共同维护核电机组的安全运行，且四个分区间存在大量的信号交互及设备联锁控制。该核电站允许一个分区开展正常维护和离线下装工作，安全级DCS(Distributed Control System，集散型控制***)控制***下装分为全下装和增量下装，其中全下装指需要下装所有的CPU(Central Processing Unit，中心处理单元)，增量下装指下装其中部分CPU。而联调或机组启动阶段一般为增量下装，主要有新增信号、逻辑修改、IO输入输出修改等，对于新增机柜、CPU地址修改、网络定周期修改、服务树修改需全部下装不在此范围。
现有技术中，当核电机组处于热停工况时，如需要设计问题进行CPU离线下装，则需要将机组后撤退至冷停堆状态进行故障清理。当故障清除后，再进行此CPU影响设备逐步上电恢复的操作，然后将机组状态提升至热停工况。但是，从热停工况后撤至冷停工况再提升状态至热停工况，需要耗费大量时间和资源，同时，受制于一回路压力容器设计寿命的限制，机组不能承受太多从冷停堆到热停堆的状态变化。而且在热停工况下，相应CPU离线下装存在设备翻转、逻辑变化、设定值变化可能导致本分区以及其他分区设备误动问题。
发明内容
本发明针对现有技术中存在的问题，提供了一种核电机组联调阶段CPU离线下装的控制方法及***，能够在热停工况直接进行CPU离线下装，不影响其他区域的正常运行，提高机组安全性。
本发明就上述技术问题而提出的技术方案如下：
一方面，本发明提供一种核电机组联调阶段CPU离线下装的控制方法，包括：
在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；
若否，则记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；
对所述CPU进行离线下装；
在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态。
进一步地，所述检测待下装的CPU所影响的设备是否需要被隔离，具体包括：
检测所述CPU输入信号所影响的设备是否需要被隔离；
若否，则检测所述CPU硬接线信号所影响的设备是否需要被隔离；
若否，则判定所述CPU所影响的设备不需要被隔离。
进一步地，所述检测所述CPU输入信号所影响的设备是否需要被隔离，具体包括：
检测所述CPU输入信号失效是否会引起机组逻辑降级；
若否，则判定所述CPU输入信号所影响的设备不需要被隔离。
进一步地，所述检测所述CPU硬接线信号所影响的设备是否需要被隔离，具体包括：
检测所述CPU硬接线信号失效是否会触发机组误动作；
若否，则判定所述CPU硬接线信号所影响的设备不需要被隔离。
进一步地，所述CPU逻辑的初始状态包括所述CPU逻辑中的触发器初始状态、设定值初始状态和参数初始状态。
进一步地，所述CPU所影响的接口信号包括所述CPU所影响的网络信号和硬接线信号。
进一步地，所述在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态，具体包括：
在完成离线下装后，将所述CPU恢复到正常工作状态；
检查当前所述CPU逻辑的状态，并将状态变化的逻辑恢复至初始状态；
检查当前所述接口信号的状态，并将状态变化的接口信号恢复至初始状态。
进一步地，所述检查所述CPU逻辑的当前状态，并将状态变化的逻辑恢复至初始状态，具体包括：
检查当前所述CPU逻辑中的触发器状态，并与记录的触发器初始状态进行对比；若不一致，则将所述触发器状态恢复至初始状态；
检查当前所述CPU逻辑中的设定值状态，并与记录的设定值初始状态进行对比；若不一致，则将所述设定值状态恢复至初始状态；
检查当前所述CPU逻辑中的参数状态，并与记录的参数初始状态进行对比；若不一致，则将所述参数状态恢复至初始状态。
进一步地，所述检查当前所述接口信号的状态，并将状态变化的接口信号恢复至初始状态，具体包括：
检查当前所述CPU所影响的网络信号的状态，并与记录的网络信号的初始状态进行对比；若不一致，则将所述网络信号的状态恢复至初始状态；
检查当前所述CPU所影响的硬接线信号的状态，并与记录的硬接线信号的初始状态进行对比；若不一致，则将所述硬接线信号的状态恢复至初始状态。
另一方面，本发明提供一种核电机组联调阶段CPU离线下装的控制***，能够实现上述核电机组联调阶段CPU离线下装的控制方法的所有流程，所述***包括：
检测模块，用于在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；
记录模块，用于在所述CPU所影响的设备不需要被隔离时，记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；
下装模块，用于对所述CPU进行离线下装；
恢复模块，用于在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态。
本发明实施例提供的技术方案带来的有益效果是：
在核电机组热停工况下需要对设计变更进行CPU离线下装时，先检测待下装的CPU所影响的设备是否需要隔离，若无需隔离，则记录CPU逻辑和CPU所影响的接口信号的初始状态，并在下装完成后对所记录的状态进行逐步恢复，实现在热停工况直接开展离线下装，而不对其他不在本CPU影响设备和其他三个区域的正常运行造成影响，使核电机组稳定在热停工况，有效提高下装效率，节约机组资源，且提高机组的安全性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的核电机组联调阶段CPU离线下装的控制方法的流程示意图；
图2是本发明实施例二提供的核电机组联调阶段CPU离线下装的控制***的结构示意图。
具体实施方式
为了解决现有技术在CPU下装过程中存在的耗费大量时间和资源、且降低机组安全性等技术问题，本发明旨在提供一种核电机组联调阶段CPU离线下装的控制方法，其核心思想是：在核电机组热停工况下需要对设计变更进行CPU离线下装时，先检测待下装的CPU所影响的设备是否需要隔离，若无需隔离，则记录CPU逻辑和CPU所影响的接口信号的初始状态，并在下装完成后对所记录的状态进行逐步恢复，实现在热停工况直接开展离线下装，而不对其他不在本CPU影响设备和其他三个区域的正常运行造成影响，使核电机组稳定在热停工况，有效提高下装效率，节约机组资源，且提高机组的安全性。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
参见图1，本发明实施例提供了一种核电机组联调阶段CPU离线下装的控制方法，该方法包括：
S1、在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；
S2、若否，则记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；
S3、对所述CPU进行离线下装；
S4、在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态。
需要说明的是，在CPU离线下装的过程中，核电机组一直稳定在热停工况。在对某特定CPU进行离线下装前，先检测该CPU所影响的设备是否需要隔离，使得CPU的离线下装不会驱动设备误动，通过检测可知该CPU所影响的设备无需隔离。另外记录CPU逻辑的初始状态和CPU所影响的接口信号的初始状态，避免下装后状态发生变化。在完成CPU离线下装后，检查对应工作站CPU工作正常后，开展CPU逻辑的状态和CPU所影响的接口信号的状态普查，将其状态恢复至初始状态。本实施例在热停工况直接开展CPU离线下装，而不对其他不受本CPU影响的设备和其他三个区域的正常运行造成影响提高机组的安全性。另外，本实施例在CPU离线下装期间一直稳定在热停工况，无需热停工况和冷停工况的来回转换，提高下装效率，节约机组资源，且延长机组使用寿命。
进一步地，在步骤S1中，所述检测待下装的CPU所影响的设备是否需要被隔离，具体包括：
检测所述CPU输入信号所影响的设备是否需要被隔离；
若否，则检测所述CPU硬接线信号所影响的设备是否需要被隔离；
若否，则判定所述CPU所影响的设备不需要被隔离。
需要说明的是，CPU所影响的设备一般包括CPU输入信号所影响的设备和CPU硬接线信号所影响的设备。先对CPU输入信号进行分析，再对CPU硬接线信号输出进行分析，若检测到CPU输入信号所影响的设备和CPU硬接线信号所影响的设备均不需要被隔离时，判定CPU所影响的设备不需要被隔离。
具体地，所述检测所述CPU输入信号所影响的设备是否需要被隔离，具体包括：
检测所述CPU输入信号失效是否会引起机组逻辑降级；
若否，则判定所述CPU输入信号所影响的设备不需要被隔离。
需要说明的是，CPU下装期间会带来CPU输入信号的失效，因此需分析CPU下装期间带来的输入信号失效引起的机组逻辑降级，以一分区APU0(安全级DCS模拟量处理单元)为例，如表1所示，通过汇总输入信号，并且对输入信号的降级情况进行分析，其中例如设备反馈DCL1439JC1是影响对应分区失电后的柴油机的带载功能，但是对应的信号在其他CPU有冗余设置，不会影响柴油机的带载功能；对应KRT辐射监测***信号，根据逻辑此信号在下游逻辑为与逻辑触发报警，一个APU的下装并不会触发报警和产生机组I0；对于RPR9301/2/3CC仅仅用于PS维护功能不影响机组安全功能，通过上述分析，一分区APU0离线下装输入信号对机组不造成任何影响。因此，判定CPU输入信号所影响的设备不需要被隔离。
Figure BDA0001817153060000071
表1
具体地，所述检测所述CPU硬接线信号所影响的设备是否需要被隔离，具体包括：
检测所述CPU硬接线信号失效是否会触发机组误动作；
若否，则判定所述CPU硬接线信号所影响的设备不需要被隔离。
需要说明的是，以一分区的(安全级DCS逻辑处理单元)ALU A1-1&1-2为例，如表2所示，根据表分析，其中跳堆逻辑根据典型接线TH02-01可知，ALU A1-X和ALU A2-X逻辑为或关系，所以下装ALU A1-1&1-2不会导致对应分区的断路器打开而触发认为机组I0事件；而对于专设逻辑，根据所有专设逻辑都为或关系，对所以下装ALU A1-1&1-2不会造成此分区的专设逻辑不可用而记录机组I0事件。而对于ST70/80/02相关用于平台维护功能的，仅仅用于PS维护功能不影响机组安全功能，通过上述分析，一分区ALU A1-1&1-2离线下装输出信号对机组不造成任何影响。因此，判定CPU硬接线信号所影响的设备不需要被隔离。
Figure BDA0001817153060000081
Figure BDA0001817153060000091
表2
进一步地，在步骤S2中，所述CPU逻辑的初始状态包括所述CPU逻辑中的触发器初始状态、设定值初始状态和参数初始状态；所述CPU所影响的接口信号包括所述CPU所影响的网络信号和硬接线信号。
进一步地，在步骤S4中，所述在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态，具体包括：
在完成离线下装后，将所述CPU恢复到正常工作状态；
检查当前所述CPU逻辑的状态，并将状态变化的逻辑恢复至初始状态；
检查当前所述接口信号的状态，并将状态变化的接口信号恢复至初始状态。
具体的，所述检查所述CPU逻辑的当前状态，并将状态变化的逻辑恢复至初始状态，具体包括：
检查当前所述CPU逻辑中的触发器状态，并与记录的触发器初始状态进行对比；若不一致，则将所述触发器状态恢复至初始状态；
检查当前所述CPU逻辑中的设定值状态，并与记录的设定值初始状态进行对比；若不一致，则将所述设定值状态恢复至初始状态；
检查当前所述CPU逻辑中的参数状态，并与记录的参数初始状态进行对比；若不一致，则将所述参数状态恢复至初始状态。
需要说明的是，触发器状态可以根据SST中“触发器状态”获得，在下装某CPU前通过维护软件记录好当前的触发器状态，在完成CPU下装后再次记录触发器状态，并对前后状态进行对比，对于下装前后不一致的情况以及与其他分区不一样的状态，通过与运行沟通恢复到初态。其中，记忆单元前后状态对比如表3所示。
分区 CPU ID 功能 名字 扩展 当前值 下装后
1 ALU A1‐1 1131 SP15 D1 E31 FFR001 M1 1
1 ALU B1‐1 1133 SP15 D1 E33 FFR001 M1 1
1 ALU A2‐1 1132 SP15 D1 E32 FFR001 M1 1
1 ALU B2‐1 1134 SP15 D1 E34 FFR001 M1 1
2 ALU A1‐1 1231 SP15 D2 E31 FFR001 M1 1
3 ALU A1‐1 1331 SP15 D3 E31 FFR001 M1 1
4 ALU A1‐1 1431 SP15 D4 E31 FFR001 M1 1
2 ALU A2‐1 1232 SP15 D2 E32 FFR001 M1 1
3 ALU A2‐1 1332 SP15 D3 E32 FFR001 M1 1
4 ALU A2‐1 1432 SP15 D4 E32 FFR001 M1 1
2 ALU B1‐1 1233 SP15 D2 E33 FFR001 M1 1
3 ALU B1‐1 1333 SP15 D3 E33 FFR001 M1 1
4 ALU B1‐1 1433 SP15 D4 E33 FFR001 M1 1
2 ALU B2‐1 1234 SP15 D2 E34 FFR001 M1 1
3 ALU B2‐1 1334 SP15 D3 E34 FFR001 M1 1
4 ALU B2‐1 1434 SP15 D4 E34 FFR001 M1 1
表3
设定值状态可以根据SST中的“替代值状态”获得，在下装某CPU前通过维护软件记录好当前的设定值的状态，在完成CPU下装后再次记录设定值状态，并对前后状态进行对比，对于下装前后不一致的情况以及与其他分区不一样的状态，通过与运行沟通恢复到初态。其中，设定值前后状态对比如表4所示。
Figure BDA0001817153060000111
表4
参数状态可以根据SST中的“参数化管理”获得，在下装某CPU前通过维护软件记录好当前的参数的状态，在完成CPU下装后再次记录参数状态，并对前后状态进行对比，对于下装前后不一致的情况以及与其他分区不一样的状态，通过与运行沟通恢复到初态。其中，参数前后状态对比如表5所示。
逻辑页码 功能块 子参数 当前值 下装后
SI11 D1 E09 21 PSE007‐R21 Value 1
SI11 D1 E09 07 MRC004‐R07 In2 8.56V
SI11 D1 E09 14 PSE005‐R14 Value 1
SI11 D1 E09 03 MRC003‐R03 In2 8.54V
SI11 D1 E09 13 PSE006‐R13 Value 1
SI11 D1 E09 06 PSE004‐R06 Value 1
SI11 D1 E09 16 PSE004‐R16 Value 1
SI11 D1 E09 17 MRC003‐R17 In2 8.55V
SI11 D1 E09 18 MRC002‐R18 In2 4.77V
SI11 D1 E09 10 MRC001‐R10 In2 9V
表5
具体的，所述检查当前所述接口信号的状态，并将状态变化的接口信号恢复至初始状态，具体包括：
检查当前所述CPU所影响的网络信号的状态，并与记录的网络信号的初始状态进行对比；若不一致，则将所述网络信号的状态恢复至初始状态；
检查当前所述CPU所影响的硬接线信号的状态，并与记录的硬接线信号的初始状态进行对比；若不一致，则将所述硬接线信号的状态恢复至初始状态。
需要说明的是，接口信号为PS与KCO接口信号，分为网络信号和硬接线信号，其中硬接线信号的清单如表6所示。
Figure BDA0001817153060000121
表6
在下装前记录当前信号状态，并分析某CPU下装是否影响此信号，在TEC4(非安全级DCS逻辑组态)中强制此信号为当前状态，下装完成后在TEC4中先确认强制值和当前值一致后取消强制，对于状态不一致的应与运行单独分析并开展恢复工作，网络信号也可以用同样办法开展，不在赘述。
本发明实施例在核电机组热停工况下需要对设计变更进行CPU离线下装时，先检测待下装的CPU所影响的设备是否需要隔离，若无需隔离，则记录CPU逻辑和CPU所影响的接口信号的初始状态，并在下装完成后对所记录的状态进行逐步恢复，实现在热停工况直接开展离线下装，而不对其他不在本CPU影响设备和其他三个区域的正常运行造成影响，使核电机组稳定在热停工况，有效提高下装效率，节约机组资源，且提高机组的安全性。
实施例二
本发明实施例提供了一种核电机组联调阶段CPU离线下装的控制***，能够实现上述核电机组联调阶段CPU离线下装的控制方法的所有流程，参见图2，所述***包括：
检测模块1，用于在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；
记录模块2，用于在所述CPU所影响的设备不需要被隔离时，记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；
下装模块3，用于对所述CPU进行离线下装；
恢复模块4，用于在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态。
本发明实施例在核电机组热停工况下需要对设计变更进行CPU离线下装时，先检测待下装的CPU所影响的设备是否需要隔离，若无需隔离，则记录CPU逻辑和CPU所影响的接口信号的初始状态，并在下装完成后对所记录的状态进行逐步恢复，实现在热停工况直接开展离线下装，而不对其他不在本CPU影响设备和其他三个区域的正常运行造成影响，使核电机组稳定在热停工况，有效提高下装效率，节约机组资源，且提高机组的安全性。
综上所述，本发明提出了一种核电机组联调阶段CPU离线下装的控制方法及***，其具有较好的实用效果：恢复某一特定CPU离线下装时，按照特定的顺序隔离信号和恢复各部分DCS状态，确保不会对其余三个在运区域的工艺***运行及机组状态造成影响；有效实现机组在热停平台下进行某一特定的CPU离线下装，提高下装效率，节省机组资源，且延长机组使用寿命。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种核电机组联调阶段CPU离线下装的控制方法，其特征在于，包括：
在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；若否，则记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；
对所述CPU进行离线下装；
在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态；
CPU所影响的设备包括CPU输入信号所影响的设备和CPU硬接线信号所影响的设备；
所述检测待下装的CPU所影响的设备是否需要被隔离，具体包括：
检测所述CPU输入信号所影响的设备是否需要被隔离；
若否，则检测所述CPU硬接线信号所影响的设备是否需要被隔离；
若否，则判定所述CPU所影响的设备不需要被隔离。
2.如权利要求1所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述检测所述CPU输入信号所影响的设备是否需要被隔离，具体包括：
检测所述CPU输入信号失效是否会引起机组逻辑降级；
若否，则判定所述CPU输入信号所影响的设备不需要被隔离。
3.如权利要求2所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述检测所述CPU硬接线信号所影响的设备是否需要被隔离，具体包括：
检测所述CPU硬接线信号失效是否会触发机组误动作；
若否，则判定所述CPU硬接线信号所影响的设备不需要被隔离。
4.如权利要求3所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述CPU逻辑的初始状态包括所述CPU逻辑中的触发器初始状态、设定值初始状态和参数初始状态。
5.如权利要求4所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述CPU所影响的接口信号包括所述CPU所影响的网络信号和硬接线信号。
6.如权利要求5所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态，具体包括：
在完成离线下装后，将所述CPU恢复到正常工作状态；
检查当前所述CPU逻辑的状态，并将状态变化的逻辑恢复至初始状态；
检查当前所述接口信号的状态，并将状态变化的接口信号恢复至初始状态。
7.如权利要求6所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述检查所述CPU逻辑的当前状态，并将状态变化的逻辑恢复至初始状态，具体包括：
检查当前所述CPU逻辑中的触发器状态，并与记录的触发器初始状态进行对比；若不一致，则将所述触发器状态恢复至初始状态；
检查当前所述CPU逻辑中的设定值状态，并与记录的设定值初始状态进行对比；若不一致，则将所述设定值状态恢复至初始状态；
检查当前所述CPU逻辑中的参数状态，并与记录的参数初始状态进行对比；若不一致，则将所述参数状态恢复至初始状态。
8.如权利要求7所述的核电机组联调阶段CPU离线下装的控制方法，其特征在于，所述检查当前所述接口信号的状态，并将状态变化的接口信号恢复至初始状态，具体包括：
检查当前所述CPU所影响的网络信号的状态，并与记录的网络信号的初始状态进行对比；若不一致，则将所述网络信号的状态恢复至初始状态；
检查当前所述CPU所影响的硬接线信号的状态，并与记录的硬接线信号的初始状态进行对比；若不一致，则将所述硬接线信号的状态恢复至初始状态。
9.一种实现如权利要求1至8任一项所述的核电机组联调阶段CPU离线下装的控制方法的***，其特征在于，所述***包括：
检测模块，用于在热停工况下，检测待下装的CPU所影响的设备是否需要被隔离；
记录模块，用于在所述CPU所影响的设备不需要被隔离时，记录所述CPU逻辑的初始状态和所述CPU所影响的接口信号的初始状态；
下装模块，用于对所述CPU进行离线下装；
恢复模块，用于在完成离线下装后，将所述CPU恢复到正常工作状态，并将所述CPU逻辑和所述接口信号恢复到初始状态。
CN201811147553.4A 2018-09-29 2018-09-29 核电机组联调阶段cpu离线下装的控制方法及*** Active CN109085817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811147553.4A CN109085817B (zh) 2018-09-29 2018-09-29 核电机组联调阶段cpu离线下装的控制方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811147553.4A CN109085817B (zh) 2018-09-29 2018-09-29 核电机组联调阶段cpu离线下装的控制方法及***

Publications (2)

Publication Number Publication Date
CN109085817A CN109085817A (zh) 2018-12-25
CN109085817B true CN109085817B (zh) 2020-07-31

Family

ID=64842907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811147553.4A Active CN109085817B (zh) 2018-09-29 2018-09-29 核电机组联调阶段cpu离线下装的控制方法及***

Country Status (1)

Country Link
CN (1) CN109085817B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113189961B (zh) * 2021-04-21 2022-09-02 西安热工研究院有限公司 一种强制状态查找处理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132501A (ja) * 2000-10-23 2002-05-10 Mitsubishi Electric Corp 計装制御システム、及び制御装置用エンジニアリングツール
JP2003262696A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 原子力発電プラント向けエンジニアリングツール
CN104299661B (zh) * 2014-10-11 2017-05-03 中广核工程有限公司 一种核电站调试启动过程中的瞬态试验控制方法及***
CN106357665B (zh) * 2016-10-08 2019-04-09 中国核动力研究设计院 一种核电厂安全级显示装置

Also Published As

Publication number Publication date
CN109085817A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN102156449B (zh) 核电机组总体程序的数字化方法、***及dcs控制***
CN109085817B (zh) 核电机组联调阶段cpu离线下装的控制方法及***
CN106683727B (zh) 一种事故处理中的故障监测方法
Naito et al. A real-time expert system for nuclear power plant failure diagnosis and operational guide
CN110570960A (zh) 一种核电站控制室故障降级运行方法及***
CN112952773A (zh) 一种直流配电网保护方法及***、故障恢复方法及***
CN113835390B (zh) 基于区块链的抽水蓄能电站分布式控制方法及相关设备
CN109491285B (zh) 核电联调阶段自动处理控制器离线下装的控制方法及***
Shi et al. The design of ACPR1000 nuclear reactor protection system based on FirmSys
CN111063466B (zh) 核电厂应急柴油发电机组及延长其紧急启动时间的方法
CN107394886A (zh) 一种dlp产品供电的方法和***
CN110570961A (zh) 核电机组热停工况下单区域丧失后的状态恢复方法及***
US20240243573A1 (en) Asynchronous distributed control design using tiered automation algorithms
Iijima et al. Hitachi’s Latest Supervisory and Control System for Advanced Combined Cycle Power Plants
Dong et al. The Research on the Risk Monitor With Specific Plant Configuration at Shutdown Mode for VVER Nuclear Reactor
Kirschenbaum et al. A benchmark system for the assessment of reliability modeling methods for digital instrumentation and control sstems in nuclear plants
Yu et al. Risk Assessment of Test Cycle Change of Important Equipment in Nuclear Power Plant
CN113765093A (zh) 一种风电机组变桨***高电压穿越的控制方法和控制装置
Qian et al. STUDY ON CLASSIFICATION METHOD OF EQUIPMENT BASED ON AVAILABILITY OF NUCLEAR POWER PLANT
CN116125858A (zh) 一种基于隔离模块的电喷柴油机控制***
Kim et al. An application of dynamic safety system to pressurized water reactor
Cao et al. Research and Analysis of SBO DGs Black Startup for the HPR1000 Nuclear Power Plant
JP2023182133A (ja) 水力発電所向け制御装置及び制御方法
von Haebler et al. The PWR Protection System-Present and Future
Naito et al. Development of Instrumentation and Control Systems for UK ABWR

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant