CN109084931A - 一种传感器失调校准方法 - Google Patents

一种传感器失调校准方法 Download PDF

Info

Publication number
CN109084931A
CN109084931A CN201810794796.0A CN201810794796A CN109084931A CN 109084931 A CN109084931 A CN 109084931A CN 201810794796 A CN201810794796 A CN 201810794796A CN 109084931 A CN109084931 A CN 109084931A
Authority
CN
China
Prior art keywords
calibration
thick
code
dac
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810794796.0A
Other languages
English (en)
Other versions
CN109084931B (zh
Inventor
唐鹤
高昂
李跃峰
张浩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810794796.0A priority Critical patent/CN109084931B/zh
Publication of CN109084931A publication Critical patent/CN109084931A/zh
Application granted granted Critical
Publication of CN109084931B publication Critical patent/CN109084931B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L25/00—Testing or calibrating of apparatus for measuring force, torque, work, mechanical power, or mechanical efficiency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L27/00—Testing or calibrating of apparatus for measuring fluid pressure
    • G01L27/002—Calibrating, i.e. establishing true relation between transducer output value and value to be measured, zeroing, linearising or span error determination
    • G01L27/005—Apparatus for calibrating pressure sensors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种传感器失调校准方法，属于模拟集成电路技术领域。基于由粗校准模块、细校准模块、ADC和逻辑模块构成的校准***，通过多次粗校准和细校准产生最终的粗校准码和细校准码，其中每一次校准时，将待校准的失调电压经过校准***得到ADC的输出码，并将每一次得到的ADC的输出码通过逻辑模块产生每一次的粗校准码和细校准码反馈回校准***得到更精确的粗校准码和细校准码；最后根据最终的粗校准码和细校准码得到校准失调电压，将待校准的失调电压减去产生的校准失调电压即完成失调电压的校准。本发明可以有效的消除失调电压，提高***精度，可以适用于压力传感器的读出电路。

Description

一种传感器失调校准方法
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种传感器失调校准方法，可以适用于压力传感器读出电路。
背景技术
传统的压力传感器通常为压阻式结构，如图1所示为典型的如惠斯通电桥，每一行有两个串联的电阻构成的串联结构，串联结构的两端分别连接电源电压AVDD与电源地GND，这两个电阻大小均为R，因此两个电阻之间的电压Va或Vb为共模电压，并且相邻两行两电阻之间的电压值也相同。即：
当传感器受到外界压力时，在压力的作用下，受到压力的电阻的阻值会发生变化，并且不同大小的压力会使电阻阻值发生不同程度的变化，因此相邻两行两电阻之间会产生电压差，并且跟压力的大小呈现相关性，因此可以通过检测Va与Vb之间的差分电压信号，来实现压力的检测。通常情况下，传感器的读出电路是通过可编程增益运算放大器PGA和模数转换器ADC，进行放大和量化。
但是这种结构有着非常严重的失调问题，因为工艺的限制，电阻很难做到严格的大小相等，通常会产生一定的失配，从而使得在没有压力的情况下，Va与Vb之间仍然有电压差，即失调电压。如果这个失配很大，有可能会导致失调电压直接淹没包含压力信息的电压值信号；或者由于读出电路需要进行放大，而失调电压会参与放大，因此会导致运放失真或者ADC输入达到满偏，不能够正常量化，因此必须对失调电压进行校准。
发明内容
针对如压力传感器等器件存在的失调问题，本发明提出一种传感器的失调校准方法，具有高精度、低噪声、对时序要求较低等特点，可应用于电压读出电路等模拟前端电路***中。
本发明的技术方案为：
一种传感器失调校准方法，所述失调校准方法基于校准***，
所述校准***包括粗校准模块、细校准模块、ADC和逻辑模块，所述粗校准模块包括第一粗校准DAC、第二粗校准DAC、第一运算放大器和第二运算放大器，所述细校准模块包括细校准DAC和第三运算放大器；
所述逻辑模块的输入端连接所述ADC的输出端，用于根据所述ADC的输出码产生粗校准码DAIN和细校准码DBIN；
所述细校准DAC的输入端连接所述细校准码DBIN，其输出端连接所述第三运算放大器的第一输入端；
所述第三运算放大器的第二输入端连接共模电压，其输出端连接所述ADC的输入端；
所述第一粗校准DAC和第二粗校准DAC的输入端连接所述粗校准码DAIN或均接0；
所述第一运算放大器的输入端连接待校准的失调电压，其输出端连接所述第二运算放大器的第一输入端；
所述第二运算放大器的第二输入端连接所述第一粗校准DAC和第二粗校准DAC的输出端，其输出端连接所述第三运算放大器的第一输入端；
所述失调校准方法包括如下步骤：
a、进行多次粗校准并得到每一次的粗校准码，取最后一次粗校准得到的粗校准码为最终的粗校准码DAIN_final，其中进行第i次粗校准得到第i次的粗校准码DAIN(i)的具体步骤如下，i为正整数：
a1、设置所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，第一次粗校准时将所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数调整至最小，随后每一次粗校准时增大上一次粗校准时所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数；
a2、将所述失调电压经过所述校准***得到第i次粗校准时所述ADC的输出码DOUT_Ai，其中第i次粗校准时所述细校准DAC的输入端连接细校准码的初始值DBIN(0)＝2P -1，P为所述细校准DAC的输入比特数；
第一次粗校准时所述第一粗校准DAC和第二粗校准DAC的输入端均连接粗校准码的初始值DAIN(0)＝2N，N为所述第一粗校准DAC和第二粗校准DAC的输入比特数；
第i次粗校准时根据第i-1次粗校准得到的所述ADC的输出码DOUT_Ai-1决定所述第一粗校准DAC和第二粗校准DAC的输入码，具体为：
当第i-1次粗校准得到的所述ADC的输出码DOUT_Ai-1最高位有效时，所述第一粗校准DAC的输入端连接第i-1次粗校准得到的粗校准码DAIN(i-1)，所述第二粗校准DAC的输入端均接0；
当第i-1次粗校准得到的所述ADC的输出码DOUT_Ai-1最高位无效时，所述第二粗校准DAC的输入端连接第i-1次粗校准得到的粗校准码DAIN(i-1)，所述第一粗校准DAC的输入端均接0；
a3、将步骤a2得到的第i次粗校准时所述ADC的输出码DOUT_Ai带入到公式(1)中得到第i次的粗校准码DAIN(i)；
其中Vfull_coarse为所述第二运算放大器第二输入端的输入信号电压摆幅，Vadc_full为所述ADC输入信号的电压摆幅，GainB_Ai为第i次粗校准时所述第二运算放大器的增益，GainC_Ai为第i次粗校准时所述第三运算放大器的增益，M为所述ADC的输出比特数；
b、进行多次细校准并得到每一次的细校准码，取最后一次细校准得到的细校准码为最终的细校准码DBIN_final，其中进行第j次细校准得到第j次的细校准码DBIN(j)的具体步骤如下，j为正整数：
b1、设置所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，第一次细校准时增大最后一次粗校准时所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，随后每一次细校准时增大上一次细校准时所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数；
b2、将所述失调电压经过所述校准***得到第j次细校准时所述ADC的输出码DOUT_Bj，其中第j次细校准时所述细校准DAC的输入端连接第j-1次细校准得到的细校准码DBIN(j-1)，第一次细校准时所述细校准DAC的输入端连接所述细校准码的初始值DBIN(0)；
所述第j次细校准时所述第一粗校准DAC和第二粗校准DAC的输入码根据第j-1次细校准时所述ADC的输出码DOUT_Bj决定，第一次细校准时所述第一粗校准DAC和第二粗校准DAC的输入码根据最后一次粗校准时所述ADC的输出码DOUT_Afinal决定，具体为：
当第j-1次细校准得到的所述ADC的输出码DOUT_Bj-1或最后一次粗校准得到的所述ADC的输出码DOUT_Afinal的最高位有效时，所述第一粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第二粗校准DAC的输入端均接0；
当第j-1次细校准得到的所述ADC的输出码DOUT_Bj-1或最后一次粗校准得到的所述ADC的输出码DOUT_Afinal的最高位无效时，所述第二粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第一粗校准DAC的输入端均接0；
b3、将步骤b2得到的第j次细校准时所述ADC的输出码DOUT_Bj带入到公式(2)中得到第j次细校准的细校准码DBIN(j)：
其中Vfull_fine为所述细校准DAC输出信号的电压摆幅，GainC_Bj为第j次细校准时所述第三运算放大器的增益；
c、增大所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，将所述失调电压经过所述校准***得到的所述ADC的输出码即为校准失调电压，其中所述细校准DAC的输入码设置为所述最终细校准码DBIN_final；
所述第一粗校准DAC和第二粗校准DAC的输入码根据最后一次细校准得到的所述ADC的输出码DOUT_Bfinal决定，具体为：
当最后一次细校准得到的所述ADC的输出码DOUT_Bfinal的最高位有效时，所述第一粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第二粗校准DAC的输入端均接0；
当最后一次细校准得到的所述ADC的输出码DOUT_Bfinal的最高位无效时，所述第二粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第一粗校准DAC的输入端均接0；
d、将所述失调电压减去所述校准失调电压。
具体的，所述失调校准方法分别经过两次粗校准和两次细校准得到所述校准失调电压。
具体的，所述第一粗校准DAC、第二粗校准DAC和细校准DAC均为R2R结构。
本发明的有益效果为：本发明提出的失调校准方法，采用粗校准和细校准两级校准的结构，通过多次粗校准和细校准，可以有效的消除失调电压，提高***精度；同时校准算法可以跟正常的工作时序相兼容，降低了***设计难度；由于采用两级校准，粗校准和细校准可以多次叠加，因此运算放大器和ADC自身的失调也可以通过本发明的方法进行校准，使***拥有更高的精度；一些实施例中，第一粗校准DAC、第二粗校准DAC和细校准DAC采用R2R电阻型DAC，具有高线性度高精度的优点，可以进一步提升***精度；本发明比较适用于利用压力传感器的读出电路，对压力传感器的失调电压进行校准，可以有效减小失调电压，提高***精度，兼容正常的工作时序，降低***设计难度。
附图说明
图1为传统压力传感器惠斯通电桥读出电路的结构框图。
图2为本发明提出的一种传感器失调校准方法基于的失调***应用在压力传感器读出电路时的***框图。
图3为本发明提出的一种传感器失调校准方法的流程图。
图4为本发明提出的一种传感器失调校准方法在相同的待校准的失调电压下，不同增益与得到的校准失调电压的仿真图。
图5为本发明提出的一种传感器失调校准方法在相同倍数下，不同的待校准失调电压与得到的校准失调电压仿真图。
具体实施方式
下面结合附图和具体实施，详细描述本发明的技术方案。
本发明提出的失调校准方法，基于校准***，如图2所示是校准***的结构示意图，包括数模转换器DAC和逻辑模块，另外还要配合模数转换器ADC的三级可编程增益运算放大器PGA。三级可编程增益运算放大器PGA包括三个级联的可编程增益的运算放大器，分别为第一运算放大器A、第二运算放大器B和第三运算放大器C，这三级运算放大器对应的增益分别为GainA、GainB和GainC，其中第一运算放大器A为差分输入差分输出结构，输入端连接待校准的失调电压，本实施例中以校准惠斯通电桥的失调电压为例，则第一运算放大器A的输入端连接惠斯通电桥的差分输出，输出端连接第二运算放大器B的第一输入端。
第二运算放大器B为差分输入单端输出结构，其输入由两部分组成，一部分是其第一输入端连接的第一运算放大器A的输出，一部分是其第二输入端连接的第一粗校准DAC和第二粗校准DAC的输出，两个输入端连接的信号的差值构成总的差分输入电压，其输出端连接第三运算放大器C的第一输入端。
因此第二级运算放大器B的输入输出表达式为：
VoutB＝(Vab·GainA-Vdac_coarse)GainB
其中Vab是惠斯通电桥中Va与Vb之差，Vdac_coarse是第一粗校准DAC和第二粗校准DAC的输出电压之差。
第三运算放大器C的第二输入端连接共模信号，可以看作一个单端输入单端输出的结构，其第一输入端作为其单端输入端，第一输入端的输入信号由两部分构成，一部分是第二运算放大器B的输出，另一部分是细校准DAC的输出，两个输入电压构成总的输入电压，其输出连接ADC的输入端。
因此第三运算放大器C的输入输出表达式为：
VoutC＝[(Vab·GainA-Vdac_coarse)GainB-Vdac_fine]GainC
Vdac_fine是细校准DAC的输出电压。
第一粗校准DAC和第二粗校准DAC均为N比特的数模转换器，N为正整数；两个N比特的第一粗校准DAC和第二粗校准DAC通过逻辑模块级联构成N+1比特的数模转换器，根据逻辑模块使能第一粗校准DAC和第二粗校准DAC，当ADC输出码最高位有效时，第一粗校准DAC的输入端连接粗校准码DAIN，第二粗校准DAC码的输入端均接0；当ADC输出码最高位无效时，第二粗校准DAC的输入端连接粗校准码DAIN，第一粗校准DAC码的输入端均接0；第一粗校准DAC和第二粗校准DAC的输出差分信号Vdac_coarse作为第二运算放大器B的第二输入端的输入信号，该输出差分信号Vdac_coarse的电压摆幅为Vfull_coarse，输出共模电压为VCM。第一运算放大器A、第二运算放大器B、第一粗校准DAC和第二粗校准DAC构成粗校准模块。
通过戴维南等效，可以得到第一粗校准DAC和第二粗校准DAC输出差分信号Vdac_coarse的表达式为：
Vdac_coarse＝[(DAIN-2N)÷2N+1·Vfull_coarse]
细校准DAC为P比特的数模转换器，P为正整数；其输入端连接逻辑模块产生的细校准码DBIN，其输出端连接到第三运算放大器C的第一输入端，细校准DAC的输出电压为Vdac_fine，输出电压摆幅为Vfull_fine，输出共模电压为VCM。第三运算放大器C和细校准DAC构成细校准模块。
通过戴维南等效，可以得到细校准DAC输出电压Vdac_fine的表达式为：
Vdac_fine＝[(DBIN-2P-1)÷2P·Vfull_fine+VCM]
细校准DAC、第一粗校准DAC和第二粗校准DAC可以采用R2R结构，或者电容型DAC。本实施例中采用R2R结构的DAC，通过开关与电阻构成一定比例的阵列，从而得到输出电压，该结构配合电阻反馈的运放具有高线性度高精度的优点，可以进一步提升***精度。
ADC为M比特的模数转换器，M为正整数；其输入端连接第三运算放大器C的输出端，输入信号的输入摆幅为Vadc_full，输出M位量化后的数字码DOUT连接到逻辑模块，由逻辑模块进行处理得到粗校准码和细校准码。
本发明提出的一种失调校准方法，在校准之前，需要对待校准的失调电压进行初步量化，通过ADC的输出信号DOUT得到初步量化的校准失调电压并反馈到粗校准模块进行粗校准，经过多次粗校准之后反馈到细校准模块进行多次细校准，得到校准失调电压，利用MCU等包含运算单元的模块在运算时将待校准的失调电压减去得到的校准失调电压即完成失调校准。图3所示是本发明提出的一种失调校准方法的流程图，下面以应用于压力传感器，第一粗校准DAC、第二粗校准DAC和细校准DAC采用R2R结构的数模转换器RDAC为例详细说明本实施例中的失调校准过程，具体步骤如下：
1.1在无压力的情况下，将PGA的三级运算放大器的倍数调整至最小，即第一运算放大器A的放大倍数为GainA_A1，第二运算放大器B的放大倍数为GainB_A1，第三运算放大器C的放大倍数为GainC_A1，第一粗校准RDAC和第二粗校准RDAC的输入均为中间码，即DAIN(0)＝2N，细校准RDAC的输入码为细校准码的初始值DBIN(0)＝2P-1，一个完整的工作周期(即待校准的失调电压经过校准***得到ADC的输出码DOUT)后，得到第一次粗校准时ADC的输出码DOUT_A1；
1.2根据第一次粗校准时ADC的输出码DOUT_A1，将其换算到第二运算放大器B的输入端，并将电压等效叠加到粗校准RDAC的输入端，得到新的粗校准码即第一次粗校准得到的粗校准码DAIN(1)，转换公式为：
1.3在进行第二次粗校准之前，逻辑模块根据第一次粗校准时ADC的输出码DOUT_A1判断是将第一次粗校准码DAIN(1)输出至第一粗校准RDAC的输入端或第二粗校准RDAC的输入端，当DOUT_A1最高位有效时，第一粗校准RDAC的输入端连接第一次粗校准码DAIN(1)，第二粗校准RDAC的输入端均接0；当DOUT_A1最高位无效时，第二粗校准RDAC的输入端连接第一次粗校准码DAIN(1)，第一粗校准RDAC的输入端均接0；
1.4同样在无压力的情况下，增大PGA三级运算放大器的倍数，即第一运算放大器A的放大倍数为GainA_A2，第二运算放大器B的放大倍数为GainB_A2，第三运算放大器C的放大倍数为GainC_A2，第一粗校准RDAC和第二粗校准RDAC的输入由步骤1.3决定，细校准RDAC的输入码保持初始值DBIN(0)＝2P-1不变，一个完整的工作周期后，得到第二次粗校准时ADC的输出码DOUT_A2；
1.5根据第二次粗校准时ADC的输出码DOUT_A2，将其换算到第二运算放大器B的输入端，并将电压等效叠加到粗校准RDAC的输入端，得到新的粗校准码即第二次粗校准得到的粗校准码DAIN(2)，转换公式为：
1.6在进行第三次粗校准之前，逻辑模块根据第二次粗校准时ADC的输出码DOUT_A2判断是将第二次粗校准码DAIN(2)输出至第一粗校准RDAC的输入端或第二粗校准RDAC的输入端，当DOUT_A2最高位有效时，第一粗校准RDAC的输入端连接第二次粗校准码DAIN(2)，第二粗校准RDAC的输入端均接0；当DOUT_A2最高位无效时，第二粗校准RDAC的输入端连接第二次粗校准码DAIN(2)，第一粗校准RDAC的输入端均接0；
1.7根据上述步骤进行多次粗校准得到每一次的粗校准码DAIN(i)，并取最后一次粗校准得到的粗校准码为最终的粗校准码DAIN_final；
1.8在无压力的情况下，继续增大最后一次粗校准时PGA三级运算放大器的倍数，即第一运算放大器A的放大倍数为GainA_B1，第二运算放大器B的放大倍数为GainB_B1，第三运算放大器C的放大倍数为GainC_B1，细校准RDAC的输入码为细校准码的初始值DBIN(0)＝2P-1，第一粗校准RDAC的输入端或第二粗校准RDAC的输入码由最后一次粗校准得到的ADC的输出码DOUT_Afinal决定，当最后一次粗校准得到的所述ADC的输出码DOUT_Afinal的最高位有效时，第一粗校准DAC的输入端连接最终粗校准码DAIN_final，第二粗校准DAC的输入端均接0；当最后一次粗校准得到的所述ADC的输出码DOUT_Afinal的最高位无效时，第二粗校准DAC的输入端连接最终粗校准码DAIN_final，第一粗校准DAC的输入端均接0；一个完整的工作周期后，得到第一次细校准时ADC的输出码DOUT_B1；
1.9根据第一次细校准时ADC的输出码DOUT_B1，将其换算到C级运算放大器的输入端，并将电压等效叠加到细校准RDAC的输入端，得到新的细校准RDAC的输入码即第一次细校准得到的细校准码DBIN(1)，换算公式为：
1.10在进行第二次粗校准之前，逻辑模块根据第一次细校准时ADC的输出码DOUT_B1判断是将最终粗校准码DAIN_final输出至第一粗校准RDAC的输入端或第二粗校准RDAC的输入端，当DAIN_final最高位有效时，第一粗校准RDAC的输入端连接最终粗校准码DAIN_final，第二粗校准RDAC的输入端均接0；当DAIN_final最高位无效时，第二粗校准RDAC的输入端连接最终粗校准码DAIN_final，第一粗校准RDAC的输入端均接0；
1.11在无压力的情况下，继续增大PGA三级运算放大器的倍数，即第一运算放大器A的放大倍数为GainA_B2，第二运算放大器B的放大倍数为GainB_B2，第三运算放大器C的放大倍数为GainC_B2，第一粗校准RDAC和第二粗校准RDAC的输入由步骤1.10决定，细校准RDAC的输入码为第一次细校准得到的细校准码DBIN(1)，一个完整的工作周期后，得到第二次细校准时ADC的输出码DOUT_B2；
1.12根据第二次细校准时ADC的输出码DOUT_B2，将其换算到C级运算放大器的输入端，并将电压等效叠加到细校准RDAC的输入端，得到新的细校准RDAC的输入码即第二次细校准得到的细校准码DBIN(2)，换算公式为：
1.13根据上述步骤进行多次细校准得到每一次的细校准码DBIN(j)，并取最后一次的细校准码为最终的细校准码DBIN_final；
1.14通过以上步骤，分别得到了最终的粗校准码DAIN_final和细校准码DBIN_final，由最后一次细校准得到的所述ADC的输出码DOUT_Bfinal决定最终粗校准码DAIN_final输入到第一粗校准DAC或第二粗校准DAC的输入端，具体为：当最后一次细校准得到的所述ADC的输出码DOUT_Bfinal的最高位有效时，所述第一粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第二粗校准DAC的输入端均接0；当最后一次细校准得到的所述ADC的输出码DOUT_Bfinal的最高位无效时，所述第二粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第一粗校准DAC的输入端均接0；而细校准DAC的输入码设置为最终细校准码DBIN_final；因此最终得到工作状态时所需的第一粗校准RDAC或第二粗校准RDAC以及细校准RDAC的输入数字码，如果需要进一步提高精度，还可以自行设定粗校准和细校准的次数；
1.15在无压力的情况下，继续增大PGA三级运算放大器的倍数，即第一运算放大器A的放大倍数为GainA_C，第二运算放大器B的放大倍数为GainB_C，第三运算放大器C的放大倍数为GainC_C，第一粗校准DAC、第二粗校准DAC和细校准DAC的输入码由步骤1.14决定，一个完整的工作周期后，得到ADC的输出码DOUT_C，DOUT_C即为经过粗校准与细校准之后得到的校准失调电压，通过MCU等包含运算单元的模块在运算时将待校准的失调电压减去得到的校准失调电压即可。
综上所述，本实施例采用线性度较高的第一粗校准RDAC、第二粗校准RDAC和细校准RDAC两级校准的结构，通过多次粗校准和细校准，可以有效的消除传感器和***电路自身的失调电压，提高了***精度；同时校准算法可以跟正常的工作时序相兼容，降低了***设计难度。
值得说明的是，本发明提出的对于失调电压的校准方法，不止适用于压力传感器，对于多种传感器读出电路，均可进行失调校准，具有广泛的应用和可移植性。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种传感器失调校准方法，其特征在于，所述失调校准方法基于校准***，
所述校准***包括粗校准模块、细校准模块、ADC和逻辑模块，所述粗校准模块包括第一粗校准DAC、第二粗校准DAC、第一运算放大器和第二运算放大器，所述细校准模块包括细校准DAC和第三运算放大器；
所述逻辑模块的输入端连接所述ADC的输出端，用于根据所述ADC的输出码产生粗校准码DAIN和细校准码DBIN；
所述细校准DAC的输入端连接所述细校准码DBIN，其输出端连接所述第三运算放大器的第一输入端；
所述第三运算放大器的第二输入端连接共模电压，其输出端连接所述ADC的输入端；
所述第一粗校准DAC和第二粗校准DAC的输入端连接所述粗校准码DAIN或均接0；
所述第一运算放大器的输入端连接待校准的失调电压，其输出端连接所述第二运算放大器的第一输入端；
所述第二运算放大器的第二输入端连接所述第一粗校准DAC和第二粗校准DAC的输出端，其输出端连接所述第三运算放大器的第一输入端；
所述失调校准方法包括如下步骤：
a、进行多次粗校准并得到每一次的粗校准码，取最后一次粗校准得到的粗校准码为最终的粗校准码DAIN_final，其中进行第i次粗校准得到第i次的粗校准码DAIN(i)的具体步骤如下，i为正整数：
a1、设置所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，第一次粗校准时将所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数调整至最小，随后每一次粗校准时增大上一次粗校准时所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数；
a2、将所述失调电压经过所述校准***得到第i次粗校准时所述ADC的输出码DOUT_Ai，其中第i次粗校准时所述细校准DAC的输入端连接细校准码的初始值DBIN(0)＝2P-1，P为所述细校准DAC的输入比特数；
第一次粗校准时所述第一粗校准DAC和第二粗校准DAC的输入端均连接粗校准码的初始值DAIN(0)＝2N，N为所述第一粗校准DAC和第二粗校准DAC的输入比特数；
第i次粗校准时根据第i-1次粗校准得到的所述ADC的输出码DOUT_Ai-1决定所述第一粗校准DAC和第二粗校准DAC的输入码，具体为：
当第i-1次粗校准得到的所述ADC的输出码DOUT_Ai-1最高位有效时，所述第一粗校准DAC的输入端连接第i-1次粗校准得到的粗校准码DAIN(i-1)，所述第二粗校准DAC的输入端均接0；
当第i-1次粗校准得到的所述ADC的输出码DOUT_Ai-1最高位无效时，所述第二粗校准DAC的输入端连接第i-1次粗校准得到的粗校准码DAIN(i-1)，所述第一粗校准DAC的输入端均接0；
a3、将步骤a2得到的第i次粗校准时所述ADC的输出码DOUT_Ai带入到公式(1)中得到第i次的粗校准码DAIN(i)；
其中Vfull_coarse为所述第二运算放大器第二输入端的输入信号电压摆幅，Vadc_full为所述ADC输入信号的电压摆幅，GainB_Ai为第i次粗校准时所述第二运算放大器的增益，GainC_Ai为第i次粗校准时所述第三运算放大器的增益，M为所述ADC的输出比特数；
b、进行多次细校准并得到每一次的细校准码，取最后一次细校准得到的细校准码为最终的细校准码DBIN_final，其中进行第j次细校准得到第j次的细校准码DBIN(j)的具体步骤如下，j为正整数：
b1、设置所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，第一次细校准时增大最后一次粗校准时所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，随后每一次细校准时增大上一次细校准时所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数；
b2、将所述失调电压经过所述校准***得到第j次细校准时所述ADC的输出码DOUT_Bj，其中第j次细校准时所述细校准DAC的输入端连接第j-1次细校准得到的细校准码DBIN(j-1)，第一次细校准时所述细校准DAC的输入端连接所述细校准码的初始值DBIN(0)；
所述第j次细校准时所述第一粗校准DAC和第二粗校准DAC的输入码根据第j-1次细校准时所述ADC的输出码DOUT_Bj决定，第一次细校准时所述第一粗校准DAC和第二粗校准DAC的输入码根据最后一次粗校准时所述ADC的输出码DOUT_Afinal决定，具体为：
当第j-1次细校准得到的所述ADC的输出码DOUT_Bj-1或最后一次粗校准得到的所述ADC的输出码DOUT_Afinal的最高位有效时，所述第一粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第二粗校准DAC的输入端均接0；
当第j-1次细校准得到的所述ADC的输出码DOUT_Bj-1或最后一次粗校准得到的所述ADC的输出码DOUT_Afinal的最高位无效时，所述第二粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第一粗校准DAC的输入端均接0；
b3、将步骤b2得到的第j次细校准时所述ADC的输出码DOUT_Bj带入到公式(2)中得到第j次细校准的细校准码DBIN(j)：
其中Vfull_fine为所述细校准DAC输出信号的电压摆幅，GainC_Bj为第j次细校准时所述第三运算放大器的增益；
c、增大所述第一运算放大器、第二运算放大器和第三运算放大器的放大倍数，将所述失调电压经过所述校准***得到的所述ADC的输出码即为校准失调电压，其中所述细校准DAC的输入码设置为所述最终细校准码DBIN_final；
所述第一粗校准DAC和第二粗校准DAC的输入码根据最后一次细校准得到的所述ADC的输出码DOUT_Bfinal决定，具体为：
当最后一次细校准得到的所述ADC的输出码DOUT_Bfinal的最高位有效时，所述第一粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第二粗校准DAC的输入端均接0；
当最后一次细校准得到的所述ADC的输出码DOUT_Bfinal的最高位无效时，所述第二粗校准DAC的输入端连接所述最终粗校准码DAIN_final，所述第一粗校准DAC的输入端均接0；
d、将所述失调电压减去所述校准失调电压。
2.根据权利要求1所述的传感器失调校准方法，其特征在于，所述失调校准方法分别经过两次粗校准和两次细校准得到所述校准失调电压。
3.根据权利要求1所述的传感器失调校准方法，其特征在于，所述第一粗校准DAC、第二粗校准DAC和细校准DAC均为R2R结构。
CN201810794796.0A 2018-07-19 2018-07-19 一种传感器失调校准方法 Expired - Fee Related CN109084931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810794796.0A CN109084931B (zh) 2018-07-19 2018-07-19 一种传感器失调校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810794796.0A CN109084931B (zh) 2018-07-19 2018-07-19 一种传感器失调校准方法

Publications (2)

Publication Number Publication Date
CN109084931A true CN109084931A (zh) 2018-12-25
CN109084931B CN109084931B (zh) 2020-05-01

Family

ID=64837907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810794796.0A Expired - Fee Related CN109084931B (zh) 2018-07-19 2018-07-19 一种传感器失调校准方法

Country Status (1)

Country Link
CN (1) CN109084931B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210389189A1 (en) * 2020-06-10 2021-12-16 SK Hynix Inc. Temperature sensor and method for controlling the temperature sensor
CN115563475A (zh) * 2022-10-25 2023-01-03 南京工业大学 一种挖掘机液压***的压力软传感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103840827A (zh) * 2013-12-19 2014-06-04 北京时代民芯科技有限公司 一种流水线adc级间增益校准方法
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
US20140245808A1 (en) * 2013-03-01 2014-09-04 Honeywell International Inc. System and method for automated shunt calibration of a sensor
CN107359878A (zh) * 2017-08-17 2017-11-17 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法
CN107453756A (zh) * 2017-08-17 2017-12-08 电子科技大学 一种用于流水线adc的前端校准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140245808A1 (en) * 2013-03-01 2014-09-04 Honeywell International Inc. System and method for automated shunt calibration of a sensor
CN103840827A (zh) * 2013-12-19 2014-06-04 北京时代民芯科技有限公司 一种流水线adc级间增益校准方法
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN107359878A (zh) * 2017-08-17 2017-11-17 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法
CN107453756A (zh) * 2017-08-17 2017-12-08 电子科技大学 一种用于流水线adc的前端校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
史帅帅等: "一款12_Bit_1_GS_s射频采样的流水线模数转换器设计", 《电子与封装》 *
牛胜普: "一种基于最小量化误差流水线ADC校准算法", 《电子与封装》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210389189A1 (en) * 2020-06-10 2021-12-16 SK Hynix Inc. Temperature sensor and method for controlling the temperature sensor
CN115563475A (zh) * 2022-10-25 2023-01-03 南京工业大学 一种挖掘机液压***的压力软传感器

Also Published As

Publication number Publication date
CN109084931B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
CN101133556B (zh) 乘法数字到模拟转换器及包含其的管线模拟到数字转换器
CN112019217B (zh) 流水线型逐次逼近模数转换器及转换方法
CN101854174B (zh) 一种流水线型模数转换器及其子转换级电路
TW201014194A (en) Data conversion circuitry and method therefor
US7924202B2 (en) Integrated circuit device and electronic instrument
CN101222230A (zh) 可校准电容失配和有限增益误差的流水线型模数转换器
US7486218B2 (en) Cyclic analog-to-digital converter
CN106100639A (zh) 一种具有误差自动校正的单斜式模数转换器
CN107579740B (zh) 提高流水线模数转换器输出精度的方法及模数转换器
US20230117529A1 (en) Analog-to-digital conversion circuit with improved linearity
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN109084931A (zh) 一种传感器失调校准方法
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
WO2011104761A1 (ja) パイプライン型ａ／ｄコンバータおよびａ／ｄ変換方法
Wang et al. A 12-bit 20-MS/s pipelined ADC with nested digital background calibration
CN109462399B (zh) 一种适用于逐次逼近模数转换器的后台电容失配校准方法
CN110620582A (zh) 一种用于流水线模数转换器的电容失配校准方法
KR20010110971A (ko) Ａ/ｄ 변환기 및 ａ/ｄ 변환 방법
JP3942383B2 (ja) アナログ−デジタル変換回路
Song et al. a Enob 10.3 bit, 103 μW On-Chip Calibration SAR ADC
Fang et al. CMOS 12 bits 50kS/s micropower SAR and dual-slope hybrid ADC
JP2019054512A (ja) ノイズ除去を備えたアナログデジタル変換器
CN112737584B (zh) 一种片内全集成电容失配校准电路
WO2022241698A1 (zh) 模数转换电路、集成芯片、显示装置及模数转换方法
KR20060109397A (ko) 로그함수를 구현하는 파이프라인 구조 아날로그 디지털변환기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200501