CN109061430A - 一种半导体间界面态密度和俘获截面的测试方法 - Google Patents

一种半导体间界面态密度和俘获截面的测试方法 Download PDF

Info

Publication number
CN109061430A
CN109061430A CN201810857911.4A CN201810857911A CN109061430A CN 109061430 A CN109061430 A CN 109061430A CN 201810857911 A CN201810857911 A CN 201810857911A CN 109061430 A CN109061430 A CN 109061430A
Authority
CN
China
Prior art keywords
section
capture cross
interface state
state density
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810857911.4A
Other languages
English (en)
Inventor
余学功
胡泽晨
董鹏
杨德仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201810857911.4A priority Critical patent/CN109061430A/zh
Publication of CN109061430A publication Critical patent/CN109061430A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种半导体间界面态密度和俘获截面的测试方法,包括以下步骤:(1)在半导体薄片表面生长同质或异质的半导体薄膜,进而形成同质结或异质结;(2)对上述同质结或异质结上生长金属薄膜后,在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷Nit的瞬态电容;(3)对上述电荷Nit关于时间t求导,求得在不同测试温度下电荷的发射速率ep;(4)在不同的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。利用本发明,可以获取俘获截面与界面态密度随能级位置的分布,应用广泛。

Description

一种半导体间界面态密度和俘获截面的测试方法
技术领域
本发明属于半导体技术领域,尤其是涉及一种半导体间界面态密度和俘获截面的测试方法。
背景技术
随着硅片尺寸的不断增大,8英寸以及12英寸硅中会存在原生缺陷,降低器件的成品率;同时随着器件线宽的逐年降低,对硅片的要求又在逐年提高,因此外延硅片由于可以避免原生缺陷而被采用以提高大尺寸芯片的成品率及质量。
但是外延硅片中的界面也会存在界面缺陷,界面缺陷会作为载流子的复合中心,导致漏电流的增加,从而在半导体器件中增加了硅基器件低频下的噪声信号,甚至会导致集成电路的失效。
因此,充分有效的检测半导体间的界面态密度以及俘获截面的变化变得更加重要,对于器件性能的分析、预测与工艺的改进都具有着重要的学术与实际生产意义。
众所周知,很多半导体间的界面缺陷,包括但不仅限于硅-硅界面,都会在硅的禁带中会引入一系列连续分布的能级,并且各能级上对应的界面态密度与俘获截面而发生数个数量级的变化。
然而,目前广泛使用的相关测量技术,包括高-低频C/V测试、深能级瞬态谱测试都不能获取俘获截面随能级位置分布的变化,而是采用了恒定的俘获截面。显然,这与实际情形不符。而这将进一步地影响到界面态密度随能及分布测试结果的准确性。
因此,目前需要寻找一种新的有效的测试方法,实现半导体间界面态密度和俘获截面随能级分布的测试方法,这对于理解与调制半导体元器件的性能有着重要的意义。
发明内容
本发明的目的在于提供一种新型的测试方法,实现半导体间界面态密度和俘获截面随能级分布的测试。
本发明采用如下技术方案:一种半导体间界面态密度和俘获截面的测试方法,包括以下步骤:
(1)在半导体(如硅、锗等)薄片表面生长同质或异质的半导体(如硅、锗等)薄膜,进而形成同质结或异质结;所述半导体薄片的厚度为300-800μm,半导体薄膜的厚度为2-20μm;
(2)对上述同质结或异质结上生长金属(如金、铝等)薄膜后,在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷Nit的瞬态电荷;
(3)对上述电荷Nit关于时间t求导,求得在不同测试温度下电荷的发射速率ep
(4)在不同的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。
步骤(1)的主要作用是:制得计算界面态密度NT和俘获截面σ所需的同质结或异质结。
作为优选,步骤(1)中,所述半导体薄片的电阻率介于0.001–50Ω.cm之间,导电类型为n型或者p型。
作为优选,步骤(1)中,半导体薄片上的半导体薄膜的生长方法包括但不局限于化学气相外延法、金属有机化学气相外延法、液相外延法、分子束外延法、固相外延法、离子束外延法;半导体薄膜的导电类型为n型或者p型。
因此,半导体薄片表面生长半导体薄膜可以形成同质同型结、同质异型结、异质同型结或异质异型结四种类型。
作为优选,步骤(2)中,金属薄膜类型包括但不局限于金、铝,其厚度介于50-150nm之间;金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发法、热蒸发法。
作为优选,步骤(2)中瞬态电容测试的温度和步骤(3)中电荷的发射速率所处的温度需保持一致,为100-450K。
步骤(3)中,表面电荷Nit由以下公式求得:
其中,A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V是金属薄膜上的电压,NA为半导体衬底中掺杂浓度,Nit代表外延层中的电荷数,ε1为半导体衬底的介电常数,d1和dR分别为外延层和耗尽层的厚度。
步骤(4)中,界面态密度NT和俘获截面σp的关系由以下公式求得:
Nit=Nit0+NT(EF0-ET)
其中,T是温度,ep为电荷发射速率,γ为俘获常数,k为玻尔兹曼常数,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级。
本发明提出基于变温瞬态电容谱的测试技术,实现了半导体间界面态密度和俘获截面随能级分布的测试,可用于器件性能的分析、预测以及工艺的改进。相较于常用的高-低C/V测试、深能级瞬态谱测试技术测试结果更为准确,而且对于设备的操作要求较低,便于科学和产业界推广使用。
附图说明
图1是本发明实施例中外延生长p/p+同质结能带图;
图2是本发明实施例中外延生长p/p+同质结瞬态电容和表面电荷随时间变化的函数图;
图3是本发明实施例中界面缺陷态密度与俘获截面随能级分布的变化图。
具体实施方式
下面将结合说明书附图与具体实施方式对本发明做进一步详细的描述。
实施例1
(1)利用化学气相外延的方法,在厚度为600μm,电阻率为2Ω.cm的p型硅片表面外延生长厚度10μm的p+硅薄膜。相应的能带图如图1所示,上图和下图分别对应了零偏压时以及偏压V>0时的能带情况,其中,Ec为导带顶,Ev为价带底,EF为费米能级。从图中可以看出,在金薄膜上施加正向脉冲电压,电荷可以注入晶界中并填充施主态。态上的非平衡空穴需要通过在零偏压下发射空穴来弛豫。
(2)利用热蒸发的方法在上述同质结上生长的p+硅薄膜表面蒸镀面积为1mm2,厚度为100nm的金薄膜,用DLTS进行不同温度下瞬态电容的测试,得到同质结瞬态电容和界面电荷随释放时间的变化,相应的曲线如图2所示,横坐标是测试时间,左纵坐标是瞬态电容,右纵坐标是电荷密度。
(3)进一步地,计算得到表面电荷Nit,具体公式如下:
其中,A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V是金属薄膜上的电压,NA为Si衬底中掺杂浓度,Nit代表外延层中的电荷数,εSi为Si衬底的介电常数,d1和dR分别为外延层和耗尽层的厚度,ξ12=0.06eV为金和硅的功函数差,在此可忽略不计。
由上述公式计算求得电荷密度Nit
(4)将步骤(3)中求得的Nit作关于释放时间t的偏导数,根据以下公式求得MIS结构的界面态密度NT和俘获截面σp
Nit=Nit0+NT(EF0-ET)
其中,T是温度,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级。
由上述公式求得界面态密度NT和俘获截面σp随能级分布的变化,如图3所示。
本发明得到的界面态密度和俘获截面随能级分布测试结果的准确性大大提高,可用于进行器件性能的分析、预测研究以及工艺的改进。
以上所述仅为本发明的优先实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改,均在本发明的保护范围之内。

Claims (7)

1.一种半导体间界面态密度和俘获截面的测试方法,其特征在于,包括以下步骤:
(1)在半导体薄片表面生长同质或异质的半导体薄膜,进而形成同质结或异质结;所述半导体薄片的厚度为300-800μm,半导体薄膜的厚度为2-20μm;
(2)对上述同质结或异质结上生长金属薄膜后,在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷Nit的瞬态电荷;
(3)对上述电荷Nit关于时间t求导,求得在不同测试温度下电荷的发射速率ep
(4)在不同的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。
2.根据权利要求1所述的半导体间界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,所述半导体薄片的类型包括但不局限于硅、锗,电阻率为0.001–50Ω.cm,导电类型为n型或者p型。
3.根据权利要求1所述的半导体间界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,所述半导体薄膜的类型包括但不局限于硅、锗,导电类型为n型或者p型。
4.根据权利要求1所述的半导体间界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,半导体薄膜的生长方法包括但不局限于化学气相外延法、金属有机化学气相外延法、液相外延法、分子束外延法、固相外延法、离子束外延法。
5.根据权利要求1所述的半导体间界面态密度和俘获截面的测试方法,其特征在于,步骤(2)中,所述金属薄膜的类型包括但不局限于金、铝,金属薄膜的厚度为50-150nm。
6.根据权利要求1所述的半导体间界面态密度和俘获截面的测试方法,其特征在于,步骤(2)中,金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发法、热蒸发法。
7.根据权利要求1所述的半导体间界面态密度和俘获截面的测试方法,其特征在于,步骤(2)中所述的测试温度T的范围介于100–450K之间。
CN201810857911.4A 2018-07-31 2018-07-31 一种半导体间界面态密度和俘获截面的测试方法 Withdrawn CN109061430A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810857911.4A CN109061430A (zh) 2018-07-31 2018-07-31 一种半导体间界面态密度和俘获截面的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810857911.4A CN109061430A (zh) 2018-07-31 2018-07-31 一种半导体间界面态密度和俘获截面的测试方法

Publications (1)

Publication Number Publication Date
CN109061430A true CN109061430A (zh) 2018-12-21

Family

ID=64831952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810857911.4A Withdrawn CN109061430A (zh) 2018-07-31 2018-07-31 一种半导体间界面态密度和俘获截面的测试方法

Country Status (1)

Country Link
CN (1) CN109061430A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111855704A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN111856237A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 一种深能级瞬态谱测试方法、装置及存储介质
CN114216939A (zh) * 2021-12-14 2022-03-22 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、***及存储介质

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111855704A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN111856237A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 一种深能级瞬态谱测试方法、装置及存储介质
CN111856237B (zh) * 2020-07-28 2022-09-13 哈尔滨工业大学 一种深能级瞬态谱测试方法、装置及存储介质
CN111855704B (zh) * 2020-07-28 2024-01-12 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN114216939A (zh) * 2021-12-14 2022-03-22 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、***及存储介质
CN114216939B (zh) * 2021-12-14 2024-01-30 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、***及存储介质

Similar Documents

Publication Publication Date Title
Rao et al. 85–440 K temperature sensor based on a 4H-SiC Schottky diode
CN109061430A (zh) 一种半导体间界面态密度和俘获截面的测试方法
CN109116209A (zh) 一种氧化硅-硅界面态密度和俘获界面的测试方法
Voitsekhovskii et al. Hysteresis phenomena in Mis structures based on graded-gap MBE Hgcdte with a two-layer plasma-chemical insulator SIO 2/SI 3 N 4
US5943552A (en) Schottky metal detection method
Zubkov et al. Temperature admittance spectroscopy of boron doped chemical vapor deposition diamond
Brezeanu et al. High temperature sensors based on silicon carbide (SiC) devices
Boutchich et al. Amorphous silicon diamond based heterojunctions with high rectification ratio
Voitsekhovskii et al. Differential Resistance of Space Charge Region in MIS Structures Based on Graded-Gap MBE n-Hg 1–x Cd x Te (x= 0.23) in a Wide Temperature Range
CN111900097B (zh) 检测宽禁带半导体中深能级缺陷态的方法
CN109085486A (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
Liao et al. High‐Temperature and High‐Electron Mobility Metal‐Oxide‐Semiconductor Field‐Effect Transistors Based on N‐Type Diamond
Khosa et al. Electrical properties of 4H-SiC MIS capacitors with AlN gate dielectric grown by MOCVD
Nanver et al. Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon
Voitsekhovskii et al. Special Features of Admittance in Mis Structures Based on Graded-Gap MBE n-Hg 1–x Cd x Te (x= 0.31–0.32) in a Temperature Range OF 8–300 K
Voitsekhovskii et al. Peculiarities of Determining the Dopant Concentration in the Near-Surface Layer of a Semiconductor by Measuring the Admittance of MIS Structures Based on P-Hg 0.78 Cd 0.22 Te Grown by Molecular Beam Epitaxy
CN110783218B (zh) 一种碳化硅外延晶片掺杂浓度三轴型测试方法
Atabaev et al. Fast Switching 4H‐SiC Pin Structures Fabricated by Low Temperature Diffusion of Al
Mannan Defect characterization of 4H-SiC by deep level transient spectroscopy (DLTS) and influence of defects on device performance
Matsushima et al. Suppression of charge accumulation on termination area of 4H-SiC power devices
Voitsekhovskii et al. Admittance in MIS Structures Based on Graded-GAP MBE p-Hg 1–х Cd х Te (x= 0.22–0.23) in the Strong Inversion Mode
Afandiyeva et al. Self-assembled patches in PtSi/n-Si (111) diodes
Sidorov et al. Effect of Surface Treatment on the Charge Density at the Interface between GdHgTe Epitaxial Films and Al O Grown by Atomic Layer Deposition
Perný et al. Behaviour of amorphous silicon carbide in Au/a-SiC/Si heterostructures prepared by PECVD technology using two different RF modes
Yamada et al. Search for midgap levels in 3C-SiC grown on Si substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181221

WW01 Invention patent application withdrawn after publication