CN109037169B - 封装模具、封装结构、封装方法和摄像头模组 - Google Patents
封装模具、封装结构、封装方法和摄像头模组 Download PDFInfo
- Publication number
- CN109037169B CN109037169B CN201810739860.5A CN201810739860A CN109037169B CN 109037169 B CN109037169 B CN 109037169B CN 201810739860 A CN201810739860 A CN 201810739860A CN 109037169 B CN109037169 B CN 109037169B
- Authority
- CN
- China
- Prior art keywords
- packaging
- photosensitive
- chip
- photosensitive chip
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000000903 blocking effect Effects 0.000 claims abstract description 34
- 206010070834 Sensitisation Diseases 0.000 claims description 13
- 230000008313 sensitization Effects 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000013013 elastic material Substances 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 2
- 239000003292 glue Substances 0.000 description 29
- 238000003825 pressing Methods 0.000 description 15
- 238000012858 packaging process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000003466 welding Methods 0.000 description 6
- 239000000565 sealant Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开一种封装模具,用于形成封装支架以将感光芯片封装在基板上,封装模具包括上模具和下模具,上模具包括上模具本体和的设置在上模具本体上的压杆,感光芯片具有远离基板的上表面,感光芯片的上表面具有感光区域和位于感光区域外并环绕感光区域的非感光区域,压杆包括依次相连的主体部、椎形部和阻隔部,阻隔部为环状结构围绕感光芯片的感光区域并抵靠于感光芯片的非感光区域,封装支架形成在压杆的椎形部及感光芯片的非感光区域外侧将感光芯片封装在基板上。封装模具能有效地提高产品的良率。本发明还涉及一种封装结构、封装方法和摄像头模组。
Description
技术领域
本发明涉及半导体封装技术领域,特别是涉及一种封装模具、封装结构、封装方法和摄像头模组。
背景技术
电子技术的发展使得电路板上的元件的集成度越来越高,互补金属氧化物半导体(CMOS,Complementary-Metal-Oxide-Semiconductor)图像传感器、电荷耦合元件(CCD,Charge Couple Device)等用于感测光线的感光芯片都需要封装于电路板上,其应用十分广泛。例如,手机等电子设备一般都配置有摄像头模组,包括前置摄像头和后置摄像头。摄像头模组包括电路板、感光芯片、滤光片、镜头组件等部件。其中,感光芯片封装在电路板上,使感光芯片与电路板之间实现电信号连接。
现有的摄像头模组为了达到小型化需求,使用塑胶封装技术来取代传统的塑胶支架,即通过塑封胶将感光芯片封装在电路板上。如图1所示,需要封装的结构包括电路板11,固定在电路板11上的感光芯片12,感光芯片12上具有感光区域13和位于感光区域13外的非感光区域,感光芯片12的非感光区域以及电路板11上分别设有焊盘14,电路板11和感光芯片12通过焊线15相互导通。由于感光区域13上设有大量微米级的微透镜,因此在感光芯片12的非感光区域还设置环形的围坝胶20将感光区域13围住以避免感光区域13在封装过程中遭受破坏,封装支架16设置在感光芯片12的四周并位于围坝胶20的外侧。
图2是现有的一种封装方法的示意图,该封装方法用于封装上述的封装结构,该封装方法包括:
步骤S1:贴片。具体为将感光芯片12粘贴在电路板11上。
步骤S2:焊线。具体为通过打金线的方式将感光芯片12上的焊盘14以及电路板11上的焊盘14连接以使感光芯片12和电路板11相互导通。
步骤S3:设置围坝胶。具体为通过画胶或喷胶的方式在感光芯片12的非感光区域设置环形的围坝胶20。
步骤S4:注塑封装。具体为将完成上述步骤的电路板11置入封装模具内,再注入塑封胶固化后形成包覆感光芯片13的四周的空间封装支架16。封装模具包括上模具31和下模具32,下模具32为电路板11的载体并与上模具31合模形成密封的塑封空间。上模具31上还设有压杆33用于压住围坝胶20以及围坝胶20下方的感光芯片13以防止塑封胶渗透至感光区域13。
现有技术的封装方法在设置围坝胶步骤中,不仅工艺复杂且还存在部分问题:第一,为了保障不渗胶,对围坝胶20的高度一致性提出了很高要求,如果感光芯片13四周围坝胶20的高度不一致,压杆33与围坝胶20压合时,压杆33与围坝胶20的接触便不能完全密封,注塑过程中,塑封胶会被冲到感光区域13。再有,围坝胶20未固化时是一种液态胶水,胶水本身的特性即流动性以及挥发性决定了在现实的生产过程是很难达到使固化后的围坝胶20高度一致性的生产要求的。因此塑封过程中存在很大的渗胶隐患。第二,对于围坝胶20的宽度以及围坝胶20距离感光区域13的距离提出很高的要求,围坝胶20位置不准确时存在着压合时对位不准的问题,并且进一步还会造成碰触金线的问题。第三,围坝胶20与塑封胶/感光芯片13还存在结合问题,即固化后的围坝胶20还有可能会脱落、移位等造成裂缝,注塑过程中及之后的工序,还会有脏点藏匿在裂缝中最后进入感光区域13造成摄像头模组成像不良。
发明内容
本发明的目的是提供一种封装模具、封装结构、封装方法和摄像头模组,能有效地提高产品的良率。
本发明实施例提供一种封装模具,用于形成封装支架以将感光芯片封装在基板上,封装模具包括上模具和下模具,上模具包括上模具本体和的设置在上模具本体上的压杆,感光芯片具有远离基板的上表面,感光芯片的上表面具有感光区域和位于感光区域外并环绕感光区域的非感光区域,压杆包括依次相连的主体部、椎形部和阻隔部,阻隔部为环状结构围绕感光芯片的感光区域并抵靠于感光芯片的非感光区域,封装支架形成在压杆的椎形部及感光芯片的非感光区域外侧将感光芯片封装在基板上。使用该封装模具封装的过程中,通过设置在压杆上阻隔部隔离塑封胶与感光芯片的感光区域,相较现有技术不用单独设置围坝胶,消除了由围坝胶带来的各种问题,不仅制作工艺简单,还能有效地提高产品的良率。
进一步地,感光芯片的非感光区域设有多个第一焊垫,阻隔部位于感光芯片的第一焊垫与感光区域之间。
进一步地,基板上设有多个第二焊垫,感光芯片上的多个第一焊垫与基板上的多个第二焊垫通过金线一对一导通连接。
进一步地,阻隔部包括内圈结构、外圈结构、以及形成在内圈结构和外圈结构之间的凹槽。通过阻隔部的内圈结构和外圈结构双层防护,更有效地隔离塑封胶与感光芯片的感光区域。
进一步地,阻隔部的材料为弹性材料。
进一步地,椎形部的外椎面与感光芯片的上表面之间的夹角α的角度范围为30度~75度。椎形部的外椎面设置合适的角度,封装模具易于脱模。
进一步地,阻隔部的外表面与椎形部的外椎面直接连接,并且阻隔部的外表面与感光芯片的上表面之间的夹角小于或等于椎形部的外椎面与感光芯片的上表面之间的夹角。
本发明实施例还提供一种封装结构,包括基板、感光芯片和封装支架,所述封装结构通过上述封装模具封装制成。
本发明实施例还提供一种摄像头模组,包括上述的封装结构。
本发明实施例还提供一种封装方法,包括:
步骤S11:将感光芯片固定在基板上;
步骤S12:将感光芯片与基板通过焊盘焊线相互导通;以及
步骤S13:利用上述的封装模具形成封装支架将感光芯片封装在基板上。
附图说明
图1是现有的一种封装模具在封装过程中的示意图。
图2是现有的一种封装方法的示意图。
图3为本发明第一实施例的封装模具在封装过程中的示意图。
图4为本发明第二实施例的封装模具在封装过程中的示意图。
图5为本发明第三实施例的封装方法的示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效,以下结合附图及实施例,对本发明的具体实施方式、结构、特征及其功效,详细说明如后。
[第一实施例]
图3为本发明第一实施例的封装模具在封装过程中的示意图,请参阅图3,封装模具200用于形成封装支架130以将感光芯片120封装在基板110上。
具体地,基板110例如为电路基板,具体可为刚性电路板(PCB,Printed CircuitBoard)或柔性电路板(FPCB,Flexible Printed Circuit Board),但并不以此为限。
感光芯片120例如为互补金属氧化物半导体图像传感器(CMOS)。感光芯片120固定在基板110上,感光芯片120例如通过黏胶等粘合剂粘贴在基板110上。
感光芯片120具有具有远离基板110的上表面120a,感光芯片120的上表面120a中部具有感光区域121,感光区域121设有大量微米级的微透镜。
感光芯片120的上表面120a还具有于感光区域121外的非感光区域122,非感光区域122环绕感光区域121,即感光芯片120的四周为非感光区域122。
本实施例中,感光芯片120的非感光区域122设有多个第一焊垫141。基板110上设有多个第二焊垫142,感光芯片120上的多个第一焊垫141与基板110上的多个第二焊垫142通过金线143一对一导通连接。
可以理解,为了方便封装,可以在基板110上设置呈阵列排布多个感光芯片120同时进行封装。
封装模具200包括相对设置的上模具210和下模具220。
上模具210包括上模具本体211和的设置在上模具本体211上的压杆212,压杆212包括依次相连的主体部2121、椎形部2122和阻隔部2123,即椎形部2122连接在主体部2121和阻隔部2123之间。其中阻隔部2123设置在靠近下模具220的一侧。
椎形部2122具有与主体部2121相连的第一端部(图未标注)以及与阻隔部2123相连的第二端部(图未标注),其中第一端部的外径大于第二端部。椎形部2122例如是圆椎或方椎。
本实施例中,椎形部2122的外椎面212a与感光芯片120的上表面120a之间具有一夹角α,该夹角α的角度范围为30度~90度,优选为30度~75度。压杆212的椎形部2122设置成合适的角度使得封装模具更容易脱模。
阻隔部2123为环状结构,阻隔部2123抵靠于感光芯片120的非感光区域122并围绕感光芯片120的感光区域121,因此,椎形部2122、阻隔部2123与感光芯片120之间围成一个空腔230使得感光芯片120的感光区域121不会被损坏。
阻隔部2123的材料可以由具有一定弹力的弹性材料制成,阻隔部2123抵靠在感光芯片120并施压后能与感光芯片120接触更紧密,防止在封装过程中渗胶进入感光区域121。
本实施例中,阻隔部2123位于感光芯片120的第一焊垫141与感光区域121之间。
阻隔部2123的外表面212b与椎形部2122的外椎面212a直接连接,并且阻隔部2123的外表面212b与感光芯片120的上表面120a之间的夹角小于或等于椎形部2122的外椎面212a与感光芯片120的上表面120a之间的夹角。优选地,阻隔部2123的外表面212b与感光芯片120的上表面120a之间的夹角与椎形部2122的外椎面212a与感光芯片120的上表面120a之间的夹角相等,即阻隔部2123的外表面212b与椎形部2122的外椎面212a属于同一个椎面。
封装支架130形成在压杆212的椎形部2122及感光芯片120的非感光区域122外侧将感光芯片120封装在基板110上,即感光芯片120的四周被封装支架130包覆。封装支架130还覆盖第一焊垫141、第二焊垫142和金线143。
下模具220为电路板110的载体并与上模具210合模后形成密封的塑封空间。在封装过程中,将液态的塑封胶注入封装模具200内,塑封胶填满封装模具200内的空间,塑封胶固化后即形成封装支架130。
由封装模具200封装形成的封装结构包括:基板110、感光芯片120和封装支架130,感光芯片120设置在基板110上,封装支架130设置在基板110上并围绕感光芯片120,封装支架130还覆盖部分感光芯片120的非感光区域122。
本实施例的封装模具200用于形成封装支架130以将感光芯片120封装在基板110上,封装模具200的上模具210设有压杆212,压杆212包括椎形部2122和阻隔部2123,阻隔部2123围绕感光芯片120的感光区域121并抵靠于感光芯片120的非感光区域122,封装支架130形成在压杆212的椎形部2122及感光芯片120的非感光区域122外侧将感光芯片120封装在基板110上。在封装过程中,通过设置在压杆212上阻隔部2123隔离塑封胶与感光芯片120的感光区域121,相较现有技术不用单独设置围坝胶,消除了由围坝胶带来的各种问题,不仅制作工艺简单,还能有效地提高产品的良率。
[第二实施例]
图4为本发明第二实施例的封装模具在封装过程中的示意图,请参阅图4,本发明第二实施例的封装模具200与第一实施例的封装模具200的结构大致相同,不同之处在于阻隔部2123的结构。具体为:
阻隔部2123包括内圈结构2124、外圈结构2125、以及形成在内圈结构2124和外圈结构2125之间的凹槽2126。
阻隔部2123的内圈结构2124和/或外圈结构2125的材料为弹性材料。例如,将内圈结构2124或外圈结构2125其中之一由弹性材料制成增加阻隔部2123抵靠于感光芯片120的紧密度,将内圈结构2124或外圈结构2125其中另一设为非弹性材料以传递由压杆施加的压力防止感光芯片120移动。
本实施例通过,阻隔部2123的内圈结构2124和外圈结构2125双层防护,更有效地隔离塑封胶与感光芯片120的感光区域121。封装模具200的其它结构请参考上述第一实施例,在此不再赘述。
[第三实施例]
图5为本发明第三实施例的封装方法的示意图,请参阅图5,该封装方法包括:
步骤S11:贴片,将感光芯片120固定在基板110上;
步骤S12:焊线,将感光芯片120与基板110通过焊盘焊线相互导通,具体为在感光芯片120上设置第一焊垫141,在基板110上设置第二焊垫142,将第一焊垫141与第二焊垫142通过金线143导通连接;以及
步骤S13:注塑封装,利用封装模具200形成封装支架130将感光芯片120封装在基板110上。封装模具200的具体结构请参考上述第一实施例或第二实施例,在此不再赘述。
[第四实施例]
本发明第四实施例为一种摄像头模块,摄像头模块包括基板110、感光芯片120、滤光片(图未绘示)、镜头组件(图未绘示)等部件。其中,感光芯片120通过上述封装模具200封装在基板110上。具体地,感光芯片120例如是CMOS图像传感器。滤光片设置在感光芯片120的上方,滤光片可以为蓝玻璃滤光片。在形成封装支架130的同时还可形成支撑滤光片的支撑结构(图未示),支撑结构嵌入封装支架130内,以将滤光片支撑在感光芯片120的上方;当然,滤光片也可由MOC(Molding On Chip)工艺直接固定于封装支架130。
以上仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (8)
1.一种封装模具(200),用于形成封装支架(130)以将感光芯片(120)封装在基板(110)上,所述封装模具(200)包括上模具(210)和下模具(220),所述上模具(210)包括上模具本体(211)和的设置在所述上模具本体(211)上的压杆(212),其特征在于,所述感光芯片(120)具有远离基板(110)的上表面(120a),所述感光芯片(120)的上表面(120a)具有感光区域(121)和位于感光区域(121)外并环绕所述感光区域(121)的非感光区域(122),所述压杆(212)包括依次相连的主体部(2121)、椎形部(2122)和阻隔部(2123),所述阻隔部(2123)为环状结构围绕所述感光芯片(120)的感光区域(121)并抵靠于所述感光芯片(120)的非感光区域(122),所述封装支架(130)形成在所述压杆(212)的椎形部(2122)及所述感光芯片(120)的非感光区域(122)外侧将所述感光芯片(120)封装在所述基板(110)上,所述阻隔部(2123)包括内圈结构(2124)、外圈结构(2125)、以及形成在所述内圈结构(2124)和所述外圈结构(2125)之间的凹槽(2126),所述内圈结构(2124)和所述外圈结构(2125)其中之一由弹性材料制成,所述内圈结构(2124)和所述外圈结构(2125)其中另一由非弹性材料制成。
2.如权利要求1所述的封装模具(200),其特征在于,所述感光芯片(120)的非感光区域(122)设有多个第一焊垫(141),所述阻隔部(2123)位于所述感光芯片(120)的第一焊垫(141)与所述感光区域(121)之间。
3.如权利要求2所述的封装模具(200),其特征在于,所述基板(110)上设有多个第二焊垫(142),所述感光芯片(120)上的多个第一焊垫(141)与所述基板(110)上的多个第二焊垫(142)通过金线(143)一对一导通连接。
4.如权利要求1所述的封装模具(200),其特征在于,所述椎形部(2122)的外椎面(212a)与所述感光芯片(120)的上表面(120a)之间的夹角α的角度范围为30度~75度。
5.如权利要求4所述的封装模具(200),其特征在于,所述阻隔部(2123)的外表面(212b)与所述椎形部(2122)的外椎面(212a)直接连接,并且所述阻隔部(2123)的外表面(212b)与所述感光芯片(120)的上表面(120a)之间的夹角小于或等于所述椎形部(2122)的外椎面(212a)与所述感光芯片(120)的上表面(120a)之间的夹角。
6.一种封装结构,包括基板(110)、感光芯片(120)和封装支架(130),其特征在于,所述封装结构通过如权利要求1至5任一项所述封装模具(200)封装制成。
7.一种摄像头模组,其特征在于,包括权利要求6所述的封装结构。
8.一种封装方法,其特征在于,包括:
步骤S11:将感光芯片(120)固定在基板(110)上;
步骤S12:将感光芯片(120)与基板(110)通过焊盘焊线相互导通;以及
步骤S13:利用如权利要求1至5任一项所述的封装模具(200)形成封装支架(130)将感光芯片(120)封装在基板(110)上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810739860.5A CN109037169B (zh) | 2018-07-06 | 2018-07-06 | 封装模具、封装结构、封装方法和摄像头模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810739860.5A CN109037169B (zh) | 2018-07-06 | 2018-07-06 | 封装模具、封装结构、封装方法和摄像头模组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109037169A CN109037169A (zh) | 2018-12-18 |
CN109037169B true CN109037169B (zh) | 2020-10-23 |
Family
ID=64641889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810739860.5A Active CN109037169B (zh) | 2018-07-06 | 2018-07-06 | 封装模具、封装结构、封装方法和摄像头模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109037169B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111276452A (zh) * | 2020-03-26 | 2020-06-12 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其封装方法 |
CN112967935B (zh) * | 2021-02-09 | 2022-04-15 | 池州昀冢电子科技有限公司 | 封装结构及其制备方法 |
CN113394117A (zh) * | 2021-06-11 | 2021-09-14 | 山东盛芯电子科技有限公司 | 一种多芯片堆叠的底层传感区域裸露方法及封装结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5395226A (en) * | 1993-02-23 | 1995-03-07 | Mitsubishi Denki Kabushiki Kaisha | Molding machine and method |
US5622873A (en) * | 1994-01-24 | 1997-04-22 | Goldstar Electron Co., Ltd. | Process for manufacturing a resin molded image pick-up semiconductor chip having a window |
WO2003069670A1 (en) * | 2002-02-18 | 2003-08-21 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method for manufacturing same |
CN1440060A (zh) * | 2002-02-20 | 2003-09-03 | 富士通株式会社 | 指纹传感器设备及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066696A (ja) * | 2006-08-10 | 2008-03-21 | Denso Corp | 半導体製造装置および半導体製造方法 |
-
2018
- 2018-07-06 CN CN201810739860.5A patent/CN109037169B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5395226A (en) * | 1993-02-23 | 1995-03-07 | Mitsubishi Denki Kabushiki Kaisha | Molding machine and method |
US5622873A (en) * | 1994-01-24 | 1997-04-22 | Goldstar Electron Co., Ltd. | Process for manufacturing a resin molded image pick-up semiconductor chip having a window |
WO2003069670A1 (en) * | 2002-02-18 | 2003-08-21 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method for manufacturing same |
CN1440060A (zh) * | 2002-02-20 | 2003-09-03 | 富士通株式会社 | 指纹传感器设备及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109037169A (zh) | 2018-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI425825B (zh) | 免調焦距影像感測器封裝結構 | |
US8563350B2 (en) | Wafer level image sensor packaging structure and manufacturing method for the same | |
KR101467699B1 (ko) | 이미지 센서의 2단 패키징 방법 | |
TWI414060B (zh) | 模造成型之免調焦距影像感測器構裝結構及其製造方法 | |
US8097895B2 (en) | Electronic device package with an optical device | |
CN109037169B (zh) | 封装模具、封装结构、封装方法和摄像头模组 | |
US20090256222A1 (en) | Packaging method of image sensing device | |
CN107911587B (zh) | 一种摄像模组封装工艺及结构 | |
CN110648981A (zh) | 一种影像传感芯片封装结构及其封装方法 | |
CN111900181A (zh) | 影像传感芯片晶圆级封装方法 | |
US20090215216A1 (en) | Packaging method of image sensing device | |
US20120098080A1 (en) | Method and package for an electro-optical semiconductor device | |
US20210193483A1 (en) | Reliable semiconductor packages | |
CN108649045B (zh) | 封装结构和摄像头模组 | |
CN210628284U (zh) | 一种影像传感芯片封装结构 | |
CN108336038B (zh) | 封装结构、封装方法和摄像头模组 | |
CN211507610U (zh) | 芯片模组 | |
CN114242796A (zh) | 一种光传感器结构及其制造方法 | |
KR20050018381A (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 | |
TWI404198B (zh) | 感測器之封裝結構與封裝方法 | |
CN107994039B (zh) | Cmos图像传感器的晶圆级封装方法 | |
KR101565519B1 (ko) | 칩 오픈 몰딩 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: No.3, Taihong Road, Kunshan high tech Industrial Development Zone, Suzhou, Jiangsu Province, 215300 Patentee after: Kunshan Qiuti Microelectronics Technology Co.,Ltd. Address before: No.3, Taihong Road, Kunshan high tech Industrial Development Zone, Suzhou, Jiangsu Province, 215300 Patentee before: KUNSHAN Q TECHNOLOGY Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |