CN109033540A - 一种芯片随机验证过程中的激励管理方法及*** - Google Patents
一种芯片随机验证过程中的激励管理方法及*** Download PDFInfo
- Publication number
- CN109033540A CN109033540A CN201810708606.9A CN201810708606A CN109033540A CN 109033540 A CN109033540 A CN 109033540A CN 201810708606 A CN201810708606 A CN 201810708606A CN 109033540 A CN109033540 A CN 109033540A
- Authority
- CN
- China
- Prior art keywords
- excitation
- random number
- accidental validation
- memory
- formation condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及芯片设计技术领域，提供一种芯片随机验证过程中的激励管理方法及***，方法包括：在随机验证过程中，对***运行状态进行监测，判断当前***运行状态是否符合预先配置的激励触发生成条件；当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，并调用预先生成的激励函数；依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励，并将激励存储到预先配置的fifo存储器中；当需要执行激励时，按照fifo的原则从fifo存储器中取出对应激励，并执行，从而实现在不需要验证人员过多参与的前提下，能优化验证***的资源配置，保证验证的效果与效率。
Description
技术领域
本发明属于芯片设计技术领域，尤其涉及一种芯片随机验证过程中的激励管理方法及***。
背景技术
随着工艺技术以及应用领域的不断发展，芯片的复杂度不断提高，相对应的，对于仿真验证工作的要求也在不断提高。不但需要进行仿真验证的功能点越来越繁复，而且验证周期的要求越来越严格。现有的芯片设计流程中，分为前端设计(逻辑设计)和后端设计(物理设计)两个阶段。前端设计主要是以通过硬件描述语言(例如verilog)来实现芯片的逻辑功能，而代码描述的正确性主要就是通过对这些代码(或是由这些代码生成的网表)的仿真验证来实现的。在标准的仿真验证流程中，需要确保的前端设计涉及到的逻辑功能的功能点，都需要通过构造相应的仿真场景，证实前段设计逻辑功能的正确性。
在现有的仿真验证中，定向验证一般是基于覆盖率驱动的，既通过分析对于功能点覆盖(或者关键代码行的覆盖)的情况来构造特定的激励来进行定向验证。而随着待验证芯片的规模不断扩大，为了提高效率，缩短验证周期，更多的随机验证被引入到基于覆盖率驱动的验证中来。通过对于覆盖率情况的分析，添加不同的随机约束来构造更多的验证场景。然后，对于随机验证无法覆盖到的功能点，再构造特定的定向验证。对于芯片验证中的随机验证，实际上都是伪随机的方式，定义一个随机种子，通过编程语言的伪随机函数(不同的语言例如verilog、C等都有自己不同的伪随机函数)，生成一个或多个随机数，通过随机数的特征作为条件，在定义的约束下为各个随机参数取值，从而构造随机验证。实际芯片随机验证中可以指定***时间、内存值等信息或者自定义一个自然数作为随机种子，前者适用于需要完全随机的情况，后者适用于需要用同一个随机种子进行恢复现场的情况。
对于随机验证中的激励生成，一般有两种方式，一种是一次性把需要进行验证的激励按照指定的随机参数全部生成；另一种是一次性只生成固定数量(预先定义好的)的激励，等这部分激励完成之后再生成定义好的数量的激励，反复进行。极端情况下可以每次只生成一条激励进行验证。但是对于随机激励的生成的两种方式，在特定场景下都存在一些问题，具体为：
第一种：一次性把需要进行验证的激励按照指定的随机参数全部生成的方式，只能应用于激励条数有限、激励复杂度不高的比较小规模的随机验证环境中，而如果应用于超过百万条激励(甚至更多)，每条激励包含几十个参数的超大规模***中，验证开始阶段，生成激励和存储激励会消耗大量资源，从而严重降低验证效率。
第二种：分步生成激励的方式具备更好的灵活性，但这是建立在验证人员的经验和对验证环境了解程度的前提下。因为对于每次生成激励个数的定义是需要在验证开始之前就通过手动方式添加的，单次生成激励个数太多，就会降低验证效率，单次生成激励太少，“等待激励完成-重新生成激励”的流程反而会影响验证的效率。
发明内容
本发明的目的在于提供一种既能在方仿真验证和激励生成/存储之间保持较优的资源配置，又能提高随机验证效率的芯片随机验证过程中的激励管理方法。
本发明是这样实现的，一种芯片随机验证过程中的激励管理方法，所述方法包括下述步骤：
在随机验证过程中，对***运行状态进行监测，判断当前***运行状态是否符合预先配置的激励触发生成条件；
当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，并调用预先生成的激励函数，所述随机数介于预先设置的所述上下边界阈值之间；
依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励，并将所述激励存储到预先配置的fifo存储器中；
当需要执行激励时，按照fifo的原则从所述fifo存储器中取出对应激励，并执行。
作为一种改进的方案，所述在随机验证过程中，对***运行状态进行监测的步骤之前还包括下述步骤：
预先设置单次激励生成过程中激励生成数量的上下边界阈值；
依据设置的所述激励生成数量的上下边界阈值，将单次激励生成的过程封装为一个激励函数，每一个激励函数对应单次生成激励的规模和激励特征信息。
作为一种改进的方案，所述方法还包括下述步骤：
预先配置激励触发生成条件，所述激励触发生成条件为所述***负载小于一常数比例参数；
预先配置一个fifo存储器，所述fifo存储器内激励的存储数量是所述上边界阈值参数的两倍。
作为一种改进的方案，当判定当前***运行状态符合所述激励触发生成条件时，所述生成一用于作为激励规模参数的随机数的步骤之前还包括下述步骤：
判断所述fifo存储器是否处于存满状态，是则控制暂停激励的生成，否则执行所述生成一用于作为激励规模参数的随机数的步骤。
作为一种改进的方案，所述方法还包括下述步骤：
判断所述fifo存储器是否处于空的状态，是则控制停止激励的取出，否则执行所述按照fifo的原则从所述fifo存储器中取出对应激励，并执行的步骤。
本发明的另一目的在于提供一种芯片随机验证过程中的激励管理***，所述***包括：
***运行状态监测模块，用于在随机验证过程中，对***运行状态进行监测；
第一判断模块，用于判断当前***运行状态是否符合预先配置的激励触发生成条件；
随机数生成模块，用于当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，所述随机数介于预先设置的所述上下边界阈值之间；
激励函数调用模块，用于调用预先生成的激励函数；
激励生成模块，用于依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励；
激励存储模块，用于将所述激励存储到预先配置的fifo存储器中；
激励取出执行模块，用于当需要执行激励时，按照fifo的原则从所述fifo存储器中取出对应激励，并执行。
作为一种改进的方案，所述***还包括：
上下边界阈值设置模块，用于预先设置单次激励生成过程中激励生成数量的上下边界阈值；
激励函数封装生成模块，用于依据设置的所述激励生成数量的上下边界阈值，将单次激励生成的过程封装为一个激励函数，每一个激励函数对应单次生成激励的规模和激励特征信息。
作为一种改进的方案，所述***还包括：
激励触发条件配置模块，用于预先配置激励触发生成条件，所述激励触发生成条件为所述***负载小于一常数比例参数；
fifo存储器配置模块，用于预先配置一个fifo存储器，所述fifo存储器内激励的存储数量是所述上边界阈值参数的两倍。
作为一种改进的方案，当判定当前***运行状态符合所述激励触发生成条件时，所述***还包括：
第二判断模块，用于判断所述fifo存储器是否处于存满状态，是则控制暂停激励的生成，否则执行所述随机数生成模块生成一用于作为激励规模参数的随机数的步骤。
作为一种改进的方案，所述***还包括：
第三判断模块，用于判断所述fifo存储器是否处于空的状态，是则控制停止激励的取出，否则执行所述激励取出执行模块按照fifo的原则从所述fifo存储器中取出对应激励，并执行的步骤。
在本发明实施例中，在随机验证过程中，对***运行状态进行监测，判断当前***运行状态是否符合预先配置的激励触发生成条件；当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，并调用预先生成的激励函数；依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励，并将激励存储到预先配置的fifo存储器中；当需要执行激励时，按照fifo的原则从fifo存储器中取出对应激励，并执行，从而实现在不需要验证人员过多参与的前提下，能优化验证***的资源配置，保证验证的效果与效率。
附图说明
图1是本发明提供的芯片随机验证过程中的激励管理方法的实现流程图；
图2是本发明提供的芯片随机验证过程中的激励管理***的结构框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明提供的芯片随机验证过程中的激励管理方法的实现流程图，其具体包括下述步骤：
在步骤S101中，在随机验证过程中，对***运行状态进行监测，判断当前***运行状态是否符合预先配置的激励触发生成条件。
在步骤S102中，当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，并调用预先生成的激励函数，所述随机数介于预先设置的所述上下边界阈值之间。
在步骤S103中，依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励，并将所述激励存储到预先配置的fifo存储器中。
在步骤S104中，当需要执行激励时，按照fifo的原则从所述fifo存储器中取出对应激励，并执行。
其中，所述在随机验证过程中，对***运行状态进行监测的步骤之前还包括下述步骤：
预先设置单次激励生成过程中激励生成数量的上下边界阈值，其中，该上下边界阈值包括用于仿真验证的硬件资源(例如内存大小)、激励(例如单条激励存储需要的空间大小)、仿真环境的复杂程度等；设置上下边界阈值的目的在于，保证仿真验证过程不会因为一次性生成激励过多而严重影响验证速度，也不会因为一次性生成激励太少浪费资源，影响验证效率。上下边界具体的值，可以通过几次仿真验证试验得出；
依据设置的所述激励生成数量的上下边界阈值，将单次激励生成的过程封装为一个激励函数，每一个激励函数对应单次生成激励的规模和激励特征信息，其中，该激励特征信息可以随机，可以固定值，也可以由一定的算法(例如最简单的，从小到大的遍历)生成。
在本发明实施例中，上述方法还包括下述步骤：
预先配置激励触发生成条件，所述激励触发生成条件为所述***负载小于一常数比例参数，该常数比例参数可以根据实际的***运行状态进行设置，其中，该激励触发生成条件可以是内存或CPU占用率的大小来判定；
预先配置一个fifo存储器，所述fifo存储器内激励的存储数量是所述上边界阈值参数的两倍，其中，该fifo存储器的深度可设置为激励数量上界的两倍，fifo存储器为满时暂停激励的生成，fifo存储器为空时暂停激励的发送。如果前面的设置比较合理，不应该出现fifo存储器为满的情况(意味着生成的激励过多，会导致过多占用资源)，除了最后一次激励发送，也不应该出现fifo存储器为空的情况(意味着激励生成太少，降低了验证效率)。
因此，当判定当前***运行状态符合所述激励触发生成条件时，所述生成一用于作为激励规模参数的随机数的步骤之前还包括下述步骤：
判断所述fifo存储器是否处于存满状态，是则控制暂停激励的生成，否则执行所述生成一用于作为激励规模参数的随机数的步骤；
判断所述fifo存储器是否处于空的状态，是则控制停止激励的取出，否则执行所述按照fifo的原则从所述fifo存储器中取出对应激励，并执行的步骤。
图2示出了本发明提供的芯片随机验证过程中的激励管理***的结构框图，为了便于说明，图中仅给出了与本发明实施例相关的部分。
芯片随机验证过程中的激励管理***包括：
***运行状态监测模块11，用于在随机验证过程中，对***运行状态进行监测；
第一判断模块12，用于判断当前***运行状态是否符合预先配置的激励触发生成条件；
随机数生成模块13，用于当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，所述随机数介于预先设置的所述上下边界阈值之间；
激励函数调用模块14，用于调用预先生成的激励函数；
激励生成模块15，用于依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励；
激励存储模块16，用于将所述激励存储到预先配置的fifo存储器中；
激励取出执行模块17，用于当需要执行激励时，按照fifo的原则从所述fifo存储器中取出对应激励，并执行。
其中，所述***还包括：
上下边界阈值设置模块18，用于预先设置单次激励生成过程中激励生成数量的上下边界阈值；
激励函数封装生成模块19，用于依据设置的所述激励生成数量的上下边界阈值，将单次激励生成的过程封装为一个激励函数，每一个激励函数对应单次生成激励的规模和激励特征信息。
所述***还包括：
激励触发条件配置模块20，用于预先配置激励触发生成条件，所述激励触发生成条件为所述***负载小于一常数比例参数；
fifo存储器配置模块21，用于预先配置一个fifo存储器，所述fifo存储器内激励的存储数量是所述上边界阈值参数的两倍。
在本发明实施例中，当判定当前***运行状态符合所述激励触发生成条件时，所述***还包括：
第二判断模块22，用于判断所述fifo存储器是否处于存满状态，是则控制暂停激励的生成，否则执行所述随机数生成模块13生成一用于作为激励规模参数的随机数的步骤；
第三判断模块23，用于判断所述fifo存储器是否处于空的状态，是则控制停止激励的取出，否则执行所述激励取出执行模块17按照fifo的原则从所述fifo存储器中取出对应激励，并执行的步骤。
上述各个模块的功能如上述方法实施例所记载，在此不再赘述。
在本发明实施例中，在随机验证过程中，对***运行状态进行监测，判断当前***运行状态是否符合预先配置的激励触发生成条件；当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，并调用预先生成的激励函数；依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励，并将激励存储到预先配置的fifo存储器中；当需要执行激励时，按照fifo的原则从fifo存储器中取出对应激励，并执行，从而实现在不需要验证人员过多参与的前提下，能优化验证***的资源配置，保证验证的效果与效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片随机验证过程中的激励管理方法，其特征在于，所述方法包括下述步骤：
在随机验证过程中，对***运行状态进行监测，判断当前***运行状态是否符合预先配置的激励触发生成条件；
当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，并调用预先生成的激励函数，所述随机数介于预先设置的所述上下边界阈值之间；
依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励，并将所述激励存储到预先配置的f i fo存储器中；
当需要执行激励时，按照f i fo的原则从所述f i fo存储器中取出对应激励，并执行。
2.根据权利要求1所述的芯片随机验证过程中的激励管理方法，其特征在于，所述在随机验证过程中，对***运行状态进行监测的步骤之前还包括下述步骤：
预先设置单次激励生成过程中激励生成数量的上下边界阈值；
依据设置的所述激励生成数量的上下边界阈值，将单次激励生成的过程封装为一个激励函数，每一个激励函数对应单次生成激励的规模和激励特征信息。
3.根据权利要求2所述的芯片随机验证过程中的激励管理方法，其特征在于，所述方法还包括下述步骤：
预先配置激励触发生成条件，所述激励触发生成条件为所述***负载小于一常数比例参数；
预先配置一个f i fo存储器，所述f i fo存储器内激励的存储数量是所述上边界阈值参数的两倍。
4.根据权利要求3所述的芯片随机验证过程中的激励管理方法，其特征在于，当判定当前***运行状态符合所述激励触发生成条件时，所述生成一用于作为激励规模参数的随机数的步骤之前还包括下述步骤：
判断所述f i fo存储器是否处于存满状态，是则控制暂停激励的生成，否则执行所述生成一用于作为激励规模参数的随机数的步骤。
5.根据权利要求4所述的芯片随机验证过程中的激励管理方法，其特征在于，所述方法还包括下述步骤：
判断所述fifo存储器是否处于空的状态，是则控制停止激励的取出，否则执行所述按照fifo的原则从所述fifo存储器中取出对应激励，并执行的步骤。
6.一种芯片随机验证过程中的激励管理***，其特征在于，所述***包括：
***运行状态监测模块，用于在随机验证过程中，对***运行状态进行监测；
第一判断模块，用于判断当前***运行状态是否符合预先配置的激励触发生成条件；
随机数生成模块，用于当判定当前***运行状态符合所述激励触发生成条件时，生成一用于作为激励规模参数的随机数，所述随机数介于预先设置的所述上下边界阈值之间；
激励函数调用模块，用于调用预先生成的激励函数；
激励生成模块，用于依据调用的所述激励函数和所述随机数，生成与所述随机数相匹配的若干个激励；
激励存储模块，用于将所述激励存储到预先配置的fifo存储器中；
激励取出执行模块，用于当需要执行激励时，按照fifo的原则从所述fifo存储器中取出对应激励，并执行。
7.根据权利要求6所述的芯片随机验证过程中的激励管理***，其特征在于，所述***还包括：
上下边界阈值设置模块，用于预先设置单次激励生成过程中激励生成数量的上下边界阈值；
激励函数封装生成模块，用于依据设置的所述激励生成数量的上下边界阈值，将单次激励生成的过程封装为一个激励函数，每一个激励函数对应单次生成激励的规模和激励特征信息。
8.根据权利要求7所述的芯片随机验证过程中的激励管理***，其特征在于，所述***还包括：
激励触发条件配置模块，用于预先配置激励触发生成条件，所述激励触发生成条件为所述***负载小于一常数比例参数；
f ifo存储器配置模块，用于预先配置一个fifo存储器，所述fifo存储器内激励的存储数量是所述上边界阈值参数的两倍。
9.根据权利要求8所述的芯片随机验证过程中的激励管理***，其特征在于，当判定当前***运行状态符合所述激励触发生成条件时，所述***还包括：
第二判断模块，用于判断所述f i fo存储器是否处于存满状态，是则控制暂停激励的生成，否则执行所述随机数生成模块生成一用于作为激励规模参数的随机数的步骤。
10.根据权利要求9所述的芯片随机验证过程中的激励管理***，其特征在于，所述***还包括：
第三判断模块，用于判断所述f i fo存储器是否处于空的状态，是则控制停止激励的取出，否则执行所述激励取出执行模块按照f i fo的原则从所述f i fo存储器中取出对应激励，并执行的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810708606.9A CN109033540B (zh) | 2018-07-02 | 2018-07-02 | 一种芯片随机验证过程中的激励管理方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810708606.9A CN109033540B (zh) | 2018-07-02 | 2018-07-02 | 一种芯片随机验证过程中的激励管理方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109033540A true CN109033540A (zh) | 2018-12-18 |
| CN109033540B CN109033540B (zh) | 2022-03-04 |
Family
ID=65521241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810708606.9A Active CN109033540B (zh) | 2018-07-02 | 2018-07-02 | 一种芯片随机验证过程中的激励管理方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109033540B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110891090A (zh) * | 2019-11-29 | 2020-03-17 | 北京声智科技有限公司 | 一种请求方法、装置、服务端、***及存储介质 |
| CN111221693A (zh) * | 2019-12-31 | 2020-06-02 | 深圳市芯天下技术有限公司 | 一种NOR flash配置模块验证方法、***、装置和存储介质 |
| CN111796975A (zh) * | 2020-07-07 | 2020-10-20 | 云知声智能科技股份有限公司 | 芯片的随机化验证方法及装置 |
| CN111859845A (zh) * | 2020-06-16 | 2020-10-30 | 眸芯科技（上海）有限公司 | 芯片内部顶层到外部顶层连线的检测***及应用 |
| CN113407408A (zh) * | 2021-06-11 | 2021-09-17 | 海光信息技术股份有限公司 | 数据传输规则验证方法、装置、设备和存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000305838A (ja) * | 1999-04-23 | 2000-11-02 | Fujitsu Ltd | Ｆｉｆｏ型メモリ |
| CN104461909A (zh) * | 2015-01-06 | 2015-03-25 | 浪潮(北京)电子信息产业有限公司 | 一种随机验证评估方法及*** |
| CN104679634A (zh) * | 2015-03-06 | 2015-06-03 | 浪潮电子信息产业股份有限公司 | 一种用于超大规模芯片仿真的自适应随机验证方法 |
| CN105631134A (zh) * | 2015-12-30 | 2016-06-01 | 山东海量信息技术研究院 | 一种用于芯片随机验证的分批随机机制 |
| CN107797846A (zh) * | 2017-09-26 | 2018-03-13 | 记忆科技(深圳)有限公司 | 一种Soc芯片验证方法 |
-
2018
- 2018-07-02 CN CN201810708606.9A patent/CN109033540B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000305838A (ja) * | 1999-04-23 | 2000-11-02 | Fujitsu Ltd | Ｆｉｆｏ型メモリ |
| CN104461909A (zh) * | 2015-01-06 | 2015-03-25 | 浪潮(北京)电子信息产业有限公司 | 一种随机验证评估方法及*** |
| CN104679634A (zh) * | 2015-03-06 | 2015-06-03 | 浪潮电子信息产业股份有限公司 | 一种用于超大规模芯片仿真的自适应随机验证方法 |
| CN105631134A (zh) * | 2015-12-30 | 2016-06-01 | 山东海量信息技术研究院 | 一种用于芯片随机验证的分批随机机制 |
| CN107797846A (zh) * | 2017-09-26 | 2018-03-13 | 记忆科技(深圳)有限公司 | 一种Soc芯片验证方法 |
Non-Patent Citations (2)
| Title |
|---|
| MICHAEL J.SCHMITZ 等: "Multisine excitation design to increase the efficiency of system identification analysis through undersampling and DFT optimization", 《MEASUREMENT》 * |
| 曹亚晨: "基于UVM的SPI设计与验证", 《万方数据库》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110891090A (zh) * | 2019-11-29 | 2020-03-17 | 北京声智科技有限公司 | 一种请求方法、装置、服务端、***及存储介质 |
| CN110891090B (zh) * | 2019-11-29 | 2023-01-31 | 北京声智科技有限公司 | 一种请求方法、装置、服务端、***及存储介质 |
| CN111221693A (zh) * | 2019-12-31 | 2020-06-02 | 深圳市芯天下技术有限公司 | 一种NOR flash配置模块验证方法、***、装置和存储介质 |
| CN111859845A (zh) * | 2020-06-16 | 2020-10-30 | 眸芯科技（上海）有限公司 | 芯片内部顶层到外部顶层连线的检测***及应用 |
| CN111859845B (zh) * | 2020-06-16 | 2024-01-19 | 眸芯科技（上海）有限公司 | 芯片内部顶层到外部顶层连线的检测***及应用 |
| CN111796975A (zh) * | 2020-07-07 | 2020-10-20 | 云知声智能科技股份有限公司 | 芯片的随机化验证方法及装置 |
| CN111796975B (zh) * | 2020-07-07 | 2024-01-30 | 云知声智能科技股份有限公司 | 芯片的随机化验证方法及装置 |
| CN113407408A (zh) * | 2021-06-11 | 2021-09-17 | 海光信息技术股份有限公司 | 数据传输规则验证方法、装置、设备和存储介质 |
| CN113407408B (zh) * | 2021-06-11 | 2024-01-26 | 海光信息技术股份有限公司 | 数据传输规则验证方法、装置、设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109033540B (zh) | 2022-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109033540A (zh) | 一种芯片随机验证过程中的激励管理方法及*** | |
| CN110245067B (zh) | 安全关键软件自动化基于需求的测试实例生成***和方法 | |
| CN108846630B (zh) | 一种资源控制***及方法 | |
| CN110471834B (zh) | 多交易渠道下的***模拟测试方法及相关设备 | |
| CN109062152A (zh) | 一种基于逻辑组态产生的Loacl变量在线监控方法 | |
| CN111522746A (zh) | 数据处理的方法、装置、设备及计算机可读存储介质 | |
| Aichernig et al. | Statistical model checking meets property-based testing | |
| Barbierato et al. | Exploiting multiformalism models for testing and performance evaluation in SIMTHESys | |
| US8443073B2 (en) | Automated performance prediction for service-oriented architectures | |
| CN113779913A (zh) | 一种面向ai多芯片***的验证平台结构和测试方法 | |
| Bidkar et al. | Virtual ECU Development for Vehicle Diagnostics Software Testing using UDS Protocol | |
| CN111580409B (zh) | 面向实时嵌入式***的故障仿真测试方法 | |
| CN117709077A (zh) | 基于网络靶场的仿真推演方法、***、电子设备和介质 | |
| CN109901999B (zh) | 基于uvm的可编程逻辑的仿真方法和*** | |
| Arcaini et al. | A pattern-oriented design framework for self-adaptive software systems | |
| JP3965068B2 (ja) | ハードウェア設計を検証するための統合テストケース言語 | |
| CN114896802A (zh) | 基于VISSIM和Python的混合自动驾驶交通流仿真方法 | |
| CN115562931A (zh) | 处理器调试模块验证方法、装置、电子设备和存储介质 | |
| Kumar et al. | Probabilistic rewrite theories: Unifying models, logics and tools | |
| CN116302901A (zh) | 一种通用验证方法学uvm验证平台的生成方法及装置 | |
| Clark et al. | Exploiting modal logic to express performance measures | |
| Buschhoff et al. | A unified approach for online and offline estimation of sensor platform energy consumption | |
| Eremeev et al. | Temporal reasoning component for real-time intelligent decision-support systems | |
| CN108549585B (zh) | 修改应用数据的方法、应用测试方法和装置 | |
| Aichernig et al. | Towards integrating statistical model checking into property-based testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |