CN109031833B - 用于ads显示模式的阵列基板及其制作方法和应用 - Google Patents

用于ads显示模式的阵列基板及其制作方法和应用 Download PDF

Info

Publication number
CN109031833B
CN109031833B CN201811238606.3A CN201811238606A CN109031833B CN 109031833 B CN109031833 B CN 109031833B CN 201811238606 A CN201811238606 A CN 201811238606A CN 109031833 B CN109031833 B CN 109031833B
Authority
CN
China
Prior art keywords
data line
pixel electrode
substrate
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811238606.3A
Other languages
English (en)
Other versions
CN109031833A (zh
Inventor
黄华
严允晟
舒适
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811238606.3A priority Critical patent/CN109031833B/zh
Publication of CN109031833A publication Critical patent/CN109031833A/zh
Priority to US16/431,445 priority patent/US10886304B2/en
Application granted granted Critical
Publication of CN109031833B publication Critical patent/CN109031833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了用于ADS显示模式的阵列基板及其制作方法和应用。阵列基板包括在基板上同侧设置的数据线、第一像素电极和第二像素电极，第一像素电极和第二像素电极同层间隔设置，所述阵列基板还包括：仅覆盖在数据线的顶壁的外表面和数据线的侧壁的外表面上的遮光层。由此，在数据线的顶壁的外表面和数据线的侧壁的外表面上设置遮光层，当该阵列基板应用于显示装置时，可以减少数据线外表面对应的液晶盒中的液晶，进而减少数据线处的漏光量；再者，数据线与像素电极之间形成的电场被遮光层屏蔽，使其不会影响到液晶分子，进而减少漏光量。

Description

用于ADS显示模式的阵列基板及其制作方法和应用
技术领域
本发明涉及显示技术领域，具体地，涉及用于ADS显示模式的阵列基板及其制作方法和应用。
背景技术
随着市场和客户发展需求，市场对显示装置的要求越来越高，为了满足现有产品设计需求，对显示装置(比如电视(TV))产品的分辨率的要求越来越高，但随着显示装置的分辨率的提高，会其光透过率就越来越低，相对市场主流VA、IPS和ADS三种显示模式，ADS显示模式的显示装置的光透过率要比VA模式和IPS模式低，为了提升ADS模式的显示装置的竞争力，其透过率有待提升。
由此，关于ADS显示模式的显示装置有待深入研究。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种用于ADS显示模式的阵列基板，该阵列基板稳定性好，其中的薄膜晶体管特性佳，使用该阵列基板的显示装置漏光少，光透过率高，或市场竞争力强。
在本发明的一个方面，本发明提供了一种用于ADS显示模式的阵列基板，所述阵列基板包括基板上同侧设置的数据线、第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极同层间隔设置。根据本发明的实施例，所述阵列基板还包括：仅覆盖在所述数据线的顶壁的外表面和所述数据线的侧壁的外表面上的遮光层。由此，在数据线的顶壁的外表面和数据线的侧壁的外表面上设置遮光层，当该阵列基板应用于显示装置时，可以减少数据线外表面对应的液晶盒中的液晶，进而减少数据线处的漏光量；再者，数据线与像素电极(包括第一像素电极和第二像素电极)之间形成的电场被遮光层屏蔽，使其不会影响到液晶分子，进而减少漏光量。
根据本发明的实施例，所述数据线顶壁的外表面上的所述遮光层的厚度大于或等于2.8微米。
根据本发明的实施例，所述遮光层的侧壁和所述遮光层的底壁之间的夹角大于或等于45度，且小于或等于90°。
根据本发明的实施例，相邻的所述遮光层的侧壁和所述遮光层的底壁的相交线与所述数据线的侧壁和所述数据线的底壁的相交线之间的距离大于或等于4.2微米。
根据本发明的实施例，所述第一像素电极在所述基板上的正投影与所述数据线在所述基板上的正投影之间有第一间隙，所述第二像素电极在所述基板上的正投影与所述数据线在所述基板上的正投影之间有第二间隙，且所述第一间隙和所述第二间隙的距离均小于或等于1微米。
根据本发明的实施例，所述第一像素电极在所述基板上的正投影与所述数据线在所述基板上的正投影有重叠区域，所述第二像素电极在所述基板上的正投影均与所述数据线在所述基板上的正投影有重叠区域。
根据本发明的实施例，所述第一像素电极和所述第二像素电极中的一个在所述基板上的正投影与所述数据线在所述基板上的正投影之间间隙的距离小于或等于1微米，且所述第一像素电极和所述第二像素电极中的另一个在所述基板上的正投影与所述数据线在所述基板上的正投影有重叠区域。
在本发明的另一方面，本发明提供了一种制作前面所述的阵列基板的方法。根据本发明的实施例，所述方法包括：在基板上形成数据线；在所述数据线的顶壁的外表面上形成预制层；对所述预制层进行加热，以使得所述预制层流向所述数据线的侧壁的外表面上，得到遮光层。由此，在数据线的顶壁的外表面和数据线的侧壁的外表面上均可形成遮光层，可以减少数据线外表面处的液晶，进而减少数据线处的漏光量；再者，数据线与后续形成的像素电极(包括第一像素电极和第二像素电极)之间形成的电场被遮光层屏蔽，使其不会影响到液晶分子，进而减少漏光量。
根据本发明的实施例，上述制作所述阵列基板的方法进一步包括：
步骤1、在所述基板上依次形成栅极、栅绝缘层和有源层；
步骤2、在完成上述步骤的基板上形成源漏极金属薄膜，所述源漏极金属薄膜覆盖所述有源层；
步骤3、在完成上述步骤的所述源漏极金属薄膜上形成初级预制层，通过构图工艺形成所述预制层；
步骤4、以所述预制层为掩膜板对所述源漏极金属薄膜刻蚀，同时形成源极、漏极和数据线，之后去除所述源极和所述漏极表面上的所述预制层；
步骤5、对所述数据线顶壁的外表面上的所述预制层进行加热，以便得到所述遮光层。
根据本发明的实施例，在步骤4之后，进一步包括对薄膜晶体管的沟道进行灰化处理的步骤。
在本发明的又一方面，本发明提供了一种ADS模式显示装置。根据本发明的实施例，所述显示装置包括前面所述的阵列基板。由此，该显示装置光透过率高，分辨率高，性能稳定，市场竞争力强。
附图说明
图1是本发明一个实施例中阵列基板的结构示意图。
图2是本发明另一个实施例中阵列基板的结构示意图。
图3是本发明另一个实施例中阵列基板的结构示意图。
图4是本发明另一个实施例中阵列基板的结构示意图。
图5是本发明另一个实施例中制作阵列基板的方法流程示意图。
图6是本发明另一个实施例中制作阵列基板的结构流程示意图。
图7是本发明另一个实施例中制作阵列基板的结构流程示意图。
图8是本发明另一个实施例中制作阵列基板的结构流程示意图。
图9是本发明另一个实施例中制作阵列基板的结构流程示意图。
图10是本发明另一个实施例中制作阵列基板的结构流程示意图。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种用于ADS显示模式的阵列基板，所述阵列基板包括基板10上同侧设置的数据线20、第一像素电极31和第二像素电极32，第一像素电极31和第二像素电极32同层间隔设置。根据本发明的实施例，参照图1，阵列基板还包括：仅覆盖在数据线20的顶壁21的外表面和数据线20的侧壁22的外表面上的遮光层40。由此，在数据线20的顶壁21的外表面和数据线20的侧壁22的外表面上设置遮光层40，可以减少数据线20外表面对应的液晶盒中的液晶，进而降低数据线20处的漏光量；再者，数据线20与像素电极(包括第一像素电极31和第二像素电极32)之间形成的电场被遮光层40屏蔽，使该电场不会影响到液晶分子，进而可进一步地减少漏光量；此外，遮光层40仅仅设置在数据线20的外表面，并不会对薄膜晶体管的特性造成不良影响，即可以保证阵列基板的电学特性以及使用稳定性。
根据本发明的实施例，本领域技术人员熟知，除了前面所述的基板、数据线、像素电极和遮光层之外，阵列基板还包括常规阵列基板所必备的结构，根据本发明的一些具体实施例，参照图1，上述阵列基板除了前面所述的基板10、数据线20、第一像素电极31、第二像素电极32和遮光层40，还包括：设置在基板10上的栅极50；设置在基板上并覆盖栅极50的栅绝缘层60；设置在栅绝缘层60上的有源层100；设置在栅绝缘层60上，并与有源层100接触设置的源极71和漏极72，其中数据线20与源极71和漏极72是通过同一步构图工艺形成；设置在源极71、漏极72和遮光层40的外表面，并覆盖暴露的栅绝缘层60的公共电极80；设置在公共电极80表面上的钝化层90，其中第一像素电极31和第二像素电极32设置在钝化层90的表面上。由此，可以实现阵列基板的使用性能。
根据本发明的实施例，形成上述各个结构的材料没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明的实施例中，形成基板10的材料包括但不限于金属(采用金属基板时，金属基板和栅极之间还会设置有缓冲层)、聚合物或玻璃；形成栅绝缘层60和钝化层90的材料选自氮化硅、氧化硅、氮氧化硅等无机材料或聚硅氧烷、亚克力、聚酰亚胺等有机绝缘材料；形成有源层100的材料包括但不限于多晶硅、非晶硅和铟镓锌氧化物；形成公共电极80和像素电极(包括第一像素电极31和第二像素电极32)的材料各自独立的包括但不限于氧化铟锡；形成源极71、漏极72和数据线20的材料各自独立的包括但不限于银、铜、铝、钼等金属，或金属合金，或导电氧化物；为了起到较好的遮光作用，形成遮光层的材料选自黑色Resin(树脂)材料(需要说明的是，树脂材料并非是完全的绝缘体，其介电常数一般为3左右，所以可以起到屏蔽电场的作用)，由此，不仅可以降低数据线20处的漏光量；再者，遮光层40可以很好的屏蔽数据线20与像素电极之间形成的电场，使该电场不会影响到液晶分子，进而进一步降低漏光量。
根据本发明的实施例，如前所述遮光层的设置可以减少数据线外表面处的漏光，为了进一步好的实现降低漏光量的效果，参照图2，数据线20顶壁21的外表面上的遮光层40的厚度d1大于或等于2.8微米，比如为2.8微米、2.9微米、3.0微米、3.1微米。由此，可以更进一步的降低漏光量，提高使用该阵列基板的显示装置的光透过率；若d1小于2.8微米，则遮光层的遮光效果相对不佳，比如在一些示例中，在保持其他条件相同的前提下，d1等于2.2微米时，漏光率为2.7％，d1等于2.8微米时，没有漏光。
根据本发明的实施例，为了更好的提高光透过率，参照图2，遮光层40的侧壁和遮光层40的底壁之间的夹角α大于或等于45度，且小于或等于90°，比如45°、50°、55°、60°、65°、70°、75°、80°、85°或90°。由此，随着夹角角度的增大，遮光层侧壁位置处的液晶量就越少，进而减少液晶导致的漏光，从而更进一步地提升光透过率。
根据本发明的实施例，为了再进一步的提升光透过率，遮光层40的侧壁和遮光层40的底壁的相交线与数据线20的侧壁和数据线20的底壁的相交线之间的距离d2大小的可由确保暗态不漏光的理论宽度、形成遮光层的工艺的边缘(工艺Margin)宽度和亮态遮光层侧壁处暗态的宽度决定的，即d2大于或等于确保暗态不漏光的理论宽度与形成遮光层的工艺的边缘宽度之和，再减去亮态遮光层侧壁处暗态的宽度。在本发明的一些实施例中，遮光层40的侧壁和遮光层40的底壁的相交线与数据线20的侧壁和数据线20的底壁的相交线之间的距离d2大于或等于4.2微米，比如4.2微米、4.5微米、4.8微米、5.0微米、5.2微米、5.5微米、5.8微米或6.0微米。其中，对d2大于或等于确保暗态不漏光的理论宽度(4μm)+形成遮光层的工艺的边缘宽度(1μm)-亮态遮光层侧壁处暗态的宽度(0.8μm)，即d2≥4μm+1μm-0.8μm＝4.2μm。由此，可以更进一步的降低漏光率，提高光透过率，进而提高显示面板的显示质量。其中，需要说明的是，亮态遮光层侧壁处暗态的宽度的物理数值为2.0μm，考虑到液晶效率，亮态遮光层侧壁处暗态的等效宽度为0.8μm。
需要说明的是，暗态不漏光的理论宽度是用软件模拟的不漏光的宽度；工艺Margin是指遮光层在制备的时候，不能完全按设计的数值制作出来，会存在工艺的偏差，这个偏差就是工艺实际能力的Margin；亮态暗态宽度(本文中是指亮态遮光层侧壁处暗态的宽度)是指在亮态的时候希望没有暗态出现，但是由于遮光层测试液晶的存在，会产生一定宽度的暗态，这个暗态的等效宽度就是亮态的暗态宽度。
根据本发明的实施例，参照图2，像素电极30包括同层设置的第一像素电极31和第二像素电极32，第一像素电极31和第二像素电极32间隔设置在遮光层40远离数据线20的一侧，在图2中，像素电极设置在钝化层90的表面上。由此，第一像素电极31和第二像素电极32间隔设置，可以产生驱动液晶的横向电场。
根据本发明的实施例，像素电极(包括第一像素电极31和第二像素电极32)和数据线之间的位置设置关系会对该阵列基板的漏光有一定的影响，为了更好地降低漏光量，在本发明的一些实施例中，参照图2，第一像素电极31在基板10上的正投影与数据线20在基板上的正投影之间有第一间隙，第二像素电极32在基板10上的正投影均与数据线20在基板10上的正投影之间有第二间隙，且第一间隙的距离d3和第二间隙的距离d4均小于或等于1微米；在本发明的另一些实施例中，参照图3，第一像素电极31在基板10上的正投影均与数据线20在基板10上的正投影有重叠区域S1，第二像素电极32在基板10上的正投影均与数据线20在基板10上的正投影有重叠区域S2；在本发明的又一些实施例中，参照图4(图中仅示出一种情况)，第一像素电极31和第二像素电极32中的一个在基板上的正投影与数据线20在基板上的正投影之间间隙的距离小于或等于1微米，且第一像素电极31和第二像素电极32中的另一个在基板上的正投影与数据线20在所述基板上的正投影有重叠区域。由此，可以更好的确保数据线和像素电极之间形成的电场被遮光层屏蔽，使得该电场不会作用到液晶分子上，进而可以更好地降低漏光量，进而提升使用该阵列基板的显示装置的光透过率，提升显示装置的显示质量。
根据本发明的一些具体实施例，其中，数据线顶壁的外表面上的遮光层的厚度为2.8微米；遮光层的侧壁和遮光层的底壁之间的夹角为60°；遮光层的侧壁和遮光层的底壁的相交线与数据线的侧壁和数据线的底壁的相交线之间的距离等于4.2微米；第一像素电极和第二像素电极在基板上的正投影均与数据线在基板上的正投影之间有间隙，且间隙的距离等于1微米，并模拟使用该阵列基板的显示面板的光透过率，模拟结果为该显示面板的光透过率相对于不设置遮光层的显示面板为111.60％，即相对于不设置遮光层的显示面板，使用本发明的阵列基板的显示面板的光透过率提高了11.6％。然而对采用常规遮光层阵列基板的显示面板(直接在数据线顶壁表面上设置黑矩阵，并不在数据线的侧壁设置黑矩阵)进行模拟，其光透过率相对于不设置遮光层的显示面板为107％。通过对比可知，本发明的阵列基板可以显著提高显示面板的光透过率，进而提升画面质量，且薄膜晶体管的电学特性较为稳定，性能较佳。
在本发明的另一方面，本发明提供了一种制作前面所述的阵列基板的方法。根据本发明的实施例，所述方法包括：
在基板上形成数据线；
在数据线的顶壁的外表面上形成预制层；
对预制层进行加热，以使得预制层流向数据线的侧壁的外表面上，得到遮光层。
由此，在数据线的顶壁的外表面和数据线的侧壁的外表面上均可形成遮光层，可以减少数据线外表面处的液晶，进而降低数据线处的漏光量；再者，数据线与后续形成的像素电极(包括第一像素电极和第二像素电极)之间形成的电场被遮光层屏蔽，使其不会影响到液晶分子，进而减少漏光量。
根据本发明的一些具体实施例，参照图5，上述制作阵列基板的方法进一步包括：
步骤1、在基板10上依次形成栅极50、栅绝缘层60和有源层100，结构示意图参照图6。
根据本发明的实施例，形成栅极、栅绝缘层和有源层的方法没有限制要求，本领域技术人员可以根据实际需求灵活选择本领域中常规制作方法，在此不作限制要求。此外，形成栅极、栅绝缘层和有源层的材料与前面所述的一致，在此不再一一赘述。
步骤2、在完成上述步骤的基板上形成源漏极金属薄膜70，源漏极金属薄膜70覆盖有源层100，结构示意图参照图7。
根据本发明的实施例，形成源漏极金属薄膜70的方法包括但不限于物理气相沉积(比如磁控溅射)或化学气相沉积(等离子体增强化学的气相沉积法)。由此，方法成熟，工艺简单，易操作和实现工业化生产。
步骤3、在完成上述步骤的源漏极金属薄膜70上形成初级预制层41，通过构图工艺形成预制层42，结构示意图参照图8。
根据本发明的实施例，上述构图工艺可以为采用掩膜板对初级预制层41进行曝光显影，刻蚀得到预制层42，所述预制层42即为通过构图工艺后保留的初级预制层。
步骤4、以预制层42为掩膜板对源漏极金属薄膜70刻蚀，同时形成源极71、漏极72和数据线20，之后去除源极71和漏极72表面上的预制层42，结构示意图参照9。
根据本发明的实施例，以预制层42为掩膜板形成源漏电极，由此在制作工艺中可以节省一张掩膜板，进而降低生产成本。
步骤5、对数据线20顶壁21的外表面上的预制层42进行加热，以便得到遮光层40，结构示意图参照图10。
根据本发明的实施例，加热的温度没有限制要求，本领域技术人员可以根据预制层的具体材料而设定，在此不作限制要求。
根据本发明的实施例，为了进一步提高薄膜晶体管的电学特性，在步骤4之后，进一步包括对薄膜晶体管的沟道110(参照图9)进行灰化处理的步骤。由此，可以很好地清理薄膜晶体管沟道中残留的形成预制层的材料，以此提升薄膜晶体管的特性和稳定性。
根据本发明的实施例，为了满足阵列基板的使用需求，后续还依次包括形成公共电极80、钝化层90以及像素电极(包括第一像素电极31和第二像素电极32)的步骤，其具体制作方法在此没有限制要求，本领域技术人员可以根据实际需求灵活选择，其形成的阵列基板的结构示意图参照图1至图4。
根据本发明的实施例，上述制作阵列基板的方法可以用于制作前面所述的阵列基板，其中，对像素电极、钝化层、公共电极、数据线、遮光层、源极、漏极等结构的要求与前面所述一致，在此便不再过多赘述。
在本发明的又一方面，本发明提供了一种ADS模式显示装置。根据本发明的实施例，所述显示装置包括前面所述的阵列基板。由此，该显示装置光透过率高，分辨率高，性能稳定，市场竞争力强。
根据本发明的实施例，上述显示装置的具体种类没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明实施例中，上述显示装置的具体种类包括手机、电脑、电视、游戏机以及一切具有显示功能的电子设备。
当然，本领域技术人员可以理解，除了前面所述的阵列基板，上述显示装置还包括常规显示装置所必备的结构或部件，以手机为例，除了前面所述的阵列基板，还包括彩膜基板、玻璃盖板、壳体、语音模组、照相模组、指纹模组等结构或部件。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种用于ADS显示模式的阵列基板，包括基板上同侧设置的数据线、第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极同层间隔设置，其特征在于，还包括：仅覆盖在所述数据线的顶壁的外表面和所述数据线的侧壁的外表面上的遮光层，
其中，所述第一像素电极和所述第二像素电极中的一个在所述基板上的正投影与所述数据线在所述基板上的正投影之间间隙的距离小于或等于1微米，且所述第一像素电极和所述第二像素电极中的另一个在所述基板上的正投影与所述数据线在所述基板上的正投影有重叠区域。
2.根据权利要求1所述的阵列基板，其特征在于，所述数据线顶壁的外表面上的所述遮光层的厚度大于或等于2.8微米。
3.根据权利要求1所述的阵列基板，其特征在于，所述遮光层的侧壁和所述遮光层的底壁之间的夹角大于或等于45度，且小于或等于90°。
4.根据权利要求1所述的阵列基板，其特征在于，相邻的所述遮光层的侧壁和所述遮光层的底壁的相交线与所述数据线的侧壁和所述数据线的底壁的相交线之间的距离大于或等于4.2微米。
5.一种制作权利要求1～4中任一项所述的阵列基板的方法，其特征在于，包括：
在基板上形成数据线；
在所述数据线的顶壁的外表面上形成预制层；
对所述预制层进行加热，以使得所述预制层流向所述数据线的侧壁的外表面上，得到遮光层，
其中，所述第一像素电极和所述第二像素电极中的一个在所述基板上的正投影与所述数据线在所述基板上的正投影之间间隙的距离小于或等于1微米，且所述第一像素电极和所述第二像素电极中的另一个在所述基板上的正投影与所述数据线在所述基板上的正投影有重叠区域。
6.根据权利要求5所述的方法，其特征在于，进一步包括：
步骤1、在所述基板上依次形成栅极、栅绝缘层和有源层；
步骤2、在完成上述步骤的基板上形成源漏极金属薄膜，所述源漏极金属薄膜覆盖所述有源层；
步骤3、在完成上述步骤的所述源漏极金属薄膜上形成初级预制层，通过构图工艺形成所述预制层；
步骤4、以所述预制层为掩膜板对所述源漏极金属薄膜刻蚀，同时形成源极、漏极和数据线，之后去除所述源极和所述漏极表面上的所述预制层；
步骤5、对所述数据线顶壁的外表面上的所述预制层进行加热，以便得到所述遮光层。
7.根据权利要求6所述的方法，其特征在于，在步骤4之后，进一步包括对薄膜晶体管的沟道进行灰化处理的步骤。
8.一种ADS模式显示装置，其特征在于，包括权利要求1～4中任一项所述的阵列基板。
CN201811238606.3A 2018-10-23 2018-10-23 用于ads显示模式的阵列基板及其制作方法和应用 Active CN109031833B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811238606.3A CN109031833B (zh) 2018-10-23 2018-10-23 用于ads显示模式的阵列基板及其制作方法和应用
US16/431,445 US10886304B2 (en) 2018-10-23 2019-06-04 Array substrate, manufacturing method thereof, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811238606.3A CN109031833B (zh) 2018-10-23 2018-10-23 用于ads显示模式的阵列基板及其制作方法和应用

Publications (2)

Publication Number Publication Date
CN109031833A CN109031833A (zh) 2018-12-18
CN109031833B true CN109031833B (zh) 2021-11-19

Family

ID=64613908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811238606.3A Active CN109031833B (zh) 2018-10-23 2018-10-23 用于ads显示模式的阵列基板及其制作方法和应用

Country Status (2)

Country Link
US (1) US10886304B2 (zh)
CN (1) CN109031833B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819692B (zh) * 2019-01-23 2024-01-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110634930B (zh) * 2019-09-27 2022-02-25 京东方科技集团股份有限公司 显示面板和显示装置
CN113934064B (zh) * 2021-10-27 2023-11-03 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
CN114077089B (zh) * 2021-11-24 2023-10-13 京东方科技集团股份有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835402B1 (ko) * 2002-07-26 2008-06-04 비오이 하이디스 테크놀로지 주식회사 고개구율 액정표시장치
CN102809860A (zh) * 2012-08-13 2012-12-05 北京京东方光电科技有限公司 一种阵列基板、显示装置及一种阵列基板的制造方法
CN103852941A (zh) * 2012-12-07 2014-06-11 瀚宇彩晶股份有限公司 主动元件阵列基板与显示面板
CN105892142A (zh) * 2016-06-29 2016-08-24 武汉华星光电技术有限公司 黑色矩阵光罩、制备黑色矩阵的方法及其应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001520B1 (ko) * 2003-10-09 2010-12-14 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그 제조 방법
GB2421833B (en) * 2004-12-31 2007-04-04 Lg Philips Lcd Co Ltd Liquid crystal display device and method for fabricating the same
JP2017067999A (ja) * 2015-09-30 2017-04-06 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835402B1 (ko) * 2002-07-26 2008-06-04 비오이 하이디스 테크놀로지 주식회사 고개구율 액정표시장치
CN102809860A (zh) * 2012-08-13 2012-12-05 北京京东方光电科技有限公司 一种阵列基板、显示装置及一种阵列基板的制造方法
CN103852941A (zh) * 2012-12-07 2014-06-11 瀚宇彩晶股份有限公司 主动元件阵列基板与显示面板
CN105892142A (zh) * 2016-06-29 2016-08-24 武汉华星光电技术有限公司 黑色矩阵光罩、制备黑色矩阵的方法及其应用

Also Published As

Publication number Publication date
CN109031833A (zh) 2018-12-18
US20200127010A1 (en) 2020-04-23
US10886304B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN109031833B (zh) 用于ads显示模式的阵列基板及其制作方法和应用
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
US9711544B2 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device
CN103474432B (zh) 一种阵列基板及其制备方法和显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN101825815B (zh) Tft-lcd阵列基板及其制造方法
US9366923B2 (en) Array substrate and method of fabricating the same, and display device
CN102903675B (zh) 一种tft阵列基板、制作方法及显示装置
US9740053B2 (en) Array substrate, fabrication method thereof, and display device
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
CN106019751B (zh) 阵列基板及其制造方法、显示装置
WO2018201776A1 (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
KR20140037782A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
US9053988B2 (en) TFT array substrate, manufacturing method of the same and display device
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
JP2005283689A (ja) 液晶表示装置とその製造方法
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
US11221532B2 (en) Display substrate, method of manufacturing the same, display panel and display device
US11581339B2 (en) Pixel structure and manufacturing method therefor, array substrate, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant