CN108962839B - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN108962839B
CN108962839B CN201710384186.9A CN201710384186A CN108962839B CN 108962839 B CN108962839 B CN 108962839B CN 201710384186 A CN201710384186 A CN 201710384186A CN 108962839 B CN108962839 B CN 108962839B
Authority
CN
China
Prior art keywords
layer
package
patterned conductive
core structure
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710384186.9A
Other languages
English (en)
Other versions
CN108962839A (zh
Inventor
曾子章
王金胜
谭瑞敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201710384186.9A priority Critical patent/CN108962839B/zh
Publication of CN108962839A publication Critical patent/CN108962839A/zh
Application granted granted Critical
Publication of CN108962839B publication Critical patent/CN108962839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种封装结构，包括金属基板、核心结构层及封装元件。核心结构层配置于金属基板上，且具有开口以及图案化导电层。封装元件配置于金属基板上，且位于核心结构层的开口中。封装元件包括多个外引脚，而外引脚与核心结构层的图案化导电层电性连接。每一个外引脚的外表面切齐于图案化导电层的上表面。

Description

封装结构
技术领域
本发明涉及一种封装结构，尤其涉及一种可内埋封装元件的封装结构。
背景技术
当考虑电子装置或封装结构的整体厚度时，则需要探讨内埋元件的构装方式。通过元件的内埋化，可使封装体积大幅度缩小，能放入更多高功能性元件，以增加基板表面的布局面积，以达到电子产品薄型化的目的。一般而言，在现有使用内埋式元件的封装技术中，需先在基板上形成一容置槽，以将元件配置于基板的容置槽内。之后，再进行填充绝缘胶体的步骤，以使元件内埋于基板中。然而，内埋元件往往会面临到散热不佳的问题，进而影响电子装置或封装结构整体的散热性能。
发明内容
本发明提供一种封装结构，其可内埋封装元件，具有缩减封装高度的功效。
本发明的一种封装结构，包括金属基板、核心结构层及封装元件。核心结构层配置于金属基板上，且具有开口以及图案化导电层，封装元件配置于金属基板上，且位于核心结构层的开口中。其中封装元件包括多个外引脚，而外引脚与核心结构层的图案化导电层电性连接，且每一个外引脚的外表面切齐于图案化导电层的上表面。
在本发明的一实施例中，上述的金属基板具有配置表面与凹槽，核心结构层配置于配置表面上，而封装元件配置于凹槽内，且配置表面与凹槽的底面具有高度差。
在本发明的一实施例中，上述的凹槽的底面为粗糙表面。
在本发明的一实施例中，上述的金属基板具有配置表面，而核心结构层与封装元件配置于配置表面上。
在本发明的一实施例中，上述的核心结构层包括介电层，介电层位于图案化导电层与金属基板之间。
在本发明的一实施例中，上述的封装元件还包括芯片、封装胶体。芯片具有多个接垫。封装胶体包覆芯片且暴露出每一个接垫的表面，其中外引脚配置于封装胶体上且分别连接至每一个接垫的表面。
在本发明的一实施例中，上述的封装元件还包括芯片座、芯片、封装胶体以及多条导线。芯片配置于芯片座上。封装胶体包覆芯片及芯片座，其中外引脚配置于封装胶体上，且导线电性连接于芯片与外引脚之间。
在本发明的一实施例中，上述的外引脚通过多条导线与核心结构层的图案化导电层电性连接。
在本发明的一实施例中，上述的外引脚结构性且电性连接至核心结构层的图案化导电层。
在本发明的一实施例中，上述的封装结构还包括绝缘层，填充于封装元件与核心结构层的开口之间。
在本发明的一实施例中，上述的封装结构还包括黏着层，配置于核心结构层与金属基板之间。
在本发明的一实施例中，上述的封装结构还包括导热胶层，配置于封装元件与金属基板之间。
在本发明的一实施例中，上述的封装结构还包括表面处理层，配置于图案化导电层的上表面上与每一个外引脚的外表面上。
在本发明的一实施例中，上述的封装结构还包括防焊层，配置于核心结构层，且至少覆盖图案化导电层与封装元件的外引脚。
在本发明的一实施例中，上述的封装结构还包括电子元件及多个导电通孔。电子元件配置于防焊层上。导电通孔贯穿防焊层且暴露部分图案化导电层，其中电子元件通过多个导电通孔而电性连接图案化导电层。
在本发明的一实施例中，上述的封装结构还包括防焊层以及表面处理层。防焊层配置于核心结构层，且覆盖图案化导电层，其中防焊层暴露出图案化导电层的部分上表面。表面处理层，配置于防焊层所暴露出的图案化导电层的上表面上与每一个外引脚的外表面上。
基于上述，在本发明的封装结构的配置中，封装元件是配置在金属基板上且位于核心结构层的开口中。如此一来，封装元件是内埋入核心结构层中，且封装元件的外引脚与核心结构层的图案化导电层呈共平面，藉此可降低封装结构的整体封装高度。此外，封装元件是配置于金属基板上，可通过金属基板的导热性质来提升封装元件的散热效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1显示为本发明的一实施例的一种封装结构的剖面示意图；
图2显示为本发明的另一实施例的一种封装结构的剖面示意图；
图3显示为本发明的另一实施例的一种封装结构的剖面示意图；
图4显示为本发明的另一实施例的一种封装结构的剖面示意图；
图5显示为本发明的另一实施例的一种封装结构的剖面示意图；
图6显示为本发明的另一实施例的一种封装结构的剖面示意图；
图7显示为本发明的另一实施例的一种封装结构的剖面示意图；
图8显示为本发明的另一实施例的一种封装结构的剖面示意图。
附图标记说明：
100A、100B、100C、100D、100E、100F、100G、100H：封装结构
110、110c、110d：金属基板
112：配置表面
114c、114d：凹槽
115c、115d：底面
120：核心结构层
122：开口
124：图案化导电层
126：介电层
130、230：封装元件
231：芯片座
132、232：外引脚
134、234：芯片
1342：接垫
136、236：封装胶体
238：导线
140：绝缘层
150：黏着层
160：导热胶层
170、170’：表面处理层
180、180’：防焊层
190：电子元件
190A：导电通孔
W：导线
H：高度差
S1、S1’：外表面
S2：上表面
S3：表面
G：空气间隙
具体实施方式
图1显示为本发明的一实施例的一种封装结构的剖面示意图。请参考图1，本实施例的封装结构100A，其包括金属基板110、核心结构层120及封装元件130。核心结构层120配置于金属基板110上，且具有开口122以及图案化导电层124。封装元件130配置于金属基板110上且位于核心结构层110的开口122中。封装元件130包括多个外引脚132，且每一个外引脚132电性连接至核心结构层120的图案化导电层124。特别是，每一个外引脚132的外表面S1切齐于图案化导电层124的上表面S2。
详细而言，本实施例的金属基板110具有配置表面112，且核心结构层120与封装元件130分别配置于配置表面112上。封装元件130与核心结构层120之间具有空气间隙G，意即封装元件130不接触核心结构层120的开口122的内壁。核心结构层120还包括介电层126，其中介电层126位于图案化导电层124与金属基板110之间。封装元件130还包括芯片134、封装胶体136，其中芯片134具有多个接垫1342，而封装胶体136包覆芯片134且暴露出每一个接垫1342的表面S3。每一个外引脚132配置于封装胶体136上，且分别结构性且电性连接至每一个接垫1342的表面S3，以使芯片134可通过外引脚132而电性连接至核心结构层120的图案化导电层124。如图1所示，本实施例的封装元件130具体化为覆晶型态的封装元件，且封装元件130的外引脚132是结构性且电性连接至核心结构层120的图案化导电层124。
请再参考图1，为了进一步固定封装元件130的位置，本实施例的封装结构100A可包括绝缘层140，其中绝缘层140填充于封装元件130与核心结构层120的开口122之间的空气间隙G内，以将封装元件130定位于开口122中。再者，本实施例的封装结构100A可还包括黏着层150，其中黏着层150配置于核心结构层120与金属基板110之间，而核心结构层120通过黏着层150而黏着且固定于金属基板110上。此外，为了增加封装元件130的散热效果，本实施例的封装结构100A亦还包括导热胶层160，其中导热胶层160配置于封装元件130与金属基板110之间，而封装元件130可通过导热胶层160而黏着且固定于金属基板110上，且封装元件130可依序通过导热胶层160与金属基板110而将所产生的热快速地传递至外界。
简言之，在本实施例封装结构100A的配置中，封装元件130是配置在金属基板110上且位于核心结构层120的开口122中。如此一来，封装元件130是内埋入核心结构层120中，且封装元件130的外引脚132与核心结构层120的图案化导电层124呈共平面，藉此可降低封装结构100A的整体封装高度。此外，封装元件130是配置于金属基板110上，可通过金属基板110的导热性质来提升封装元件130的散热效率。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1与图2，本实施例的封装结构100B与图1的封装结构100A相似，两者的差异在于：本实施例的封装元件230具体化为打线型态的封装元件。详细来说，本实施例的封装元件230包括芯片座231、外引脚232、芯片234、封装胶体236以及多条导线238。芯片234配置于芯片座231上，而导线238电性连接于芯片234与外引脚232之间，且封装胶体236包覆芯片234、芯片座231与导线238且填充于外引脚232之间。外引脚232配置于封装胶体236上，且每一个外引脚232的外表面S1’切齐于图案化导电层124的上表面S2。
图3显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1与图3，本实施例的封装结构100C与图1的封装结构100A相似，两者的差异在于：本实施例的金属基板110c还具有凹槽114c，其中封装元件130配置于凹槽114c内，且配置表面112与凹槽114c的底面115c具有高度差H。详细而言，金属基板110c的凹槽114c可用于容纳厚度较大的封装元件130，使封装元件130可被内埋于核心结构层120的开口122中，而达到外引脚132的外表面S1切齐于图案化导电层124的上表面S2，以降低整体封装高度的目的。
图4显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图3与图4，本实施例的封装结构100D与图3的封装结构100C相似，两者的差异在于：本实施例的金属基板110d的凹槽114d的底面115d具体化为粗糙表面，其中粗糙表面形例如是矩形锯齿状结构，但本发明并不依此为限。本实施例的金属基板110d的凹槽114d的底面115d可增加绝缘层140与导热胶层160与金属基板110d之间接触面积，以增加与金属基板110d之间的结合力，藉此可提升绝缘层140、导热胶层160与金属基板110d之间的结合强度。
图5显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1与图5，本实施例的封装结构100E与图1的封装结构100A相似，两者的差异在于：本实施例的封装结构100E还包括表面处理层170，配置于图案化导电层124的上表面S2上与外引脚132的外表面S1上，其中表面处理层170例如是镍层、金层、银层、镍钯金层或其他适当的金属或合金，用以防止图案化导电层124与外引脚132受水氧侵袭而产生氧化的现象。
图6显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1与图6，本实施例的封装结构100F与图1的封装结构100A相似，两者的差异在于：本实施例的封装结构100F还包括防焊层180，配置于核心结构层120上且至少覆盖图案化导电层124与封装元件130的外引脚132。详细而言，在本实施例中，防焊层180覆盖图案化导电层124、图案化导电层124所暴露出的介电层126以及封装元件130的外引脚132与位于外引脚132之间的部分封装胶体136。防焊层180可用以防止图案化导电层124或外引脚132的不正常电性接触，而产生电性干扰或短路等情形。
图7显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图1与图7，本实施例的封装结构100G与图1的封装结构100A相似，两者的差异在于：本实施例的封装结构100G还包括表面处理层170’及防焊层180’。防焊层180’配置于核心结构层120上且覆盖图案化导电层124，其中防焊层180’暴露出图案化导电层124的部分上表面S2。表面处理层170’配置于防焊层180’所暴露出的图案化导电层124的上表面S2上与每一个外引脚132的外表面S1上，以此防止图案化导电层124与外引脚132受到水氧侵袭而产生氧化。封装元件130的每一个外引脚132通过导线W与核心结构层120的图案化导电层124电性连接。进一步而言，导线W的两端是分别电性连接配置在图案化导电层124与引脚132上的表面处理层170’。换言之，本实施例的封装元件130是通过导线W的方式与核心结构层120的图案化导电层124电性连接。
图8显示为本发明的另一实施例的一种封装结构的剖面示意图。请同时参考图6与图8，本实施例的封装结构100H与图6的封装结构100F相似，两者的差异在于：本实施例的封装结构100H还包括电子元件190及多个导电通孔190A。电子元件190配置于防焊层180上。导电通孔190A贯穿防焊层180且暴露部分图案化导电层124，其中电子元件190通过导电通孔190A而电性连接图案化导电层124。此处，电子元件190例如是感测器、发报器、接收器或其他适当的元件，于此并不加以限制。
综上所述，在本发明的封装结构的配置中，封装元件是配置在金属基板上且位于核心结构层的开口中。如此一来，封装元件是内埋入核心结构层中，且封装元件的外引脚与核心结构层的图案化导电层呈共平面，藉此可降低封装结构的整体封装高度。此外，封装元件是配置于金属基板上，可通过金属基板的导热性质来提升封装元件的散热效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视后附的申请专利范围所界定的为准。

Claims (15)

1.一种封装结构，其特征在于，包括：
金属基板；
核心结构层，配置于所述金属基板上，且具有开口以及图案化导电层；
封装元件，配置于所述金属基板上，且位于所述核心结构层的所述开口中，其中所述封装元件包括：
芯片；
多个外引脚，而所述多个外引脚与所述核心结构层的所述图案化导电层电性连接，且各所述外引脚的外表面切齐于所述图案化导电层的上表面；以及
封装胶体，包覆所述芯片，其中所述多个外引脚配置于所述封装胶体上，且所述封装胶体与所述核心结构层之间具有间隙；以及
绝缘层，填充于所述封装元件与所述核心结构层之间的所述间隙中。
2.根据权利要求1所述的封装结构，其特征在于，所述金属基板具有配置表面与凹槽，所述核心结构层配置于所述配置表面上，而所述封装元件配置于所述凹槽内，且所述配置表面与所述凹槽的底面具有高度差。
3.根据权利要求2所述的封装结构，其特征在于，所述凹槽的所述底面为粗糙表面。
4.根据权利要求1所述的封装结构，其特征在于，所述金属基板具有配置表面，而所述核心结构层与所述封装元件配置于所述配置表面上。
5.根据权利要求1所述的封装结构，其特征在于，所述核心结构层包括介电层，所述介电层位于所述图案化导电层与所述金属基板之间。
6.根据权利要求1所述的封装结构，其特征在于，所述芯片具有多个接垫，所述封装胶体包覆所述芯片且暴露出各所述接垫的表面，其中所述多个外引脚分别连接至各所述接垫的所述表面。
7.根据权利要求1所述的封装结构，其特征在于，所述封装元件还包括：
芯片座，所述芯片配置于所述芯片座上，且所述封装胶体包覆所述芯片及所述芯片座；以及
多条导线，电性连接于所述芯片与所述多个外引脚之间。
8.根据权利要求1所述的封装结构，其特征在于，所述封装元件的所述多个外引脚通过多条导线与所述核心结构层的所述图案化导电层电性连接。
9.根据权利要求1所述的封装结构，其特征在于，所述封装元件的所述多个外引脚结构性且电性连接至所述核心结构层的所述图案化导电层。
10.根据权利要求1所述的封装结构，其特征在于，还包括：
黏着层，配置于所述核心结构层与所述金属基板之间。
11.根据权利要求1所述的封装结构，其特征在于，还包括：
导热胶层，配置于所述封装元件与所述金属基板之间。
12.根据权利要求1所述的封装结构，其特征在于，还包括：
表面处理层，配置于所述图案化导电层的所述上表面上与各所述外引脚的所述外表面上。
13.根据权利要求1所述的封装结构，其特征在于，还包括：
防焊层，配置于所述核心结构层，且至少覆盖所述图案化导电层与所述封装元件的所述多个外引脚。
14.根据权利要求13所述的封装结构，其特征在于，还包括：
电子元件，配置于所述防焊层上；以及
多个导电通孔，贯穿所述防焊层且暴露部分所述图案化导电层，所述电子元件通过所述多个导电通孔而电性连接所述图案化导电层。
15.根据权利要求1所述的封装结构，其特征在于，还包括：
防焊层，配置于所述核心结构层，且覆盖所述图案化导电层，其中所述防焊层暴露出所述图案化导电层的部分所述上表面；以及
表面处理层，配置于所述防焊层所暴露出的所述图案化导电层的所述上表面上与各所述外引脚的所述外表面上。
CN201710384186.9A 2017-05-26 2017-05-26 封装结构 Active CN108962839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710384186.9A CN108962839B (zh) 2017-05-26 2017-05-26 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710384186.9A CN108962839B (zh) 2017-05-26 2017-05-26 封装结构

Publications (2)

Publication Number Publication Date
CN108962839A CN108962839A (zh) 2018-12-07
CN108962839B true CN108962839B (zh) 2021-02-19

Family

ID=64494149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710384186.9A Active CN108962839B (zh) 2017-05-26 2017-05-26 封装结构

Country Status (1)

Country Link
CN (1) CN108962839B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173844A (en) * 1987-05-19 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Integrated circuit device having a metal substrate
CN1395461A (zh) * 2002-07-17 2003-02-05 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
TW200625575A (en) * 2005-01-12 2006-07-16 Phoenix Prec Technology Corp Superfine-circuit semiconductor package structure
TW200929462A (en) * 2007-12-19 2009-07-01 Raydium Semiconductor Corp Chip, chip manufacturing method, and chip packaging structure
CN101937881A (zh) * 2009-06-29 2011-01-05 日月光半导体制造股份有限公司 半导体封装结构及其封装方法
CN102610583A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
CN103000780A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 一种led芯片封装结构及制作方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173844A (en) * 1987-05-19 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Integrated circuit device having a metal substrate
CN1395461A (zh) * 2002-07-17 2003-02-05 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
TW200625575A (en) * 2005-01-12 2006-07-16 Phoenix Prec Technology Corp Superfine-circuit semiconductor package structure
TW200929462A (en) * 2007-12-19 2009-07-01 Raydium Semiconductor Corp Chip, chip manufacturing method, and chip packaging structure
CN101937881A (zh) * 2009-06-29 2011-01-05 日月光半导体制造股份有限公司 半导体封装结构及其封装方法
CN102610583A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
CN103000780A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 一种led芯片封装结构及制作方法、显示装置

Also Published As

Publication number Publication date
CN108962839A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US11462510B2 (en) Stacked package structure and stacked packaging method for chip
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
TWI408785B (zh) 半導體封裝結構
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
WO2011155165A1 (ja) 樹脂封止型半導体装置及びその製造方法
US7514771B2 (en) Leadless lead-frame
US8084868B1 (en) Semiconductor package with fast power-up cycle and method of making same
US20090146314A1 (en) Semiconductor Device
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US20090206459A1 (en) Quad flat non-leaded package structure
KR102359904B1 (ko) 반도체 패키지
CN108962839B (zh) 封装结构
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
CN108242434B (zh) 基板结构及其制造方法
CN210575932U (zh) 一种引线框架及封装结构
US7808088B2 (en) Semiconductor device with improved high current performance
JP3174860U (ja) ３ｄリードフレーム構造
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
JP2018190882A (ja) 半導体装置
TWI698971B (zh) 封裝結構
US9190355B2 (en) Multi-use substrate for integrated circuit
KR101502668B1 (ko) 전력 모듈 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant