CN108962728A - 集成电路的制造方法 - Google Patents

集成电路的制造方法 Download PDF

Info

Publication number
CN108962728A
CN108962728A CN201711166831.6A CN201711166831A CN108962728A CN 108962728 A CN108962728 A CN 108962728A CN 201711166831 A CN201711166831 A CN 201711166831A CN 108962728 A CN108962728 A CN 108962728A
Authority
CN
China
Prior art keywords
acid
layer
substrate
top surface
sensitive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711166831.6A
Other languages
English (en)
Other versions
CN108962728B (zh
Inventor
翁明晖
吴承翰
张庆裕
林进祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108962728A publication Critical patent/CN108962728A/zh
Application granted granted Critical
Publication of CN108962728B publication Critical patent/CN108962728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

本公开实施例提供集成电路的制造方法。此方法包含提供基底，其具有顶面和从顶面凹陷的沟槽，将敏感材料层涂布于基底的顶面上，其中敏感材料层填入沟槽中，对敏感材料层执行活化处理，使得部分的敏感材料层化学性地改变，以及对敏感材料层执行湿式化学工艺，使得敏感材料层位于沟槽之上的顶部部分被移除，其中敏感材料层的剩余部分的顶面与基底的顶面大致上共平面。该方法可以消除凹凸不平的轮廓，提供了平坦化的顶面。

Description

集成电路的制造方法
技术领域
本发明实施例有关于半导体装置的制造方法，特别有关于平坦化的方法。
背景技术
半导体集成电路(integrated circuit，IC)产业已经历指数型成长。集成电路材料和设计的科技发展已生产好几代的集成电路，且每一代都具有比前一代更小和更复杂的电路。在集成电路发展的过程中，几何尺寸(也即是，可用制造工艺产生的最小元件或线路)缩小的同时，对平坦化的要求通常也会增加。这是由各种因素所导致，这些因素包含景深(depth of focus，DOF)和微影图案化(lithography patterning)的解析度。随着部件(feature)尺寸缩小，通过微影投影***(lithography projection system)形成的图案对焦点误差(focus error)更为敏感。景深与焦点误差的范围有关，焦点误差的范围是工艺可以容许的可接受解析度。换句话说，当部件尺寸变小时，微影图像的解析度必须增加，且景深也减小。这需要晶圆的顶面平坦化，以符合对景深的需求。目前已经使用、测试或提出各种方法来改善晶圆表面的平坦化，以在工艺过程中维持对景深和解析度的要求。
然而，当制造更小的部件尺寸时，现有的方法仍不令人满意。再者，现有的方法对于横跨晶圆具有不均匀的图案负载(pattern loading)而言更加复杂。需要的是一种方法和此方法所使用的材料，其可以在此领域获得改善和解决上述问题。
发明内容
根据本发明的一些实施例，提供集成电路的制造方法。此方法包含提供基底，其具有顶面和从顶面凹陷的沟槽，将敏感材料层涂布于基底的顶面上，其中敏感材料层大致上填入沟槽中，对敏感材料层执行活化处理，使得部分的敏感材料层化学性地改变，以及对敏感材料层执行湿式化学工艺，使得敏感材料层位于沟槽上的顶部部分被移除，其中敏感材料层的剩余部分的顶面与基底的顶面大致上共平面。
根据本发明的另一些实施例，提供集成电路的制造方法。此方法包含提供具有凹陷沟槽的基底，将感光材料层涂布于基底的顶面和凹陷沟槽上，对感光材料层执行毯覆式曝光工艺，使得只有感光材料层的顶部部分以高于曝光临界值的剂量曝光，以及对感光材料层执行显影工艺，藉此移除感光材料层的顶部部分。
根据本发明的又一些实施例，提供集成电路的制造方法。此方法包含提供具有凹陷沟槽的基底，形成顺应于基底的酸层，将酸敏感材料层涂布于基底的顶面上，其中酸敏感材料层直接接触酸层，对酸敏感材料层执行处理，使得酸敏感材料层中靠近酸层的部分化学性地改变，以及对酸敏感材料层执行清洗工艺，使得酸敏感材料层中未改变的部分被移除。
附图说明
为了让本发明实施例的各个观点能更明显易懂，以下配合说明书附图作详细说明。应该注意，根据产业的标准范例，各个部件(features)未必按比例绘制且仅用于图示对其进行说明目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1为根据一些实施例，说明微影图案化方法的流程图。
图2A、2B、2C、2D、2E和2F为根据一些实施例，绘示在各个制造阶段的半导体结构的剖面图。
图3为根据一些实施例，说明微影图案化方法的流程图。
图4A、4B、4C和4D为根据一些实施例，绘示在各个制造阶段的半导体结构的剖面图。
图5A和5B为根据一些实施例，绘示光酸产生剂的化学结构。
图6A和6B为根据一些实施例，绘示热酸产生剂的化学结构。
图7A和7B为根据一些实施例，绘示酸高分子的化学结构。
图8A和8B为根据一些实施例，绘示高分子的化学结构。
图9A和9B为根据一些实施例，绘示交联剂的化学结构。
图10为根据一些实施例，绘示高分子的化学结构。
附图标记说明：
100、300～方法；
102、104、106、108、110、112、114、302、304、306～操作；
200、400～半导体结构；
202～基底；
204～图案层；
206～沟槽；
210～酸溶液；
212～酸层；
220～材料层；
222、224～区域；
230～交联的高分子层；
232、430～顶面；
410～感光材料层；
420～曝光部分；
502、504、602、604、1002～化学结构；
702～聚丙烯酸；
704～聚(4-苯乙烯磺酸)；
802～聚羟苯乙烯；
804～聚乙烯醇；
902～四羟甲基甘脲；
904～环氧化物；
T1、T2、D～厚度。
具体实施方式
以下公开内容提供了许多不同实施例或范例，用于实现所提供的标的的不同部件。以下描述各部件及其排列方式的具体范例以简化本发明实施例。当然，这些仅仅是范例，而非意图限制本发明实施例。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明实施例可在各个范例中重复参考标号和/或字母。此重复是为了简单和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。
再者，为了容易描述，在此可以使用例如“在…底下”、“在…下方”、“下”、“在…上方”、“上”等空间相关用语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。除了图中所示的方位外，空间相关用语可涵盖装置在使用或操作中的不同方位。装置可以采用其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相关描述可以同样地作出相应的解释。
本发明实施例大致上涉及半导体装置的制造方法，且特别涉及在包含微影图案化的各种制造中的平坦化方法。在微影图案化中，将光阻膜曝光于辐射能，例如紫外光(ultraviolet，UV)、深紫外光(deep UV，DUV)或极紫外光(extreme ultraviolet，EUV)辐射能，在显影剂(化学溶液)中显影，以形成图案化的光阻层用于各种图案化工艺，例如在蚀刻中作为蚀刻掩模，或在离子布值中作为布值掩模。当主图案(例如电路图案)在曝光工艺期间成像在感光膜上时，图像解析度由景深(depth of focus，DOF)决定。较佳的图像解析度需要薄且平坦的感光膜，这更需要下方材料层为平坦化的。然而，下方材料层通常为具有电路图案界定于其上的图案化材料层，其顶面在各个区域有不同深度而凹凸不平。因为各种因素，现有的方法无法满足将顶面平坦化的要求，这些因素包含不均匀的图案密度和部件尺寸，因为图案负载效应(pattern loading effect)降低了平坦化效果。平坦化也在其他制造步骤中执行，例如形成浅沟槽隔离(shallow trench isolation)和沉积层间介电层。本发明实施例提供由下而上(bottom-up)的材料形成方法，其在各种实施例中具有改善的平坦化。此方法可用于前文所述的各种制造步骤中，但不限于那些。为了对其进行说明目的，此方法在后文中以示例性结构描述。
图1为根据本发明一些实施例的各个观点，将基底(例如半导体晶圆)图案化的方法100的流程图。可在方法100之前、期间、和之后提供额外的操作，且在此所述的一些操作可被取代、消除或移动，以用于此方法的额外实施例。
图2A到2E为根据一些实施例所绘示的半导体结构200在不同制造阶段的剖面图。方法100在下文配合图1和图2A到2E进行说明，其中半导体结构200通过使用方法100的实施例制造。半导体结构200可为集成电路工艺期间所制造的中间工件或其一部分，其可包含逻辑电路(logic circuit)、存储器结构、无源元件(例如电阻器、电容器和电感器)和主动元件，例如二极管(diode)、场效晶体管(field-effect transistor，FET)、金属氧化物半导体场效晶体管(metal-oxide semiconductor field effect transistor，MOSFET)、互补式金属氧化物半导体晶体管(complementary metal-oxide semiconductor transistor，CMOStransistor)、双极晶体管(bipolar transistor)、高压晶体管(high voltagetransistor)、高频晶体管(high frequency transistor)、鳍式场效晶体管(fin-likeFET，FinFET)、其它三维(three dimensional，3D)场效晶体管、其他存储单元或前述的组合。
现在参阅图1并搭配图2A，方法100从操作(方块)102开始并搭配半导体结构200。参阅图2A，半导体结构200包含基底202。在一些实施例中，基底202为半导体基底(例如晶圆)。举例而言，基底202包含结晶结构的硅。在另一些实施例中，基底202包含其它元素半导体，例如锗；或化合物半导体，例如碳化硅、砷化镓、砷化铟和磷化铟。基底202包含一或更多层的材料或组成物(composition)。基底202可包含绝缘体上的硅(silicon on insulator，SOI)基底；基底202可受到应变/应力以增强效能；基底202可包含磊晶区；基底202可包含隔离区；基底202可包含掺杂区；基底202可包含一或更多半导体装置或其一部分；基底202可包含导电和/或非导电层；和/或可包含其它合适的部件和层。
图案层204设置于基底202上。图案层204包含各种部件被各种沟槽206或凹陷区隔开。那些部件可具有不同的形状、尺寸、高度和/或密度。在一些示范例中，图案层204可为半导体材料，其界定出鳍主动区，其中各种鳍式场效晶体管形成于其上。在这情况中，鳍主动区从半导体基底突出。在一些示范例中，图案层204为导电材料，其界定出用于鳍式场效晶体管的栅极电极或用于互连的金属线。图案层204和基底202也可被统称为基底。
现在参阅图1并搭配图2B，方法100进行至操作104，对图案层204执行酸处理。在操作104中，通过适当的技术，例如旋转涂布(spin-on coating)，将酸溶液210(含有酸的溶液或能产酸的溶液)、酸液或其它合适的酸材料施加在图案层204上。酸溶液210设置于图案层204上且填入沟槽206。在酸溶液210和图案层204之间形成酸层212，且顺应于图案层204的起伏(topology)。特别是，酸层212直接形成于图案层204的顶面上，包含沟槽206的各种表面。在此实施例中，在后续清洗之后，酸层212为酸溶液的薄的部分，其附着且留在顶面上。在一些实施例中，酸层212可为不同的层，其通过酸溶液210和图案层204之间的交互作用或其它机制形成。
在一些实施例中，酸溶液210为包含光酸产生剂(photo-acid generator，PAG)混合于溶剂中的溶液，溶剂例如为有机溶剂或水性溶剂。光酸产生剂回应辐射例如紫外光能够释放酸。在一些实施例中，光酸产生剂包含苯环。在一特定的示范例中，光酸产生剂包含锍阳离子(sulfonium cation)，例如三苯基锍(triphenylsulfonium，TPS)基；和阴离子，例如三氟甲磺酸酯(triflate)阴离子。在一些示范例中，阴离子包含硫酰基氢氧化物(sulfonyl hydroxide)或氟烷基硫酰基氢氧化物(fluoroalky sulfonyl hydroxide)。图5A和5B分别提供光酸产生剂的示范性化学结构502和示范性化学结构504。在光酸产生剂的进一步实施例中，酸处理还包含对酸溶液执行光学曝光(optical exposing)工艺，以产生酸。在此情况中，光学曝光工艺为没有图案化(例如没有使用光罩)的毯覆式曝光(blanketexposing)工艺。在光学曝光工艺中所使用的光学辐射可为紫外光、深紫外光或其它合适的辐射，例如I线灯(I-line light)、深紫外光灯(DUV light)(例如由KrF(kryptonfluoride)准分子激光(excimer laser)产生的248nm辐射或由ArF(argon fluoride)准分子激光产生的193nm辐射)。在一示范例中，可在微影投影***(lithography projectionsystem)中不使用光罩执行光学曝光工艺。因此，低解析度的微影投影***能为此目的执行光学曝光工艺。
在一些实施例中，酸溶液为包含热酸产生剂(thermal-acid generator，TAG)混合于溶剂中的溶液，溶剂例如为有机溶剂或水性溶剂。热酸产生剂回应热能例如烘烤能够释放酸。在一些实施例中，热酸产生剂包含离子热酸产生剂，例如磺酸盐(sulfonate salt)(例：氟化磺酸盐(fluorinated sulfonate salt)或铵盐(ammonium salt))、氯乙酸(chloroacetic acid)、丙二酸(malonic acid)、二氯乙酸(dichloroacetic acid)、丁烯二酸(fumaric acid)、草酸(oxalic acid)、肉桂酸(cinnamic acid)、酒石酸(tartaricacid)、乙醇酸(glycolic acid)、氰乙酸(cyanoacetic acid)。图6A和6B分别提供热酸产生剂的示范性化学结构602和示范性化学结构604。在图6B的化学结构604中，官能基R可为有氢键结的烷基或有直链、分支或环状结构的碳氢。烷基也可含有杂原子(hetero atom)，例如氮或氧。另外，羧酸可被磺酸或其它酸官能基取代。在热酸产生剂的进一步实施例中，酸处理还包含对酸溶液执行热工艺，例如烘烤，以产生酸。在那些化学结构604和606中，胺类(amine)会减弱酸官能基的酸性。当胺类在烘烤工艺中汽化时，酸就产生了。在一些实施例中，酸材料包含高分子、寡聚合物或酸解离常数pKa小于4的分子，其溶于合适的溶剂中，例如丙二醇甲醚醋酸酯(Propylene glycol monomethyl ether acetate，PGMEA)或丙二醇单甲醚(propylene glycol monomethyl ether，PGME)。图7A和7B分别提供示范性酸高分子：聚丙烯酸(poly acrylic acid)702和聚(4-苯乙烯磺酸)(poly(4-styrenesulfonicacid))704。在酸高分子：聚丙烯酸702和聚(4-苯乙烯磺酸)704中，下标n为整数且与对应的酸高分子的聚合程度有关。在一些示范例中，烘烤工艺的烘烤温度范围在80℃和250℃之间，且烘烤时间范围在30秒和180秒之间。
再参阅图1并搭配图2C，方法100进行至操作106，对酸溶液210执行第一清洗(rinse)，藉此移除酸溶液210，留下酸层212在图案层204的顶面上，包含在沟槽206的表面上。第一清洗使用溶剂，根据一些示范例，溶剂包含以下官能基中的至少一者：直链或环状的烯(alkene)、炔(alkyne)、羟基(hydroxyl)、酮(ketone)、醛(aldehyde)、碳酸盐(carbonate)、羧酸(carboxylic acid)、酯(ester)、醚(ether)、酰胺(amide)、胺(amine)、亚胺(imine)、亚酰胺(imide)、迭氮(azide)、硝酸盐(nitrate)、腈类(nitrile)、亚硝酸盐(nitrite)和硫醇(thiol)。在一些示范例中，清洗溶液使用有机溶剂，例如二甲基亚砜(Dimethyl sulfoxide，DMSO)、四氢呋喃(Tetrahydrofuran，THF)、丙二醇单甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇(ethylene glycol)、γ丁内酯(gamma butylactone)、N-甲基-2-吡咯烷酮(N-Methyl-2-2pyrrolidone、NMP)、正丁酯(n-Butylacetate，nBA)、异丙醇(isopropyl alcohol，IPA)或前述的混合物。在一些示范例中，第一清洗工艺的清洗时间在30秒和180秒之间。在另一些实施例中，清洗工艺还包含清洗后烘烤(post rinse baking)工艺。在一些示范例中，清洗后烘烤工艺的烘烤温度在80℃和150℃之间，且烘烤时间范围在30秒和180秒之间。
再参阅图1并搭配图2D，方法100进行至操作108，通过适当的技术，例如旋转涂布，将酸敏感材料层(或简单称为材料层)220涂抹于酸层212上。材料层220对酸敏感，且与来自酸层212的酸反应，导致材料层220产生交联反应。材料层220设置于图案层204的顶面上，且填入沟槽206中。由于负载效应(loading effect)，材料层220的顶部轮廓为不平坦的。例如，材料层220在区域222中的部分具有较大部件尺寸，其在沟槽206上方具有厚度T1；材料层220在区域224中的部分具有较小特征尺寸，其具有的厚度T2小于厚度T1。通过本发明实施例的方法解决且最后消除了凹凸不平的轮廓。在此实施例中，材料层220为高分子溶液，其中高分子在这个阶段尚未交联。
在一些实施例中，材料层220包含高分子，例如：图8A说明的聚羟苯乙烯(polyhydroxystyrene，PHS)802或图8B说明的聚乙烯醇(polyvinyl alcohol，PVA)804。高分子还包含酸不安定基(acid-labile group，ALG)键结于其上，其中酸不安定基对酸敏感，且对高分子具有去保护作用(de-protection)，以在有酸存在的情况下启动交联反应。在以下处理中，材料层220可包含可交联的官能，其可与其它可交联的官能进行交联。在一些示范例中，官能包含以下所述中的至少一者：环氧丙基醚(glycidyl ether)、烷基氧化物(alkyl oxide)、烯(alkene)、炔(alkyne)、三氮烯(triazene)、环氧化物(epoxide)。材料层220还包含交联剂，例如：图9A说明的四羟甲基甘脲(tetramethylolglycoluril，TMGU)902或图9B说明的环氧化物904。高分子和交联剂混合于溶剂中，在涂布于基底上之前，被称为交联前(pre-cross-linking)溶液。材料层220可额外包含其它化学添加物，以增强交联反应。
参阅图1并搭配图2E，方法100包含操作110，对材料层220执行处理。处理引发高分子和来自酸层212的酸之间的反应，使得在部分材料层220中的高分子产生交联，形成交联的高分子层230，如图2E所示。在一些实施例中，操作110的处理为热处理，例如烘烤工艺。在一些示范例中，烘烤工艺的烘烤温度范围在80℃和350℃之间，且烘烤时间范围在30秒和180秒之间。在一些示范例中，操作110的处理包含电磁波处理，其可包含无线电波(radiowave)、微波(microwave)、红外光(infrared)、可见光和紫外光中的至少一者。在此情况下，处理时间范围在1秒和100秒之间，较佳在5秒和30秒之间的范围。由于酸层212只存在图案层204的表面上，包含沟槽206的表面，来自酸层212的酸在烘烤工艺期间扩散至材料层220中的某个距离。此距离由扩散长度决定。在烘烤工艺期间如果扩散距离大致上等于或大于沟槽206的一半宽度，高分子在沟槽206中的部分会发生交联。在沟槽206上方的一片材料层220中的高分子也会发生交联。交联的一片材料层220具有厚度D，其由扩散距离决定。因为固有的扩散特性，厚度D为恒定的。因此，交联的高分子层230具有平坦化的顶面232。在交联的高分子层230的顶面232之上，材料层220维持未交联，如图2E所示。
在另一些实施例中，来自酸层212的酸直接扩散且与高分子反应，以形成交联的高分子层而没有后续的处理。在此情况下，可跳过操作110的处理。
在其他实施例中，材料层220可使用利用化学增幅(chemical amplification)的光阻材料，因此称为化学增幅光阻(chemically amplified resist，CAR)。然而，通常与高分子混合的光酸产生剂可被排除，因为酸存在于酸层中，而不是通过光学曝光工艺经由光酸产生剂产生。在进一步的实施例中，高分子包含与其键结的酸不安定基(ALG)。酸不安定基在有酸存在的情况下从高分子断开，且让高分子去保护化(de-protect)，使得高分子通过交联剂产生交联。在此可使用各种负型化学增幅光阻材料，其有或没有光酸产生器混合于其中。
参阅图1并搭配图2F，方法100进行至操作112，对材料层220执行第二清洗，藉此移除未交联的部分，留下交联的高分子层230在图案层204上。如先前所述，交联的高分子层230具有平坦化的顶面232。在一些实施例中，第二清洗类似于操作106的第一清洗。例如，根据一些实施例，第二清洗使用的溶剂包含以下官能基中至少一者：直链或环状的烯、炔、羟基、酮、醛、碳酸盐、羧酸、酯、醚、酰胺、胺、亚胺、亚酰胺、迭氮、硝酸盐、腈类、亚硝酸盐和硫醇。在一些示范例中，清洗溶液使用有机溶剂，例如二甲基亚砜(DMSO)、四氢呋喃(THF)、丙二醇单甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇、γ丁内酯、N-甲基-2-吡咯烷酮(NMP)、正丁酯(nBA)、异丙醇(IPA)或前述的混合。在一些示范例中，第二清洗工艺的清洗时间范围在30秒和180秒之间。在另一些实施例中，第二清洗工艺还包含清洗后烘烤工艺。在一些示范例中，清洗后烘烤工艺的烘烤温度范围在80℃和150℃之间，且烘烤时间范围在30秒和180秒之间。
参阅图1，方法100更可用其它操作进行。例如，方法100包含操作114，对使用平坦化的顶面的半导体结构200执行制造工艺。在一些示范例中，执行光微影工艺。通过旋转涂布，将光阻材料涂布于平坦化的顶面232上。光微影步骤包含光学曝光、曝光后烘烤和显影，接着形成图案化的光阻层，图案化的光阻层将作为用于蚀刻的蚀刻掩模或用于离子布植的布植掩模。可执行双层或三层方案的光阻。在这情况下，交联的高分子层230可作为双层或三层中的一者。
在一些其它示范例中，图案层204为将被平坦化的凹凸不平的材料层(例如：沉积后具有凹凸不平表面的层间介电层，或在镶嵌工艺中具有凹凸不平顶面的金属层)。在这情况下，应用回蚀工艺或化学机械研磨大致上蚀刻交联的高分子层230和图案层204两者，以产生凹陷直到交联的高分子层230被完全移除，使图案层204产生平坦化的顶面。在另一些示范例中，此方法可用于形成鳍主动区或浅沟槽隔离部件。
图3为根据本发明一些实施例的各个观点，将基底(例如半导体晶圆)图案化的方法300的流程图。可在方法300之前、期间、和之后提供额外的操作，且在此所述的一些操作可被取代、移除或移动，以用于此方法的额外实施例。
图4A到4D为根据一些实施例所绘示的半导体结构400在各个制造阶段的剖面图。方法300在下文配合图3和图4A到4D进行说明，其中半导体结构400通过使用方法300的实施例制造。半导体结构400可为集成电路工艺期间所制造的中间工件或其一部分，其可包含逻辑电路、存储器结构、无源元件和主动元件，例如二极管、场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极晶体管、高压晶体管、高频晶体管、鳍式场效晶体管、其它三维场效晶体管或前述的组合。
现在参阅图3并搭配图4A，方法300搭配半导体结构400，从操作(方块)102开始。参阅图4A，半导体结构400包含基底202。在一些实施例中，基底202为半导体基底(例如晶圆)。例如，基底202包含结晶结构的硅；或可包含其它元素半导体。基底202包含一或更多层的材料或组成物。基底202可包含磊晶区；基底202可包含隔离区；基底202可包含掺杂区；基底202可包含一或更多半导体装置或前述的一些部分，包含导电和/或不导电层，和/或包含其它合适的部件和层。
图案层204设置于基底202上。图案层204包含各种部件被各种沟槽206或凹陷区隔开。那些部件可具有不同的形状、尺寸、高度和/或密度。在一些示范例中，图案层204可为半导体材料、导电材料或介电材料。
参阅图3并搭配图4B，方法300进行至操作302，通过适当的技术，例如旋转涂布，将感光材料层410涂布于图案层204上。在操作302中，感光材料层410设置于图案层204上且填入沟槽206中。在此实施例中，感光材料层410可称为光阻(photoresist或resist)。光阻可对光辐射敏感，例如紫外光、深紫外光或极紫外光辐射(或是其它辐射，例如电子束)。在一些示范例中，光阻采用化学增幅机制(chemical amplification mechanism)，称为化学增幅光阻(chemically amplified resist，CAR)。当被涂布时，光阻410包含混合于溶液中的各种化学成分。化学增幅光阻的各种化学物质在下文说明。
光阻410包含高分子材料(简单高分子)，其在半导体制造期间抵抗蚀刻。在各种实施例中，高分子包含聚降冰片烯-共-马来酸酐(poly(norbornene)-co-malaic anhydride，COMA)高分子、聚羟苯乙烯(polyhydroxystyrene，PHS)高分子或以丙烯酸酯为主(acrylate-based)的高分子。例如，以丙烯酸酯为主的高分子包含聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)高分子。图10提供高分子的示范性化学结构1002，其中下标x、y和z为整数，与高分子的聚合程度有关。
光阻410包含产生酸化合物，例如光酸产生剂(PAG)。光酸产生剂吸收辐射能并产生酸。在一些实施例中，光酸产生剂可包含化学结构，例如在图5A和5B中所示的化学结构502和化学结构504。在一些示范例中，光酸产生剂包含锍阳离子，例如三苯基锍基(TPS)；以及阴离子，例如三氟甲磺酸酯阴离子。在一些示范例中，阴离子包含硫酰基氢氧化物或氟烷基硫酰基氢氧化物。
光阻410还包含酸不安定基(ALG)或溶解抑制剂，其键结至高分子的骨架。酸不安定基回应酸而化学性地改变。例如，在有酸存在的情况下断开酸不安定基，使得光阻的极性增加或是降低。因此，在光阻的曝光区中，酸不安定基被光酸产生剂去保护化。曝光的光阻改变其极性和溶解度。举例而言，曝光的光阻材料在显影剂中溶解度增加(对正型光阻而言)，或在显影剂中溶解度降低(对负型光阻而言)。当微影曝光工艺的曝光剂量达到剂量临界值(dose threshold)时，曝光的光阻材料将不会溶于显影剂中，或是曝光的光阻材料将会溶于显影剂中。在一些示范例中，酸不安定基包含叔丁氧羰基(t-butoxycarbonyl，tBOC)。
光阻410可还包含其它化学物质，例如抑制剂(quencher)、敏化剂(sensitizer)或这两者。当要涂布时，将各种化学成分混合于溶剂中形成光阻溶液。溶剂可为水性溶剂或有机溶剂。在将光阻410涂布于基底202上之后，可执行软烤以减少在涂布的光阻中的溶剂。
参阅图3和图4C，方法300进行至操作304，对光阻410执行毯覆式曝光工艺(blanket exposing process)。毯覆式曝光工艺为不产生图案化的光学曝光工艺(例如不使用光罩)。因此，可消除对准或其它相应的步骤。再者，可利用低成本且低解析度的微影投影***来执行毯覆式曝光工艺。毯覆式光学曝光工艺所使用的光学辐射可包含紫外光、深紫外光或其它合适的辐射，例如I线灯(I-line light)、深紫外光灯(DUV light)(例如由KrF准分子激光产生的248nm辐射，或由ArF准分子激光产生的193nm辐射)。在一些实施例中，辐射为极紫外光辐射(例如13.5nm)。在毯覆式曝光工艺的过程中，光阻410中的光酸产生剂释放酸。酸对与酸不安定基键结的高分子引发去保护化反应，产生羧酸并实现极性转换(polar switch)，使得高分子可溶于碱性溶液中。
方法300可还包含曝光后烘烤(post-exposure baking，PEB)，以放大酸反应。在曝光后烘烤工艺期间，在曝光的光阻材料中的酸不安定基被断开，光阻410的曝光部分化学性地改变(例如更亲水或更疏水)。在一些特定的实施例中，可在热腔室中于温度范围在约80℃和约160℃之间执行曝光后烘烤工艺。
在毯覆式曝光工艺期间，因为曝光剂量高于曝光临界值，光阻410位于沟槽206之上的顶部部分化学性地改变，称为曝光部分420。当沟槽206具有小于临界尺寸的宽度时，光阻410位于沟槽206内的部分无法接收或无法接收足够的光学辐射。在一些示范例中，毯覆式曝光工艺只聚焦于光阻410的顶部部分，使得只有感光材料层的顶部部分曝光于高于曝光临界值的剂量。因此，光阻410位于沟槽206内的部分不会溶于碱性溶液中。
参阅图3和图4D，方法300进行至操作306，使用显影剂执行显影工艺。在一些实施例中，显影剂为碱性溶液。在一些示范例中，显影剂为氢氧化四甲胺(tetramethylammonium hydroxide，TMAH)溶液。如同前文所述，在显影工艺中通过显影剂移除曝光部分420，产生平坦化的顶面430，其由图案层204和光阻410的未曝光部分一起界定。在显影工艺后，在沟槽206中剩余的光阻材料作为插塞材料改进隔离-密集(iso-dense)平坦化效能。在此，“隔离-密集”指的是图案的隔离图案区和密集图案区具有不均匀图案密度。
参阅图3，方法300可还包含其它操作。举例而言，方法300包含操作114，对使用平坦化顶面的半导体结构400执行制造工艺。在一些示范例中，执行光微影工艺。通过旋转涂布将光阻材料涂布于平坦化的顶面430上。微影步骤包含光学曝光、曝光后烘烤和显影，接着形成图案化的光阻层，此图案化的光阻层将作为用于蚀刻的蚀刻掩模或用于离子布植的布植掩模。可执行双层或三层方案的光阻。
虽然未绘示于图3中，方法300可包含其它操作在上述的操作之前、期间或之后，例如操作114。在一些实施例中，基底202为半导体基底，且方法300进行至形成鳍式场效晶体管。在此实施例中，方法300包含在半导体基底202中形成多个主动鳍。前文所述的先进微影工艺、方法和材料可用于许多应用中，包含鳍式场效晶体管。举例而言，可将鳍图案化，以在部件之间产生相对靠近的间距，前文所述的发明实施例非常适合此应用。此外，用于形成鳍式场效晶体管的鳍的间隔物，也称为心轴(mandrel)，可根据前文的发明实施例进行处理。
本发明实施例提供改善平坦化效能的方法，其会增强且改善后续的制造，例如微影图案化、化学机械研磨或鳍式主动区的形成。特别是，本方法通过活化处理，例如酸处理或毯覆式曝光工艺，并结合相对应的材料层，例如酸敏感材料或感光材料层，提供了平坦化的顶面。
因此，根据一些实施例，本发明实施例提供平坦化的方法。此方法包含提供基底，其具有顶面和从顶面凹陷的沟槽，将敏感材料层涂布于基底的顶面上，其中敏感材料层填入沟槽中，对敏感材料层执行活化处理，使得部分的敏感材料层化学性地改变，以及对敏感材料层执行湿式化学工艺，使得敏感材料层位于沟槽之上的顶部部分被移除，产生平坦化的表面。
在一些实施例中，于涂布敏感材料层之前，此方法还包含对基底的顶面和沟槽执行酸处理，以及对基底的顶面和沟槽执行第一清洗工艺，藉此在基底和沟槽上产生酸层，其中酸层顺应于基底的顶面和沟槽。
在一些实施例中，其中涂布敏感材料层包含直接将酸敏感材料层涂布于酸层上。
在一些实施例中，其中酸敏感材料层包含高分子材料，且活化处理的执行包含通过酸引发高分子材料的交联反应的处理。
在一些实施例中，其中活化处理包含热烘烤工艺。
在一些实施例中，其中活化处理包含电磁辐射处理。
在一些实施例中，其中湿式化学工艺为第二清洗工艺，其中第一清洗工艺和第二清洗工艺中的至少一者使用化学溶液，此化学溶液选自二甲基亚砜(Dimethyl sulfoxide，DMSO)、四氢呋喃(Tetrahydrofuran，THF)、丙二醇单甲醚(propylene glycol monomethylether，PGME)、丙二醇甲醚醋酸酯(Propylene glycol monomethyl ether acetate，PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇(ethylene glycol)、γ丁内酯(gammabutyrolactone)、N-甲基-2-吡咯烷酮(N-Methyl-2-2pyrrolidone、NMP)、正丁酯(n-Butylacetate，nBA)、异丙醇(isopropyl alcohol，IPA)以及前述的混合物。
在一些实施例中，其中敏感材料层包含具有酸不安定基键结于其上的高分子材料和交联剂。
在一些实施例中，其中高分子材料包含聚羟苯乙烯(polyhydroxystyrene，PHS)和聚乙烯醇(polyvinyl alcohol，PVA)中的一者。
在一些实施例中，其中交联剂包含四羟甲基甘脲(tetramethylolglycoluril，TMGU)和环氧化物(epoxide)中的一者。
在一些实施例中，其中敏感材料层为感光材料层，活化处理包含使用光学辐射的毯覆式光学曝光工艺，以及湿式化学工艺为显影工艺。
根据另一些实施例，本发明实施例提供平坦化的方法。此方法包含提供具有凹陷沟槽的基底，将感光材料层涂布于基底的顶面和凹陷沟槽上，对感光材料层执行毯覆式曝光工艺，使得只有感光材料层的顶部部分以高于曝光临界值的剂量曝光，以及对感光材料层执行显影工艺，藉此移除感光材料层的顶部部分。
在一些实施例中，其中毯覆式曝光工艺的执行包含执行毯覆式曝光工艺只聚焦在感光材料层的顶部部分。
在一些实施例中，其中感光材料层包含具有酸不安定基键结于其上的高分子、交联剂和光酸产生剂混合于溶剂中。
根据又一些实施例，本发明实施例提供平坦化的方法。此方法包含提供具有凹陷沟槽的基底，对基底和凹陷沟槽执行酸处理，对基底的顶面和凹陷沟槽执行第一清洗工艺，藉此形成顺应于基底的酸层，将酸敏感材料层涂布于基底的顶面上，其中酸敏感材料层直接接触位于基底的顶面和凹陷沟槽上的酸层，对酸敏感材料层执行处理，使得酸敏感材料层中靠近酸层的部分化学性地改变，以及对酸敏感材料层执行第二清洗工艺，使得酸敏感材料层中未改变的部分被第二清洗工艺移除，产生平坦化的顶面。
根据又一些实施例，本发明实施例提供平坦化的方法。此方法包含提供具有凹陷沟槽的基底，形成顺应于基底的酸层，将酸敏感材料层涂布于基底的顶面上，其中酸敏感材料层直接接触酸层，对酸敏感材料层执行处理，使得酸敏感材料层中靠近酸层的部分化学性地改变，以及对酸敏感材料层执行清洗工艺，使得酸敏感材料层中未改变的部分被移除。
在一些实施例中，其中酸敏感材料层包含具有酸不安定基键结于其上的高分子材料和交联剂，以及执行上述处理包含通过酸引发高分子材料的交联反应的处理。
在一些实施例中，其中高分子材料包含聚羟苯乙烯(PHS)和聚乙烯醇(PVA)中的一者，且交联剂包含四羟甲基甘脲(TMGU)和环氧化物中的一者。
在一些实施例中，其中处理包含烘烤温度范围在80℃和350℃之间的热烘烤工艺。
在一些实施例中，其中处理包含电磁辐射处理，其使用的电磁辐射选自无线电波、微波、红外光和可见光。
在一些实施例中，其中清洗工艺使用化学溶液，此化学溶液选自二甲基亚砜(DMSO)、四氢呋喃(THF)、丙二醇单甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇、γ丁内酯、N-甲基-2-吡咯烷酮(NMP)、正丁酯(nBA)、异丙醇(IPA)以及前述的混合物。
以上概述了数个实施例的部件，使得在本发明所属技术领域中技术人员可以更加理解本发明实施例的各方面。在本发明所属技术领域中技术人员应该理解，他们可以容易地使用本发明实施例作为基础，来设计或修改用于实施与在此所介绍实施例相同的目的和/或达到相同优点的其他工艺和结构。在本发明所属技术领域中技术人员也应该理解，这些等效的构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此可以做出各种改变、取代或其他选择。因此，本发明的保护范围当以所附的权利要求所界定为准。

Claims (1)

1.一种集成电路的制造方法，包括：
提供一基底，具有一顶面和从该顶面凹陷的一沟槽；
将一敏感材料层涂布于该基底的该顶面上，其中该敏感材料大致上填入该沟槽；
对该敏感材料层执行一活化处理，使得部分的该敏感材料层化学性地改变；以及
对该敏感材料层执行一湿式化学工艺，使得该敏感材料层在该沟槽之上的顶部部分被移除，其中该敏感材料层的剩余部分的顶面与该基底的该顶面大致上共平面。
CN201711166831.6A 2017-05-17 2017-11-21 集成电路的制造方法 Active CN108962728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/597,734 2017-05-17
US15/597,734 US11022886B2 (en) 2017-05-17 2017-05-17 Bottom-up material formation for planarization

Publications (2)

Publication Number Publication Date
CN108962728A true CN108962728A (zh) 2018-12-07
CN108962728B CN108962728B (zh) 2022-06-10

Family

ID=64270189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711166831.6A Active CN108962728B (zh) 2017-05-17 2017-11-21 集成电路的制造方法

Country Status (3)

Country Link
US (1) US11022886B2 (zh)
CN (1) CN108962728B (zh)
TW (1) TWI738924B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817521B (zh) * 2017-11-21 2022-04-12 联华电子股份有限公司 用来改善平坦化负载效应的半导体制作工艺
US11942532B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor and method of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
WO2005038878A2 (en) * 2003-10-15 2005-04-28 Brewer Science Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
CN1783453A (zh) * 2004-10-26 2006-06-07 国际商业机器公司 用于蚀刻结构的填充和平坦化的材料和方法
CN102265217A (zh) * 2009-01-08 2011-11-30 国际商业机器公司 采用压印材料的衬底平坦化及方法
US20120064720A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization control for semiconductor devices
US20120270398A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization method for high wafer topography
CN104347346A (zh) * 2013-08-05 2015-02-11 上海华虹宏力半导体制造有限公司 不同结构的深沟槽平坦化方法
US20160181100A1 (en) * 2014-12-22 2016-06-23 Tokyo Electron Limited Patterning a Substrate Using Grafting Polymer Material

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311870A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp 半導体装置の製造方法
US7119403B2 (en) * 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method
KR20170073911A (ko) * 2015-12-21 2017-06-29 삼성전자주식회사 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
WO2005038878A2 (en) * 2003-10-15 2005-04-28 Brewer Science Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
CN1783453A (zh) * 2004-10-26 2006-06-07 国际商业机器公司 用于蚀刻结构的填充和平坦化的材料和方法
CN102265217A (zh) * 2009-01-08 2011-11-30 国际商业机器公司 采用压印材料的衬底平坦化及方法
US20120064720A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization control for semiconductor devices
US20120270398A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization method for high wafer topography
CN104347346A (zh) * 2013-08-05 2015-02-11 上海华虹宏力半导体制造有限公司 不同结构的深沟槽平坦化方法
US20160181100A1 (en) * 2014-12-22 2016-06-23 Tokyo Electron Limited Patterning a Substrate Using Grafting Polymer Material

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
REIKO HIRUTA等: "Flattening of micro-structured Si surfaces by hydrogen annealing", 《APPLIED SURFACE SCIENCE》 *
李翔: "半导体表面平坦化及新型高性能湿式清洗工艺的研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Also Published As

Publication number Publication date
US20180337036A1 (en) 2018-11-22
CN108962728B (zh) 2022-06-10
US11022886B2 (en) 2021-06-01
TWI738924B (zh) 2021-09-11
TW201901853A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US11822238B2 (en) Extreme ultraviolet photolithography method with developer composition
US11487207B2 (en) Extreme ultraviolet photolithography method with infiltration for enhanced sensitivity and etch resistance
US9613821B2 (en) Method of forming patterns and method of manufacturing integrated circuit device
CN108983546A (zh) 微影方法
US11809080B2 (en) Extreme ultraviolet photoresist with high-efficiency electron transfer
US10520821B2 (en) Lithography process with enhanced etch selectivity
CN106024592B (zh) 硅基中层组合物及相关方法
CN108962728A (zh) 集成电路的制造方法
US10520822B2 (en) Lithography techniques for reducing resist swelling
CN105990104B (zh) 制造一半导体装置的方法
US11003076B2 (en) Extreme ultraviolet photoresist and method
CN113296359A (zh) 底层组成物与半导体装置的制造方法
CN113126433A (zh) 光阻剂组成物和制造半导体元件的方法
CN112309837A (zh) 具有增强粘附性的半导体结构的图案化工艺方法
TWI790553B (zh) 光阻劑組成物與製造半導體裝置的方法
TW202136327A (zh) 製造半導體裝置的方法
TW202244619A (zh) 製造半導體裝置之方法
CN117826534A (zh) 用于形成半导体装置的方法
KR20240031093A (ko) 반도체 장치의 제조 방법
WO2021252107A1 (en) Method to form narrow slot contacts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant