CN108958638A - 超高速sar数据记录仪以及数据记录方法 - Google Patents

超高速sar数据记录仪以及数据记录方法 Download PDF

Info

Publication number
CN108958638A
CN108958638A CN201710355327.4A CN201710355327A CN108958638A CN 108958638 A CN108958638 A CN 108958638A CN 201710355327 A CN201710355327 A CN 201710355327A CN 108958638 A CN108958638 A CN 108958638A
Authority
CN
China
Prior art keywords
data
sar
industrial control
gate array
programmable gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710355327.4A
Other languages
English (en)
Inventor
洪瀑
胡刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronics of CAS
Original Assignee
Institute of Electronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronics of CAS filed Critical Institute of Electronics of CAS
Priority to CN201710355327.4A priority Critical patent/CN108958638A/zh
Publication of CN108958638A publication Critical patent/CN108958638A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种超高速SAR数据记录仪，包括：工控计算机，其控制核心为工控主板，其具有4至8路独立的高速PCIe 3.0接口；现场可编程门阵列，作为PCIe的桥接芯片，与工控计算机通过PCIe接口进行数据传输，包括：内部寄存器、DMA控制器以及PCIe硬核；2组独立的缓存单元，与现场可编程门阵列相连接，作为SAR原始数据的乒乓缓存单元；存储介质，与工控主板相连接，作为存储单元，实现数据记录；以及驱动和软件模块，包括：第一驱动程序，用于驱动数据采集卡硬件设备运行；第二驱动程序，用于驱动固态盘实现读写功能；以及数据记录控制软件，进行DMA读入过程的控制和数据记录。本发明有助于提高数据记录速度和记录容量、可靠性高，简化了生产过程、成本低。

Description

超高速SAR数据记录仪以及数据记录方法
技术领域
本发明属于合成孔径雷达原始数据记录领域，涉及一种超高速SAR数据记录仪以及数据记录方法。
背景技术
合成孔径雷达(Synthetic Aperture Radar，SAR)是一种高分辨率微波成像雷达，在民用领域中的国土测量、环境及灾害监视、海洋观测、海面污染物监测、地形测绘、资源勘探、星际测量等方面都具有十分重要的作用，具有全天时、全天候、分辨率不受载体平台高度影响等优点。
SAR数据记录仪是机载合成孔径雷达的一个重要组成部分，一般用于记录数据形成分机产生的原始数据，以及图像数据等，这些数据包含SAR***在在测绘飞行中的全部状态信息，因此，无论是对于后续的精细成像，还是对于SAR***本身进行分析都是必不可少的。
SAR数据记录仪使用的环境一般为带飞载机，对温度、震动等有着较高的要求，并且SAR原始数据具有数据率高，数据容量大的特点，这就要求设计研制的SAR数据记录仪具有超高速，大容量，在合理的温度、震动范围内具有可靠的性能。而目前对SAR数据记录仪的研制一方面需要根据雷达的具体工作参数进行定制，成本很高；另一方面，基于多路并行化技术设计的SAR数据记录仪的数据速率较难达到1GBps或者以较大的复杂度为待机来获得超过1GBps的速度，提升空间有限，基于分立FLASH芯片的数据记录仪在生产过程中往往要对每个FLASH芯片进行可靠性测试以及疲劳测试，生产工艺繁琐、费时。因此，需要解决如下技术问题：提出一种SAR数据记录仪，提高其记录速度、记录容量以及可靠性，并降低其生产复杂度和生产工作量，简化生产工艺和成本。
发明内容
(一)要解决的技术问题
本发明提供了一种超高速SAR数据记录仪以及数据记录方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本发明的一个方面，提供了一种超高速SAR数据记录仪，包括：工控计算机100，其控制核心为工控主板110，该工控主板110具有4至8路独立的高速PCIe 3.0接口；现场可编程门阵列FPGA200，作为PCIe的桥接芯片，与工控计算机100通过PCIe接口进行数据传输，包括：内部寄存器210、DMA控制器220以及PCIe硬核230；2组独立的缓存单元，与现场可编程门阵列FPGA200相连接，作为SAR原始数据的乒乓缓存单元；存储介质400，与工控主板相连接，作为SAR原始数据流的存储单元，实现数据记录；以及驱动和软件模块500，包括：第一驱动程序510，由专用驱动程序开发工具包生成，用于驱动数据采集卡硬件设备运行；第二驱动程序520，采用固态盘自带的高速驱动，用于驱动固态盘实现读写功能；以及数据记录控制软件530，进行DMA读入过程的控制和数据记录。
在本发明的一个实施例中，现场可编程门阵列FPGA 200与工控主板110之间的数据交互速率不低于4GBps；内部寄存器210，配置为锁存器，在时钟的上升沿将数据锁存于内部寄存器中；DMA控制器220，是基于现场可编程门阵列FPGA开发软件生成的数据读取功能控制模块，用于控制数据在缓存和工控计算机的内存之间的读取过程；缓存单元为DDR缓存300。
在本发明的一个实施例中，工控计算机100包括：工控计算机CPU 112以及板载内存111；工控主板110为以下主板中的一种：X86工控主板、PowerPC主板以及ARM主板；现场可编程门阵列FPGA 200为Xilinx赛灵思公司生产的型号为XC7K325T-2FFG900I的现场可编程门阵列FPGA；缓存单元为DDR3，容量为2GB；存储介质400为以下存储介质中的一种或几种：M.2接口的固态盘，SATA盘或者SATA盘阵列。
在本发明的一个实施例中，板载内存111为DDR42400，其容量为4GB；存储介质400为至少4组M.2接口的固态盘，每个具有M.2接口的固态盘的数据记录速度不低于600MBps；第一驱动程序510是利用Windriver公司提供的专用驱动程序开发工具包生成的；第二驱动程序520是采用固态盘厂家自带的驱动生成的；数据记录控制软件530是利用Microsoft公司的VC6.0以上的开发工具进行程序的编写与开发的。
在本发明的一个实施例中，超高速SAR数据记录仪还包括：操作***600，用于管理和控制工控计算机中的硬件设备以及支持驱动和软件模块500的运行。
在本发明的一个实施例中，操作***600为如下操作***中的一种：windows 7操作***，LINUX和Vxworks。
根据本发明的另一个方面，提供了一种超高速SAR数据记录仪的数据记录方法，包括：启动数据记录控制软件，初始化电路***，将数据采集卡采集到的SAR原始数据经过低电压差分信号接口芯片转换成LVTTL电平，送入现场可编程门阵列FPGA管脚；进入现场可编程门阵列FPGA的SAR原始数据在时钟的上升沿被现场可编程门阵列FPGA锁存到内部寄存器，然后将锁存的数据写入一组缓存单元中；在两组缓存单元之间交替进行锁存数据的乒乓写入过程和DMA读取过程，使SAR原始数据从缓存写入到工控计算机的板载内存中；将写入板载内存中的SAR原始数据通过数据记录控制软件实时写入存储介质中，实现超高速SAR数据的实时采集和记录。
在本发明的一个实施例中，在两组缓存单元之间交替进行锁存数据的乒乓写入过程和DMA读取过程，使SAR原始数据从缓存写入到工控计算机的板载内存中包括：当其中一组缓存单元被写满后，建立数据准备好信号灯，由DMA控制器将其读入到工控计算机的板载内存中；当该组缓存单元内的数据被读空后，信号灯复位，等待另一组缓存单元被写满，数据准备好信号灯再次建立；在其中一组缓存单元做DMA读取操作时，锁存在内部寄存器中的SAR原始数据被写入到另一组缓存单元中，直至被写满，然后在写满的缓存上执行DMA读取操作。
在本发明的一个实施例中，通过数据记录控制软件实时写入存储介质中的写入方式为文件写入的方式，为了提高实时写入速度，在操作***中将固态盘的读写缓存设置为关闭，在数据记录过程中将工控计算机内存中的数据直接同步到固态盘内。
在本发明的一个实施例中，DMA控制器的生成过程如下：利用Xilinx赛灵思公司提供的EDA工具ISE14.4进行现场可编程门阵列FPGA软件的开发，先生成一个PCIe 4X的接口控制核，并在此基础上按照Xilinx赛灵思公司1152.pdf文档的步骤生成DMA控制器。
(三)有益效果
从上述技术方案可以看出，本发明提供的超高速SAR数据记录仪以及数据记录方法，至少具有以下有益效果之一：
1、通过利用“工控计算机+现场可编程门阵列FPGA+PCIe固态存储器”的体系架构，以工控主板为控制核心，采用现场可编程门阵列FPGA作为PCIe的桥接芯片，并采用2组独立的缓存单元与现场可编程门阵列FPGA相连，实现原始SAR数据的乒乓缓存功能，以及存储介质与工控主板相连，实现SAR原始数据流的记录功能，整体结构简单，降低了SAR数据记录仪设计的复杂度和生产的工作量，简化了生产工艺和成本；
2、通过将转换成LVTTL电平的SAR原始数据在现场可编程门阵列FPGA中锁存至内部寄存器，然后存入一组缓存单元中，并在该组缓存单元被写满后利用DMA控制器将其直接读入工控计算机的内存中，然后利用文件写入的方式写入存储介质中，由于现场可编程门阵列FPGA具有PCIe硬核，与工控计算机通过PCIe接口可实现数据交互速率为4GBps，且存储介质的读写缓存关闭，有效提高了实时写入速度，使SAR数据记录仪的记录速度提高；另外在其中一组缓存单元进行数据读取操作时，另一组缓存单元同时独立进行SAR原始数据的写入，保证了数据不被丢失，提高了数据记录的可靠性；同时采用至少四组M.2接口的固态盘作为存储介质进行兵乓写入操作，既提高了记录速度，又提高了数据记录容量。
附图说明
图1为根据本发明实施例超高速SAR数据记录仪的结构示意图。
图2A为根据本发明实施例超高速SAR数据记录仪的数据记录方法的流程图。
图2B为根据本发明实施例图2A所示超高速SAR数据记录仪的数据记录方法的流程图中步骤S206的分步骤执行图。
图3为根据本发明实施例在图1所示超高速SAR数据记录仪上执行图2所示的超高速SAR数据记录仪的数据记录方法的各步骤的示意图。
【符号及字母说明】
100-工控计算机；
110-工控主板；
111-板载内存；112-工控计算机CPU；
200-现场可编程门阵列FPGA；
210-内部寄存器；220-DMA控制器；
230-PCIe硬核；
300-DDR缓存；
310-第一DDR缓存；320-第二DDR缓存；
400-存储介质；
500-驱动和软件模块；
510-第一驱动程序；520-第二驱动程序；
530-数据记录控制软件；
600-操作***；
SAR-合成孔径雷达；
CPU-中央处理器；
FPGA-现场可编程门阵列；
DDR-双倍数据率同步动态随机存取存储器；
DDR3-第三代双倍数据率同步动态随机存取存储器；
DDR4-***双倍数据率同步动态随机存取存储器；
PCI-Express-一种高速穿行计算机扩展总线标准，在不同时期下具有不同的版本，其中PCI-E 3.0是截止到目前最新的版本；
PCIe 3.0-截止到目前，在生产中可用于主流个人电脑的扩展卡的最新标准；
DMA-直接存储存取；
DCM-数字时钟管理；
DSP-数字信号处理；
RAM--随机存取存储器；
ROM-只读存储器；
MIG-用于生成IP核的软件工具；
LVDS-低电压差分信号；
LVTTL-一种常用的电平标准。
具体实施方式
本发明提供了一种超高速SAR数据记录仪以及数据记录方法，以工控主板为控制核心，采用现场可编程门阵列FPGA作为PCIe的桥接芯片，并采用2组独立的缓存单元与现场可编程门阵列FPGA相连，实现原始SAR数据的乒乓缓存功能，以及存储介质，实现SAR原始数据流的记录功能，提高了数据记录速度、记录容量以及可靠性，并降低了生产复杂度和生产工作量，简化了生产工艺和成本。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步详细说明。
在本发明的一个示例性实施例中，提供了一种超高速SAR数据记录仪。图1为根据本发明实施例超高速SAR数据记录仪的结构示意图。如图1所示，一种超高速SAR数据记录仪，包括：
工控计算机100，其控制核心为工控主板110，该工控主板110具有4至8路独立的高速PCIe 3.0接口；
现场可编程门阵列FPGA200，作为PCIe的桥接芯片，包括：内部寄存器210、DMA控制器220以及PCIe硬核230，与工控计算机100通过PCIe接口进行数据传输；
2组独立的DDR缓存300，与现场可编程门阵列FPGA相连接，作为SAR原始数据的乒乓缓存单元；
存储介质400，与工控主板相连接，作为SAR原始数据流的存储单元，实现数据记录；
驱动和软件模块500，包括：第一驱动程序510，由专用驱动程序开发工具包生成，用于驱动数据采集卡硬件设备运行；第二驱动程序520，采用固态盘自带的高速驱动，用于驱动固态盘实现读写功能；数据记录控制软件530，进行DMA读入过程的控制和数据记录；以及
操作***600，用于管理和控制工控计算机中的硬件设备和支持驱动和软件模块500的运行。
下面对本实施例超高速SAR数据记录仪的各个部分进行详细介绍。
工控主板110可以选用X86工控主板、PowerPC主板以及ARM主板等，本实施例采用小型X86工控主板，与之对应的工控计算机100的配置参数如下：
CM236芯片组；工控计算机中央处理器112选用的型号为：I7-6770；板载内存111选用的存储器型号为：DDR42400，内存为：8GB；
本实施例选用小型X86工控主板基于其具有如下优点：具有4至8路独立的高速PCIe 3.0接口；运算性能好；具有优良的抗震性和可扩展性；以及体积小、功耗低，便于二次集成；
PCI-E是PCI-Express的简称，是2001年英特尔提出的一种高速穿行计算机扩展总线标准，在不同时期下具有不同的版本，其中PCI-E 3.0是截止到目前最新的版本，其接口名称为：PCIe接口，目前最新的接口版本为PCIe 3.0，PCI-E的规格参数表如表1所示，在表1中，1X，2X，4X，8X和16X代表的是传输通道数，其多通道串行设计增加了灵活性，并且优势在于减少延迟的能力，PCIe和PCIe总线直接相连，使缓存和数据更接近中央处理器CPU；
表1PCI-E规格参数表
规格 总线宽度 工作时脉 传输速率
PCI-E 1X 8位 2.5GHz 512MiB/s
PCI-E 2X 8位 2.5GHz 1.0GiB/s
PCI-E 4X 8位 2.5GHz 2.0GiB/s
PCI-E 8X 8位 2.5GHz 4.0GiB/s
PCI-E16X 8位 2.5GHz 8.0GiB/s
现场可编程门阵列FPGA(Field-Programmable Gate Array，FPGA)200是一种半定制电路，采用了逻辑单元阵列的概念，内部包括：可配置逻辑模块、输入输出模块和内部连线等；主流的现场可编程门阵列FPGA芯片基于查找表技术，整合了常用功能诸如时钟管理DCM、DSP、RAM等的硬核模块，主要由7部分组成，包括：可编程输入输出单元(I/O单元)、基本可编程逻辑单元、完整的时钟管理、嵌入式RAM、丰富的布线资源、内嵌的底层功能单元以及内嵌专用硬件模块；每个可配置逻辑块是现场可编程门阵列FPGA芯片中的基本可编程逻辑单元，可以实现组合逻辑、时序逻辑，还可以配置为分布式RAM和ROM；
I/O单元是现场可编程门阵列FPGA芯片与外界电路的接口部分，通过软件的灵活配置，可以适配不同的电气标准与I/O物理特性，具有接口灵活性优势，便于采集特定格式的数据流，与X86工控计算机通过PCIe接口进行高速数据互动，实际操作中其数据交互速率可达4GBps；
本实施例中选用Xilinx赛灵思公司的型号为XC7K325T-2FFG900I的现场可编程门阵列FPGA作为PCIe的桥接芯片；其中，内部寄存器210，配置为锁存器，在时钟的上升沿将数据锁存于内部寄存器中；DMA控制器220，是基于现场可编程门阵列FPGA开发软件生成的数据读取功能控制模块，用于控制数据在缓存和工控计算机的内存之间的读取过程；
本实施例中利用Xilinx赛灵思公司提供的EDA工具ISE14.4进行现场可编程门阵列FPGA软件的开发，先生成一个PCIe 4X的接口控制核，并在此基础上按照Xilinx赛灵思公司1152.pdf文档的步骤生成DMA控制器；
两组独立的缓存单元为DDR缓存300，分别为第一DDR缓存310和第二DDR缓存320，本实施例中选用第三代双倍数据率同步动态随机存取存储器(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory，DDR3)作为缓存单元，本文中用DDR3表示，其容量为2GB，每组DDR3缓存利用Xilinx赛灵思公司的MIG生成器生成；
本实施例中存储介质400采用至少4组M.2接口的固态盘，每个具有M.2接口的固态盘在实际测量中，其数据记录速度不低于600MBps，本实施例选用至少4组M.2接口的固态盘，是出于冗余设计的考虑，同时保证其实现实时数据记录不低于1GBps，可以满足绝大部分SAR***对原始数据记录的需求；
需要说明的是，存储介质不局限于本实施例提到的M.2接口的固态盘，还可以选用SATA盘或者SATA盘阵列来作为存储介质；
第一驱动程序510用于驱动数据采集卡硬件设备运行，本实施例中第一驱动程序510是利用Windriver公司提供的专用驱动程序开发工具包生成的；
第二驱动程序520用于驱动固态盘，本实施例中第二驱动程序520是采用固态盘厂家自带的驱动，同时在安装完驱动之后，在操作***600内将固态盘的读写缓存设置为关闭，目的是在数据记录过程中将工控计算机内存中的数据直接同步到固态盘内；
数据记录控制软件530进行DMA读入过程的控制和数据记录，本实施例中利用Microsoft公司的VC6.0以上的开发工具进行程序的编写与开发；
操作***600选用64位操作***，有益之处为可以管理更大容量的存储介质以及管理更大的***内存，本实施例选用64位的windows 7操作***，但本发明不局限于该实施例提到的操作***，还可以选用其它操作***，如LINUX，Vxworks等。
至此，本发明的第一个实施例介绍完毕。
在本发明的第二个示例性实施例中，提供了一种超高速SAR数据记录仪的数据记录方法，图2A为根据本发明实施例超高速SAR数据记录仪的数据记录方法的流程图；图3为根据本发明实施例在图1所示超高速SAR数据记录仪上执行图2所示的超高速SAR数据记录仪的数据记录方法的各步骤的示意图。
一种超高速SAR数据记录仪的数据记录方法，包括：
步骤S202：启动数据记录控制软件，初始化电路***，将数据采集卡采集到的SAR原始数据经过低电压差分信号接口芯片转换成LVTTL电平，送入现场可编程门阵列FPGA管脚；
将数据采集卡采集到的SAR原始数据送入低电压差分信号LVDS接口芯片的过程对应图3中(a1)过程；转换成LVTTL电平的SAR原始数据送入现场可编程门阵列FPGA的过程对应图3中(a2)过程；
本实施例是基于64位Window7操作***作为软件操作平台；
其中，接口芯片采用TI的低电压差分信号LVDS接口芯片LVDT1677；
步骤S204：进入现场可编程门阵列FPGA的SAR原始数据在时钟的上升沿被现场可编程门阵列FPGA锁存到内部寄存器，然后将锁存的数据写入一组DDR缓存中；
进入现场可编程门阵列FPGA的SAR原始数据被现场可编程门阵列FPGA200锁存至内部寄存器210的过程对应图3中(b1)过程；从内部寄存器210写入DDR缓存300的过程对应图3中(b2)过程，该过程对于DDR缓存300没有选择性，既可以写入第一DDR缓存310，又可以写入第二DDR缓存320；
步骤S206：在两组DDR缓存之间交替进行锁存数据的乒乓写入过程和DMA读取过程，使SAR原始数据从缓存写入到工控计算机的板载内存中；
该步骤中两组DDR缓存交替进行锁存数据的乒乓写入过程和DMA读取过程，一方面可以保证SAR原始数据不被丢失，另一方面，通过乒乓写入过程，对数据流进行流水线式处理，完成数据的无缝缓冲和处理，有助于提高其实时读写速度和读写容量，并节约了缓冲区空间；
图2B为根据本发明实施例图2A所示超高速SAR数据记录仪的数据记录方法的流程图中步骤S206的分步骤执行图。如图2B所示，步骤S206包括如下子步骤：
子步骤S206A：当其中一组DDR缓存被写满后，建立数据准备好信号灯，由DMA控制器将其读入到工控计算机的板载内存中；当该组DDR缓存内的数据被读空后，信号灯复位，等待另一组DDR缓存被写满，数据准备好信号灯再次建立；
子步骤S206B：在其中一组DDR缓存做DMA读取操作时，锁存在内部寄存器中的SAR原始数据被写入到另一组DDR缓存中，直至被写满，然后在写满的缓存上执行DMA读取操作；
若步骤S204中将锁存的数据写入第一DDR缓存310中，即对应图3中(c11)过程；然后在该组缓存被写满后，由DMA控制器220将其读入到工控计算机100的板载内存111中，对应图3中(c12)过程；在第一DDR缓存310进行DMA读取操作的同时，执行将锁存数据写入第二DDR缓存320的操作，对应图3中(c21)过程；当该组缓存被写满后，由DMA控制器220将其读入到工控计算机100的板载内存111中，对应图3中(c22)过程，在此过程中同时进行将锁存数据写入第一DDR缓存310的过程，如此循环往复；值得强调的是，以上执行过程中也可以先将锁存数据写入第二DDR缓存中，其他对应更改即可；
本实施例中DDR缓存采用DDR3，其容量为2GB，每组DDR3缓存利用Xilinx赛灵思公司的MIG生成器生成；
需要说明的是，上述两个子步骤前面的标号不代表两个子步骤的先后顺序，只是用以区分两个过程；而且这两个过程是同时进行，根据相应条件实时变化缓存写入过程和DMA读取过程；
步骤S208：将写入板载内存中的SAR原始数据通过数据记录控制软件实时写入存储介质中，实现超高速SAR数据的实时采集和记录；
将写入到工控计算机100的板载内存111中的SAR原始数据实时写入存储介质400的过程对应图3中(d)过程；
本实施例中存储介质400采用至少4组M.2接口的固态盘，每个具有M.2接口的固态盘在实际测量中，其数据记录速度不低于600MBps，至少4组M.2接口的固态盘可以满足实时数据记录不低于1GBps的要求；
本实施例的写入方式是采用文件写入的方式，为了提高实时写入速度，在操作***中将固态盘的读写缓存设置为关闭，在数据记录过程中将工控计算机内存中的数据可以直接同步到固态盘内，实现超高速SAR数据的实时采集和记录。
综上所述，本发明实施例提供了一种超高速SAR数据记录仪以及数据记录方法，超高速SAR数据记录仪通过利用“工控计算机+现场可编程门阵列FPGA+PCIe固态存储器”的体系架构，以工控主板为控制核心，采用现场可编程门阵列FPGA作为PCIe的桥接芯片，并采用2组独立的缓存单元与现场可编程门阵列FPGA相连，实现原始SAR数据的乒乓缓存功能，以及存储介质与工控主板相连，实现SAR原始数据流的记录功能，整体结构简单，降低了SAR数据记录仪设计的复杂度和生产的工作量，简化了生产工艺和成本；该超高速SAR数据记录仪的数据记录方法中通过将转换成LVTTL电平的SAR原始数据在现场可编程门阵列FPGA中锁存至内部寄存器，然后存入一组缓存单元中，并在该组缓存单元被写满后利用DMA控制器将其直接读入工控计算机的内存中，然后利用文件写入的方式写入存储介质中，由于现场可编程门阵列FPGA具有PCIe硬核，与工控计算机通过PCIe接口可实现数据交互速率为4GBps，且存储介质的读写缓存关闭，有效提高了实时写入速度，使SAR数据记录仪的记录速度提高；另外在其中一组缓存单元进行数据读取操作时，另一组缓存单元同时独立进行SAR原始数据的写入，保证了数据不被丢失，提高了数据记录的可靠性；同时采用至少四组M.2接口的固态盘作为存储介质进行兵乓写入操作，既提高了记录速度，又提高了数据记录容量。
简言之，本发明提供的超高速SAR数据记录仪以及数据记录方法具有数据记录速度快、记录容量高以及良好的可靠性，并降低了生产复杂度和生产工作量，生产工艺简单，成本较低。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。再者，说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意含及代表该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能作出清楚区分；当然，根据实际需要，本发明提供的超高速SAR数据记录仪以及数据记录方法，还包含其他的常用算法和步骤，由于同发明的创新之处无关，此处不再赘述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种超高速SAR数据记录仪，包括：
工控计算机(100)，其控制核心为工控主板(110)，该工控主板(110)具有4至8路独立的高速PCIe 3.0接口；
现场可编程门阵列FPGA(200)，作为PCIe的桥接芯片，与工控计算机(100)通过PCIe接口进行数据传输，包括：
内部寄存器(210)、DMA控制器(220)以及PCIe硬核(230)；
2组独立的缓存单元，与现场可编程门阵列FPGA(200)相连接，作为SAR原始数据的乒乓缓存单元；
存储介质(400)，与工控主板相连接，作为SAR原始数据流的存储单元，实现数据记录；以及
驱动和软件模块(500)，包括：
第一驱动程序(510)，由专用驱动程序开发工具包生成，用于驱动数据采集卡硬件设备运行；
第二驱动程序(520)，采用固态盘自带的高速驱动，用于驱动同态盘实现读写功能；以及
数据记录控制软件(530)，进行DMA读入过程的控制和数据记录。
2.根据权利要求1所述的超高速SAR数据记录仪，其中，
所述现场可编程门阵列FPGA(200)与工控主板(110)之间的数据交互速率不低于4GBps；
所述内部寄存器(210)，配置为锁存器，在时钟的上升沿将数据锁存于内部寄存器中；
所述DMA控制器(220)，是基于现场可编程门阵列FPGA开发软件生成的数据读取功能控制模块，用于控制数据在缓存和工控计算机的内存之间的读取过程；
所述缓存单元为双倍数据率同步动态随机存取存储器DDR缓存(300)。
3.根据权利要求1所述的超高速SAR数据记录仪，其中，
所述工控计算机(100)包括：工控计算机CPU(112)以及板载内存(111)；
所述工控主板(110)为以下主板中的一种：X86工控主板、PowerPC主板以及ARM主板；
所述现场可编程门阵列FPGA(200)为Xilinx赛灵思公司生产的型号为XC7K325T-2FFG900I的现场可编程门阵列FPGA；
所述缓存单元为DDR3，容量为2GB；
所述存储介质(400)为以下存储介质中的一种或几种：M.2接口的固态盘，SATA盘或者SATA盘阵列。
4.根据权利要求1所述的超高速SAR数据记录仪，其中，
所述板载内存(111)为DDR42400，其容量为4GB；
所述存储介质(400)为至少4组M.2接口的固态盘，每个具有M.2接口的固态盘的数据记录速度不低于600MBps；
所述第一驱动程序(510)是利用Windriver公司提供的专用驱动程序开发工具包生成的；
所述第二驱动程序(520)是采用固态盘厂家自带的驱动生成的；
所述数据记录控制软件(530)是利用Microsoft公司的VC6.0以上的开发工具进行程序的编写与开发的。
5.根据权利要求1至4任一项所述的超高速SAR数据记录仪，还包括：
操作***(600)，用于管理和控制工控计算机中的硬件设备以及支持驱动和软件模块(500)的运行。
6.根据权利要求5所述的超高速SAR数据记录仪，其中，所述操作***(600)为如下操作***中的一种：windows 7操作***，LINUX和Vxworks。
7.一种超高速SAR数据记录仪的数据记录方法，包括：
启动数据记录控制软件，初始化电路***，将数据采集卡采集到的SAR原始数据经过低电压差分信号接口芯片转换成LVTTL电平，送入现场可编程门阵列FPGA管脚；
进入现场可编程门阵列FPGA的SAR原始数据在时钟的上升沿被现场可编程门阵列FPGA锁存到内部寄存器，然后将锁存的数据写入一组缓存单元中；
在两组缓存单元之间交替进行锁存数据的乒乓写入过程和DMA读取过程，使SAR原始数据从缓存写入到工控计算机的板载内存中；以及
将写入板载内存中的SAR原始数据通过数据记录控制软件实时写入存储介质中，实现超高速SAR数据的实时采集和记录。
8.根据权利要求7所述的数据记录方法，其中，所述在两组缓存单元之间交替进行锁存数据的乒乓写入过程和DMA读取过程，使SAR原始数据从缓存写入到工控计算机的板载内存中包括：
当其中一组缓存单元被写满后，建立数据准备好信号灯，由DMA控制器将其读入到工控计算机的板载内存中；当该组缓存单元内的数据被读空后，信号灯复位，等待另一组缓存单元被写满，数据准备好信号灯再次建立；
在其中一组缓存单元做DMA读取操作时，锁存在内部寄存器中的SAR原始数据被写入到另一组缓存单元中，直至被写满，然后在写满的缓存上执行DMA读取操作。
9.根据权利要求7所述的数据记录方法，其中，所述通过数据记录控制软件实时写入存储介质中的写入方式为文件写入的方式，为了提高实时写入速度，在操作***中将固态盘的读写缓存设置为关闭，在数据记录过程中将工控计算机内存中的数据直接同步到固态盘内。
10.根据权利要求7至9任一项所述的数据记录方法，其中，所述DMA控制器的生成过程如下：
利用Xilinx赛灵思公司提供的EDA工具ISE14.4进行现场可编程门阵列FPGA软件的开发，先生成一个PCIe 4X的接口控制核，并在此基础上按照Xilinx赛灵思公司1152.pdf文档的步骤生成DMA控制器。
CN201710355327.4A 2017-05-18 2017-05-18 超高速sar数据记录仪以及数据记录方法 Pending CN108958638A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710355327.4A CN108958638A (zh) 2017-05-18 2017-05-18 超高速sar数据记录仪以及数据记录方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355327.4A CN108958638A (zh) 2017-05-18 2017-05-18 超高速sar数据记录仪以及数据记录方法

Publications (1)

Publication Number Publication Date
CN108958638A true CN108958638A (zh) 2018-12-07

Family

ID=64462490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355327.4A Pending CN108958638A (zh) 2017-05-18 2017-05-18 超高速sar数据记录仪以及数据记录方法

Country Status (1)

Country Link
CN (1) CN108958638A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581375A (zh) * 2018-12-24 2019-04-05 中国科学院电子学研究所 一种分布式sar原始数据回放设备
CN109634882A (zh) * 2018-11-20 2019-04-16 山东超越数控电子股份有限公司 一种基于fpga的高速数据采集板卡
CN109669164A (zh) * 2018-12-24 2019-04-23 中国科学院电子学研究所 一种sar图像显示设备
CN111163116A (zh) * 2020-04-08 2020-05-15 成都新动力软件有限公司 一种大流量网络数据参数的提取设备
CN111240598A (zh) * 2020-01-15 2020-06-05 西安交通大学 一种基于软硬件结合方式的大容量快速NandFlash存储实现方法
CN111258504A (zh) * 2020-01-15 2020-06-09 西安电子科技大学 一种基于sata接口固态硬盘的存储控制***
CN112911217A (zh) * 2021-01-14 2021-06-04 北京华新创科信息技术有限公司 多波段多角度同步测量吊舱及其***
CN112947854A (zh) * 2021-01-29 2021-06-11 北京理工大学 一种基于双通道ddr3的sar数据存储和访问方法及装置
CN113079336A (zh) * 2020-01-03 2021-07-06 深圳市春盛海科技有限公司 高速影像的录像方法及装置
CN113984162A (zh) * 2021-09-13 2022-01-28 西安航天三沃机电设备有限责任公司 一种治超非现场执法高速高精度信号采集终端
CN115963793A (zh) * 2023-01-03 2023-04-14 北京广利核***工程有限公司 一种数据监视方法及装置
CN116299463A (zh) * 2023-05-16 2023-06-23 四川天府新区北理工创新装备研究院 一种基于通用计算设备后端的小型sar成像***及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035831A (ko) * 1999-10-04 2001-05-07 윤종용 Ａｄｓｌ 시스템에서의 가입자측 단말장치의 저전력 설계장치 및 그에 따른 데이터 통신방법
CN101839974A (zh) * 2010-05-05 2010-09-22 北京航空航天大学 一种双接口雷达数据记录仪

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035831A (ko) * 1999-10-04 2001-05-07 윤종용 Ａｄｓｌ 시스템에서의 가입자측 단말장치의 저전력 설계장치 및 그에 따른 데이터 통신방법
CN101839974A (zh) * 2010-05-05 2010-09-22 北京航空航天大学 一种双接口雷达数据记录仪

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
周立国: "基于PCI Express 总线的SAR 回波数据实时记录***", 《电子器件》 *
马怀宇: "基于PCI Express 总线和FPGA 的SAR回波数据实时记录***", 《电子测量技术》 *
黄斌: "基于Linux 的嵌入式高速SAR 数据存储技术", 《电讯技术》 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109634882A (zh) * 2018-11-20 2019-04-16 山东超越数控电子股份有限公司 一种基于fpga的高速数据采集板卡
CN109581375B (zh) * 2018-12-24 2022-08-02 中国科学院电子学研究所 一种分布式sar原始数据回放设备
CN109669164A (zh) * 2018-12-24 2019-04-23 中国科学院电子学研究所 一种sar图像显示设备
CN109581375A (zh) * 2018-12-24 2019-04-05 中国科学院电子学研究所 一种分布式sar原始数据回放设备
CN113079336A (zh) * 2020-01-03 2021-07-06 深圳市春盛海科技有限公司 高速影像的录像方法及装置
CN111240598A (zh) * 2020-01-15 2020-06-05 西安交通大学 一种基于软硬件结合方式的大容量快速NandFlash存储实现方法
CN111258504A (zh) * 2020-01-15 2020-06-09 西安电子科技大学 一种基于sata接口固态硬盘的存储控制***
CN111258504B (zh) * 2020-01-15 2023-05-30 西安电子科技大学 一种基于sata接口固态硬盘的存储控制***
CN111163116A (zh) * 2020-04-08 2020-05-15 成都新动力软件有限公司 一种大流量网络数据参数的提取设备
CN111163116B (zh) * 2020-04-08 2020-07-10 成都新动力软件有限公司 一种大流量网络数据参数的提取设备
CN112911217A (zh) * 2021-01-14 2021-06-04 北京华新创科信息技术有限公司 多波段多角度同步测量吊舱及其***
CN112947854A (zh) * 2021-01-29 2021-06-11 北京理工大学 一种基于双通道ddr3的sar数据存储和访问方法及装置
CN112947854B (zh) * 2021-01-29 2022-08-19 北京理工大学 一种基于双通道ddr3的sar数据存储和访问方法及装置
CN113984162A (zh) * 2021-09-13 2022-01-28 西安航天三沃机电设备有限责任公司 一种治超非现场执法高速高精度信号采集终端
CN115963793A (zh) * 2023-01-03 2023-04-14 北京广利核***工程有限公司 一种数据监视方法及装置
CN116299463A (zh) * 2023-05-16 2023-06-23 四川天府新区北理工创新装备研究院 一种基于通用计算设备后端的小型sar成像***及方法
CN116299463B (zh) * 2023-05-16 2023-08-08 四川天府新区北理工创新装备研究院 一种基于通用计算设备后端的小型sar成像***及方法

Similar Documents

Publication Publication Date Title
CN108958638A (zh) 超高速sar数据记录仪以及数据记录方法
US8433845B2 (en) Data storage device which serializes memory device ready/busy signals
KR20210147976A (ko) 확장 가능하고 일관성 있는 메모리 장치를 위한 시스템 및 방법
US20190004921A1 (en) Method and system for cache agent trace and capture
CN104932996B (zh) 用于控制链路接口的未使用硬件的功率消耗的方法、装置和***
CN109189619A (zh) I2c总线兼容性测试方法、***、存储介质及设备
CN111880925A (zh) 用于提供带外处理器遥测的技术
CN1650276B (zh) Ata/sata组合控制器
CN103488607A (zh) 嵌入式linux平台下SOC处理器与FPGA芯片的通信***、方法
CN102214482A (zh) 高速大容量固态电子记录器
CN102866390B (zh) 合成孔径雷达回波模拟器及回波模拟处理方法
TW202038097A (zh) 多平面上頁面的片段資料讀取方法及電腦程式產品
CN207115383U (zh) 一种基于fpga+emmc存储阵列的存储***
CN113326216A (zh) 用于存储器子***控制器的专用可测试性设计路径
CN108628754A (zh) 一般及垃圾回收的数据存取方法以及使用该方法的装置
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN100395742C (zh) 可快速地于不同储存装置间传输数据的计算机***
US20190227907A1 (en) Storage device and debugging system thereof
CN100373369C (zh) 控制器及多个可编程逻辑器件的组合访问装置及方法
CN102750254A (zh) 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN114253461A (zh) 混合通道存储设备
CN114253462A (zh) 提供混合通道存储设备的方法
CN104298620A (zh) 一种耐擦写低能耗的外接计算机加速设备
CN213338708U (zh) 一种控制部件及存储设备
CN105630400A (zh) 高速海量数据存储***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181207

RJ01 Rejection of invention patent application after publication