CN108920398B

CN108920398B - 一种跳帽电路及其设计方法

Info

Publication number: CN108920398B
Application number: CN201810729944.0A
Authority: CN
Inventors: 王鹏
Original assignee: Suzhou Inspur Intelligent Technology Co Ltd
Current assignee: Suzhou Inspur Intelligent Technology Co Ltd
Priority date: 2018-07-05
Filing date: 2018-07-05
Publication date: 2021-01-19
Anticipated expiration: 2038-07-05
Also published as: US11314917B2; CN108920398A; WO2020007061A1; US20210406440A1

Abstract

本申请公开了一种跳帽电路及其设计方法，该跳帽电路中包括一3pin的排针和一芯片，还包括：上拉电阻或下拉电阻，排针通过上拉电阻或下拉电阻与芯片连接，以及与上拉电阻或下拉电阻构成分压电路的电阻R1，电阻R1与所述排针的一个pin连接。该设计方法包括：获取芯片的默认输入状态，根据芯片的默认输入状态，通过在排针的第一pin所在的线路上设置第一电阻，且在排针的第二pin所在的线路上设置第二电阻的方法，设定芯片的默认值。通过本申请中的跳帽电路及其设计方法，能够在跳帽脱落的情况下，使得芯片继续保持原有的默认输入状态不变，从而确保芯片能够正常工作，有利于提高服务器的可靠性。

Description

一种跳帽电路及其设计方法

技术领域

本申请涉及服务器***设计技术领域，特别是涉及一种跳帽电路及其设计方法。

背景技术

服务器主板上通常设置有多种排针和跳帽，通过改变跳帽的位置，可改变连接到header(即排针)的信号的电平状态，从而对hdader所匹配的芯片参数进行配置。服务器出厂时，通常设置有有默认的参数，从而确保服务器到货后能够正常使用。这些默认参数，具体是通过跳帽连接到header的不同pin来实现的。

目前的跳帽电路连接关系可以参见图1，由图1可知，用于进行参数设置的3pin的header中，pin1连接到电源Vcc，pin2连接到芯片，pin3连接到地GND。这种3pin的header通常包括两种默认参数，一种是默认为逻辑1，具体地，采用跳帽连接pin1和pin2，输入到芯片的为高电平，定义为逻辑1。另一种是默认为低电平，具体地，采用跳帽连接pin2和pin3，输入到芯片的为低电平，定义为逻辑0。

然而，在服务器运输过程中，可能会由于震动等原因导致跳帽脱落，而目前进行参数默认设置的电路连接方式中，由于没有任何防护措施，当跳帽脱落时，会使得与pin2相连的信号线悬空，从而导致芯片无法正常工作，进而影响服务器的性能。

发明内容

本申请提供了一种跳帽电路及其设计方法，以解决现有技术中的电路连接方式在跳帽脱落后容易导致芯片无法正常工作的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种跳帽电路，所述跳帽电路中包括一3pin的排针和一芯片，所述跳帽电路中还包括：

上拉电阻或下拉电阻，且所述排针通过所述上拉电阻或下拉电阻，与所述芯片连接；

与所述上拉电阻或下拉电阻构成分压电路的电阻R1，所述电阻R1与所述排针的一个pin连接，且所述电阻R1与所述上拉电阻的阻值大小关系为：R1≥10*上拉电阻的阻值；所述电阻R1与所述下拉电阻的阻值大小关系为：R1≥10*下拉电阻的阻值。

可选地，当所述跳帽电路的默认输入状态为高电平时，所述跳帽电路中设置有上拉电阻R2，且所述排针的第一pin通过电阻R1接地，第二pin通过所述上拉电阻R2拉高后连接至所述芯片，第三pin通过电阻R3接地。

可选地，当所述跳帽电路的默认输入状态为低电平时，所述跳帽电路中设置有下拉电阻R2，且所述排针的第一pin通过电阻R1拉高，第二pin通过所述下拉电阻R2接地后连接至所述芯片，第三pin通过电阻R3拉高。

可选地，所述电阻R1和电阻R2的阻值大小关系为：R1≥10*R2，所述电阻R2和电阻R3的阻值大小关系为：R2≥10*R3。

可选地，所述芯片为需要设置Strap pin的芯片。

一种跳帽电路的设计方法，应用于包括一3pin排针和一芯片的跳帽电路中，所述设计方法包括：

获取芯片的默认输入状态，所述默认输入状态包括高电平和低电平；

根据芯片的默认输入状态，通过在所述排针的第一pin所在的线路上设置第一电阻，且在所述排针的第二pin所在的线路上设置第二电阻的方法，设定芯片的默认值，所述芯片的默认值包括逻辑0或逻辑1，所述第二电阻为上拉电阻或下拉电阻，所述第二pin为所述排针中与芯片连接的引脚，所述第一电阻与第二电阻构成分压电路，且所述第一电阻与所述第二电阻的阻值大小关系为：第一电阻的阻值≥10*第二电阻的阻值。

可选地，所述根据芯片的默认输入状态，通过在所述排针的第一pin所在的线路上设置第一电阻，且在所述排针的第二pin所在的线路上设置第二电阻的方法，设定芯片的默认值，包括：

当所述芯片的默认输入状态为高电平时，第二电阻为上拉电阻，将所述排针的第一pin通过第一电阻接地，将所述排针的第二pin经第二电阻拉高后连接至所述芯片。

可选地，所述根据芯片的默认输入状态，通过在所述排针的第一pin所在的线路上设置第一电阻，且在所述排针的第二pin所在的线路上设置第二电阻的方法，设定芯片的默认值，还包括：

将所述排针的第三pin通过第三电阻接地，且所述第二电阻和第三电阻的阻值大小关系为：第二电阻的阻值≥10*第三电阻的阻值。

当所述芯片的默认输入状态为低电平时，第二电阻为下拉电阻，将所述排针的第一pin通过第一电阻拉高，将所述排针的第二pin经第二电阻接地后连接至所述芯片。

将所述排针的第三pin通过第三电阻拉高，且所述第二电阻和第三电阻的阻值大小关系为：第二电阻的阻值≥10*第三电阻的阻值。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请提供一种跳帽电路，该跳帽电路中包括一3pin的排针和一芯片，还包括上拉电阻或下拉电阻，排针通过上拉电阻或下拉电阻与芯片连接，以及与上拉电阻或下拉电阻构成分压电路的电阻R1，且电阻R1与上拉电阻的阻值大小关系为：R1≥10*上拉电阻的阻值；电阻R1与下拉电阻的阻值大小关系为：R1≥10*下拉电阻的阻值。当跳帽电路的默认输入状态为高电平时，跳帽电路中设置有上拉电阻R2，且排针的第一pin通过电阻R1接地，第二pin通过上拉电阻R2拉高后连接至芯片，第三pin通过电阻R3接地。当跳帽电路的默认输入状态为低电平时，跳帽电路中设置有下拉电阻R2，且排针的第一pin通过电阻R1拉高，第二pin通过下拉电阻R2接地后连接至芯片，第三pin通过电阻R3拉高。本申请在芯片默认输入高电平时，通过将排针的第二pin经上拉电阻拉高后连接至芯片，使得芯片保持在高电平，且通过电阻R1与上拉电阻构成分压电路，即使服务器运输过程中发生跳帽脱落，输入芯片的电压仍然保持Vcc，即仍然为逻辑1。当芯片默认输入为低电平时，通过将排针的第二pin经下拉电阻接地后连接至芯片，使得芯片保持在低电平，且通过电阻R1与下拉电阻构成分压电路，即使服务器运输过程中发生跳帽脱落，输入芯片的电压仍然为0，即仍然为逻辑0。因此，本申请跳帽电路中排针和芯片的连接方式，能够在跳帽脱落的情况下，使得芯片继续保持原有的默认输入状态不变，从而确保芯片逻辑正确，能够正常工作。

另外，本申请中设置R1≥10*R2，以及R2≥10*R3。通过设置三个电阻的大小关系，能够实现电路的平衡，且当服务器运输过程中，跳帽不发生脱落时，均能够使芯片保持原有的默认输入状态不变，有利于进一步提高服务器的可靠性。

本申请还提供一种跳帽电路的设计方法，该方法首先获取芯片的默认输入状态，然后根据芯片的默认输入状态，通过在排针的第一pin所在线路上设置第一电阻，在排针的第二pin所在的线路上设置第二电阻的方法，来设定芯片的默认值。当芯片的默认输入状态为高电平时，第二电阻为上拉电阻，将排针的第一pin通过第一电阻接地，将第二pin经第二电阻拉高后连接至芯片；当芯片的默认输入状态为低电平时，第二电阻为下拉电阻，将排针的第一pin通过第一电阻拉高，将第二pin经第二电阻接地后连接至芯片，且设置第一电阻的阻值≥10*第二电阻的阻值。本申请根据不同的默认输入状态，通过在排针的第二pin所在线路上添加作为上拉电阻或下拉电阻的第二电阻，能够使得芯片的电平保持在默认输入状态不变，且利用第一电阻与第二电阻构成分压电路，从而能够有效避免跳帽脱落导致芯片无法正常工作的情况，有利于提高服务器的可靠性。另外，当芯片的默认输入状态为高电平时，还将第三pin通过第三电阻接地，且第二电阻的阻值≥10*第三电阻的阻值；当芯片的默认输入状态为低电平时，还将第三pin通过第三电阻拉高，且设置第二电阻的阻值≥10*第三电阻的阻值。这种设计方法，能够实现电路的平衡，且当服务器运输过程中跳帽不发生脱落时，也能够使芯片保持原有的默认输入状态不变，有利于进一步提高服务器的可靠性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中跳帽电路的连接关系示意图；

图2为本申请实施例所提供的一种跳帽电路的电路原理示意图；

图3为本申请实施例所提供的另一种跳帽电路的电路原理示意图；

图4为本申请实施例所提供的一种跳帽电路的设计方法的流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。

实施例一

参见图2，图2为本申请实施例所提供的一种跳帽电路的电路原理示意图。由图2可知，本实施例的跳帽电路中包括一3pin的排针和一芯片，还包括上拉电阻R2，且排针通过上拉电阻R2与芯片连接。图2中，pin1为第一pin，pin2为第二pin，pin3为第三pin，电阻R1与第一pin连接，R2为上拉电阻，上拉电阻R2与第二pin连接，电阻R3与第三pin连接。

本实施例的跳帽电路中，芯片的默认输入状态为高电平。第一pin通过电阻R1接地，第二pin通过上拉R2拉高后连接至芯片。其中电阻R1与上拉电阻R2之间的阻值大小关系为：R1≥10*R2。

由以上连接关系可知，R2作为上拉电阻，排针通过电阻R2将第二pin拉高之后连接至芯片，电阻R1与上拉电阻R2构成分压电路，从而使得芯片的输入状态保持在高电平。具体地，当跳帽不脱落时，由于第二pin被上拉电阻R2拉高至电源Vcc，且电阻R1与电阻R2构成分压电路，输入芯片的电压值为Vcc*R1/(R1+R2)，由于R1≥10*R2，可推导出Vcc*R1/(R1+R2)≈Vcc，因此，输入芯片的电压值近似为Vcc，即芯片的输入状态为逻辑1；当跳帽发生脱落时，第二pin处于悬空状态，此时芯片仍然通过R2与电压Vcc连接，因此，输入芯片的电压值仍然为Vcc，即芯片的输入状态还是逻辑1。

因此，本实施例中跳帽电路的结构设计，能够在跳帽脱落的情况下，使得芯片继续保持原有的默认输入状态不变，从而确保芯片逻辑正确，且能够正常工作。

进一步地，本申请的跳帽电路中，排针的第三pin通过电阻R3接地，且上拉电阻R2和电阻R3的阻值大小关系为：R2≥10*R3。

具体地，由图2可知，该跳帽电路的默认状态为跳帽连接pin1和pin2。当跳帽连接pin1和pin2时，输入芯片的电压相当于电阻R1两端的电压，因此，输入芯片的电压值为Vcc*R1/(R1+R2)，由于R1≥10*R2，可推导出Vcc*R1/(R1+R2)≈Vcc，即逻辑1；当跳帽连接pin2和pin3时，输入芯片的电压相当于电阻R3两端的电压，因此，输入芯片的电压值为Vcc*R3/(R2+R3)，由于R2≥10*R3，可推导出Vcc*R3/(R2+R3)≈0，即逻辑0。因此，当跳帽不发生脱落时，默认输入芯片的电平状态为高电平，即逻辑1。当跳帽脱落时，由图2可知，此时pin2悬空，输入芯片的电压值为Vcc，仍然为逻辑1，因此，本实施例跳帽电路中三个电阻的阻值设定关系，能够确保在跳帽发生脱落和不发生脱落时，芯片的默认输入状态均为高电平，从而确保芯片能够正常工作。

本实施例中排针的第三pin通过一电阻R3接地，使得电阻R3与上拉电阻R2也构成分压电路，有利于电路的平衡。而且，电阻R3的设置有利于跳帽电路后续的调试工作，例如：可以将电阻R3重置为其他阻值的电阻以便于进行跳帽电路的调试，进而增加跳帽电路的灵活性。

另外，本实施例中排针的第三pin也可以直接通过导线接地。

进一步地，本申请中的芯片为需要设置Strap pin的芯片，Strap pin也就是通过外部跳线来决定输入电平的引脚，这种引脚有丰富的复用功能，可以理解为复用引脚。比如在上电复位期间选择某种功能，但正常工作时又定义为其他用法。本申请中的排针为3pin排针，也就是带有三个引脚的排针。

实施例二

在图2所示实施例的基础之上参见图3，图3为本申请实施例所提供的另一种跳帽电路的电路原理示意图。由图3可知，本实施例的跳帽电路中也包括一3pin的排针和一芯片，还包括下拉电阻R2以及与下拉电阻R2分压的电阻R1，排针通过下拉电阻R2与芯片连接，排针的第一pin通过电阻R1拉高至Vcc。图3中，pin1为第一pin，pin2为第二pin，pin3为第三pin，电阻R1与第一pin连接，R2为下拉电阻，下拉电阻R2与第二pin连接，电阻R3与第三pin连接。

本实施例跳帽电路中芯片的默认输入状态为低电平。第一pin通过电阻R1拉高，第二pin通过下拉电阻R2接地后连接至芯片，其中电阻R1与上拉电阻R2之间的阻值大小关系为：R1≥10*R2。

由以上连接关系可知，本实施例中R2作为下拉电阻，排针通过电阻R2将第二pin接地之后连接至芯片，电阻R1与上拉电阻R2构成分压电路，从而使得芯片的输入状态保持在低电平。当跳帽不发生脱落和发生脱落时，跳帽电路中利用电阻R1和电阻R2保持芯片的输入状态为逻辑0的原理，与实施例一的跳帽电路中保持芯片的输入状态为逻辑1的原理类似，不再详细描述。

进一步地，本实施例的跳帽电路中，排针的第三pin通过电阻R3拉高，且下拉电阻R2和电阻R3的阻值大小关系为：R2≥10*R3。

由图3可知，该跳帽电路的默认状态为跳帽连接pin1和pin2。当跳帽连接pin1和pin2时，输入芯片的电压相当于下拉电阻R2两端的电压，因此，输入芯片的电压值为Vcc*R2/(R1+R2)，由于R1≥10*R2，可推导出Vcc*R2/(R1+R2)≈0，即逻辑0；当跳帽连接pin2和pin3时，输入芯片的电压相当于下拉电阻R2两端的电压，因此，输入芯片的电压值为Vcc*R2/(R2+R3)，由于R2≥10*R3，可推导出Vcc*R2/(R2+R3)≈Vcc，即逻辑1。当跳帽脱落时，由图3可知，此时pin2悬空，输入芯片的电压值为0，仍然为逻辑0，因此，本实施例跳帽电路中三个电阻的阻值设定关系，能够确保在跳帽发生脱落和不发生脱落时，芯片的默认输入状态均为低电平，从而确保芯片能够正常工作。

另外，本实施例中排针的第三pin也可以直接通过导线拉高。

该实施例中未详细描述的部分，可以参见图2所示的实施例一，两个实施例之间可以互相参照，在此不再赘述。

实施例三

在图2和图3所示实施例的基础之上参见图4，图4为本申请实施例所提供的一种跳帽电路的设计方法的流程示意图。由图4可知，本申请中跳帽电路的设计方法主要包括：

S1：获取芯片的默认输入状态，其中芯片的默认输入状态包括高电平和低电平。

本申请主要适用于包括有芯片和一3pin排针的跳帽电路中。

S2：根据芯片的默认输入状态，通过在排针的第一pin所在的线路上设置第一电阻，且在排针的第二pin所在的线路上设置第二电阻的方法，设定芯片的默认值。其中，芯片的默认值包括逻辑0或逻辑1，第二电阻为上拉电阻或下拉电阻，第二pin为排针中与芯片连接的引脚，第一电阻与第二电阻构成分压电路，且第一电阻与第二电阻的阻值大小关系为：第一电阻的阻值≥10*第二电阻的阻值。

本申请根据不同的默认输入状态，通过在排针的第二pin所在线路上添加作为上拉电阻或下拉电阻的第二电阻，且利用第一电阻与第二电阻构成分压电路，能够使得芯片的电平保持在默认输入状态不变，从而能够有效避免跳帽脱落导致芯片无法正常工作的情况，有利于提高服务器的可靠性。

具体地，步骤S2又包括两种情况：

第一种情况：当芯片的默认输入状态为高电平时，第二电阻为上拉电阻，将排针的第一pin通过第一电阻接地，将第二pin经第二电阻拉高后连接至芯片。

进一步地，将第三pin通过第三电阻接地，且第二电阻和第三电阻的阻值大小关系为：第二电阻的阻值≥10*第三电阻的阻值。

第二种情况：当芯片的默认输入状态为低电平时，第二电阻为下拉电阻，将排针的第一pin通过第一电阻拉高，将第二pin经第二电阻接地后连接至芯片。

进一步地，将第三pin通过第三电阻拉高，且第二电阻和第三电阻的阻值大小关系为：第二电阻的阻值≥10*第三电阻的阻值。

本实施例中跳帽电路的工作原理和工作方法，在图2和图3所示的实施例中已经详细阐述，三个实施例之间可以互相参照，在此不再赘述。

以上仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种跳帽电路，所述跳帽电路中包括一3pin的排针和一芯片，其特征在于，所述跳帽电路中还包括：

与所述上拉电阻或下拉电阻构成分压电路的电阻R1，所述电阻R1与所述排针的一个pin连接，且所述电阻R1与所述上拉电阻的阻值大小关系为：R1≥10*上拉电阻的阻值；所述电阻R1与所述下拉电阻的阻值大小关系为：R1≥10*下拉电阻的阻值；

当所述跳帽电路的默认输入状态为高电平时，所述跳帽电路中设置有上拉电阻R2，且所述排针的第一pin通过电阻R1接地，第二pin通过所述上拉电阻R2拉高后连接至所述芯片，第三pin通过电阻R3接地或者直接通过导线接地；

当所述跳帽电路的默认输入状态为低电平时，所述跳帽电路中设置有下拉电阻R2，且所述排针的第一pin通过电阻R1拉高，第二pin通过所述下拉电阻R2接地后连接至所述芯片，第三pin通过电阻R3拉高或者直接通过导线拉高。

2.根据权利要求1所述的一种跳帽电路，其特征在于，所述电阻R1和电阻R2的阻值大小关系为：R1≥10*R2，所述电阻R2和电阻R3的阻值大小关系为：R2≥10*R3。

3.根据权利要求1或2所述的一种跳帽电路，其特征在于，所述芯片为需要设置Strappin的芯片。

4.一种跳帽电路的设计方法，应用于包括一3pin排针和一芯片的跳帽电路中，其特征在于，所述设计方法包括：

根据芯片的默认输入状态，通过在所述排针的第一pin所在的线路上设置第一电阻，且在所述排针的第二pin所在的线路上设置第二电阻的方法，设定芯片的默认值，所述芯片的默认值包括逻辑0或逻辑1，所述第二电阻为上拉电阻或下拉电阻，所述第二pin为所述排针中与芯片连接的引脚，所述第一电阻与第二电阻构成分压电路，且所述第一电阻与所述第二电阻的阻值大小关系为：第一电阻的阻值≥10*第二电阻的阻值；

其中，当所述芯片的默认输入状态为高电平时，第二电阻为上拉电阻，将所述排针的第一pin通过第一电阻接地，将所述排针的第二pin经第二电阻拉高后连接至所述芯片；

5.根据权利要求4所述的一种跳帽电路的设计方法，其特征在于，当所述芯片的默认输入状态为高电平时，所述方法还包括：

将所述排针的第三pin通过第三电阻接地或者直接通过导线接地，且所述第二电阻和第三电阻的阻值大小关系为：第二电阻的阻值≥10*第三电阻的阻值。

6.根据权利要求4所述的一种跳帽电路的设计方法，其特征在于，当所述芯片的默认输入状态为低电平时，所述方法还包括：

将所述排针的第三pin通过第三电阻拉高或者直接通过导线拉高，且所述第二电阻和第三电阻的阻值大小关系为：第二电阻的阻值≥10*第三电阻的阻值。