CN108878269A - 形成集成电路结构的方法及相关集成电路结构 - Google Patents

形成集成电路结构的方法及相关集成电路结构 Download PDF

Info

Publication number
CN108878269A
CN108878269A CN201810431009.6A CN201810431009A CN108878269A CN 108878269 A CN108878269 A CN 108878269A CN 201810431009 A CN201810431009 A CN 201810431009A CN 108878269 A CN108878269 A CN 108878269A
Authority
CN
China
Prior art keywords
fin
illusory
nitride
subset
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810431009.6A
Other languages
English (en)
Other versions
CN108878269B (zh
Inventor
孙磊
王文辉
张洵渊
谢瑞龙
曾伽
朱雪莲
成敏圭
刘绍铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN108878269A publication Critical patent/CN108878269A/zh
Application granted granted Critical
Publication of CN108878269B publication Critical patent/CN108878269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及形成集成电路结构的方法及相关集成电路结构，一项态样是针对形成集成电路结构的方法。该方法可包括：提供位在半导体衬底上方的鳍片集合，该鳍片集合包括多个工作鳍片及多个虚设鳍片，该多个虚设鳍片包括离该多个工作鳍片中任一者在预定义距离内的第一虚设鳍片子集、及离该多个工作鳍片中任一者超出该预定义距离的第二虚设鳍片子集；通过极紫外线(EUV)微影技术将该第一虚设鳍片子集移除；以及将该第二虚设鳍片子集的至少一部分移除。

Description

形成集成电路结构的方法及相关集成电路结构
技术领域
本发明是关于形成集成电路结构的方法，其使用极紫外线(EUV)微影技术将离该集成电路结构内的工作鳍片在预定义距离内的虚设鳍片移除。
背景技术
虽然各类光微影程序在所属技术领域中属于已知，目前的半导体制作程序通常使用「极」紫外线(EUV)光微影在光阻层中形成预图型开口。于半导体晶圆制作期间，极紫外(EUV)光可在微影程序中用于自光学掩模至半导体晶圆实现非常小图型的转移，诸如纳米级图型。在EUV微影中，EUV微影掩模(亦称为EUV「分划板」)上形成的图型可通过使EUV光从反射表面的部分反射出去而转移至半导体晶圆。然而，由于EUV光的高能量及反射表面的粗糙度，不希望的光线会抵达光阻层的区域，从而改变待通过掩模来转移的图型。如此，所属技术领域中常见且与EUV光微影相关联的一个图型化问题以跨布(cross)大距离的光的密度及密度变化为函数的光散射。
特别的是，目前的EUV光微影程序一般苦于量少但可测的散射光「簇射」晶圆上邻接转移图型的区域。此现象在所属技术领域中亦称为「EUV扩引」或单纯地称为「扩引」。此散射光为曝露至EUV光的区域的(所绘多角形状的)密度、及跨布晶圆的密度变化两者的函数。此扩引效应非所欲地使最终、转移的多角尺寸改变而偏离所欲(设计)值。如此，对于扩引效应，需要校正设计才能获得最佳晶圆图型。EUV扩引会使光远离曝露区数微米散射，甚至是数毫米。对于扩引的补偿，通常是通过「偏倚」设计来达成，用以对抗与因扩引而起的基线光增大相关联的全局尺寸变化。
更大量的扩引可使用明场EUV分划板或掩模来造成。明场分划板包括最清楚的反射场，内有掩蔽吸收剂材料的「岛」。作为对照，暗场EUV分划板比明场EUV分划板具有更小的扩引程度。暗场分划板包括最暗场，使得该场大部分包括掩蔽吸收剂材料，内有「孔洞(hole)」或「开口(opening)」。正型显影(PTD)阻剂是一种光阻，该光阻的曝露至光的部分变为可溶于该光阻显影剂，而该光阻未曝露的部分则维持不可溶于该光阻显影剂。负型显影(NTD)阻剂是一种光阻，该光阻的曝露至光的部分变为不可溶于该光阻显影剂，而该光阻未曝露的部分则遭由该光阻显影剂溶解。在一些半导体程序步骤中，阻隔图型需要用微影来印刷。为了印刷阻隔图型，使用具有PTD阻剂的明场分划板或具有NTD阻剂的暗场分划板。具有PTD阻剂的明场分划板苦于EUV微影中的扩引，而且使用NTD阻剂的EUV微影在业界并不成熟。因此，难以用EUV微影来印刷阻隔图型。
另外，EUV光微影技术进行成本高。
发明内容
本发明的第一项态样是针对形成集成电路结构的方法。该方法可包括：提供位在半导体衬底上方的鳍片集合，该鳍片集合包括多个工作鳍片及多个虚设鳍片，该多个虚设鳍片包括离该多个工作鳍片中任一者在预定义距离内的第一虚设鳍片子集、及离该多个工作鳍片中任一者超出该预定义距离的第二虚设鳍片子集；通过极紫外线(EUV)微影技术将该第一虚设鳍片子集移除；以及将该第二虚设鳍片子集的至少一部分移除。
本发明的第二项态样是针对形成集成电路结构的方法。该方法可包括：提供位在半导体衬底上方的氮化物鳍片集合，该氮化物鳍片集合包括多个工作氮化物鳍片及多个虚设氮化物鳍片；进行极紫外线(EUV)微影技术将该多个虚设氮化物鳍片的第一子集从该半导体衬底上方移除，使得该多个虚设氮化物鳍片的第二子集与该多个工作氮化物鳍片留下，其中该多个虚设氮化物鳍片的该第一子集离该多个工作氮化物鳍片在预定义距离内，并且该多个虚设氮化物鳍片的该第二子集离该多个工作氮化物鳍片中任一者超出该预定义距离；以及进行极紫外线(EUV)微影技术将该多个虚设氮化物鳍片的第一子集从该半导体衬底上方移除，使得该多个虚设氮化物鳍片的第二子集与该多个工作氮化物鳍片留下，其中该多个虚设氮化物鳍片的该第一子集离该多个工作氮化物鳍片在预定义距离内，并且该多个虚设氮化物鳍片的该第二子集离该多个工作氮化物鳍片中任一者超出该预定义距离。
本发明的第三项态样是针对集成电路结构。该半导体结构可包括：衬底，其包括具有第一高度的第一位置、及具有第二高度的第二、相异位置；以及自该衬底延展的半导体鳍片集合，其中该衬底的该第一位置没有该半导体鳍片集合，并且该衬底的该第二位置布置于该半导体鳍片集合的诸相邻半导体鳍片之间。
本发明的前述及其它特征将由以下本发明的具体实施例的进一步特定说明而显而易见。
附图说明
本发明的具体实施例将搭配下列图式详述，其中相同的附图标记表示相似的组件，并且其中：
图1至18根据本发明的第一态样，展示经受一种方法的集成电路结构，其中奇数编号的图式(例如图1、3、5…17)展示该集成电路结构的顶视图，而偶数编号的图式(例如图2、4、6…18)展示该集成电路结构的沿着该奇数编号图式的线条A-A所取看的截面图。
图19至30根据本发明的另一态样，展示经受一种方法的集成电路结构，其中奇数编号的图式(例如图19、21、23…29)展示该集成电路结构的顶视图，而偶数编号的图式(例如图20、22、24…30)展示该集成电路结构的沿着该奇数编号图式的线条A-A所取看的截面图。
图31至36根据本发明的另一态样，展示经受一种方法的集成电路结构，其中奇数编号的图式(例如图31、33及35)展示该集成电路结构的顶视图，而偶数编号的图式(例如图32、34及36)展示该集成电路结构的沿着该奇数编号图式的线条A-A所取看的截面图。
注意到的是，本发明的图式并未按照比例。该图式用意仅在于绘示本发明的典型态样，因而不应该视为限制本发明的范畴。在图式中，相似的数符代表该图式之间相似的组件。
具体实施方式
本发明是关于形成集成电路结构的方法，其使用极紫外线(EUV)光微影技术将离该集成电路结构内的工作鳍片在预定义距离内的虚设鳍片移除。习知的阻隔掩模可用于移除离该工作氮化物鳍片超过或超出该预定义距离的氮化物鳍片。在习知的光学程序中，具有正性显影(PTD)光阻的明场分划板或具有负性显影(NTD)光阻的暗场分划板是用于图型化包括主动鳍片的阻隔物。在EUV程序中，具有PTD光阻的明场分划板导致高扩引及高缺陷性。再者，使用暗场分划板及NTD光阻的EUV程序尚非成熟程序。EUV微影技术一般只需要一次曝照便得以印刷单一小图型，例如所具间距小于大约80纳米(nm)的开口。习知的阻隔掩模或光学微影技术需要多次曝照才得以印刷所具间距小于大约80nm的图型，而且所需曝照次数愈多，制作集成电路结构的总体成本便愈大。5nm或更小技术节点中的鳍片间距远小于7nm与以上技术节点中的鳍片间距。这导致需要多个图型化步骤才得以界定具有高分辨率的主动鳍片。结果是，本发明是针对用于形成集成电路结构的方法，其除了进行习知的光学微影技术，还包括使用暗场分划板与PTD光阻进行EUV微影技术。本文中所揭示的方法导致EUV扩引减少。另外，通过在本方法期间仅使用一次EUV光微影技术，以及将更不昂贵的阻隔掩模或习知的光学微影技术用于其它微影程序，相比于现有技术，用于进行本文所述方法的总体成本得以降低。
现请参阅图1，所示为初步集成电路(IC)结构100的顶视图。图2展示IC结构100的沿着图1的线条A-A取看的截面图。请一起参阅图1与2，IC结构100可包括上方形成有多个氮化物鳍片110或其集合的衬底102。衬底102可包括但不限于硅、锗、硅锗、碳化硅、以及主要由一或多种III-V族化合物半导体所组成者，该化合物半导体具有由化学式AlX1GaX2InX3AsY1PY2NY3SbY4所定义的组成，其中X1、X2、X3、Y1、Y2、Y3及Y4代表相对比例，各大于或等于零，而且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1为总相对莫耳量)。其它合适的衬底包括具有以下组成的II-VI族化合物半导体：ZnA1CdA2SeB1TeB2，其中A1、A2、B1及B2为各大于或等于零的相对比例，并且A1+A2+B1+B2＝1(1为总莫耳量)。再者，可使衬底102的一部分或整体有应变。尽管所示衬底102为包括单层半导体材料，所强调的是，本发明的教示一样适用于上覆半导体绝缘体(SOI)衬底。如所属技术领域已知，SOI衬底可包括位在另一半导体层(图未示)上绝缘体层上的半导体层。SOI衬底的半导体层可包括本文中所述半导体衬底材料中任一者。SOI衬底的绝缘体层可包括任何目前已知或以后才开发的SOI衬底绝缘体，诸如但不局限于氧化硅。
氮化物鳍片110可例如通过在衬底102上方沉积例如氮化硅的氮化物层、以及图型化并蚀刻该氮化物层来形成，使得氮化物鳍片110留在衬底102上。「沉积」一词于本文中使用时，可包括适用于沉积的任何目前已知或以后才开发的技术，包括但不局限于例如：化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强型CVD(PECVD)、半大气压CVD(SACVD)高密度等离子体CVD(HDPCVD)、快速热CVD(RTCVD)、超高真空CVD(UHVCVD)、有限反应处理CVD(LRPCVD)、有机金属CVD(MOCVD)、溅镀沉积、离子束沉积、电子束沉积、激光辅助沉积、热氧化作用、热氮化作用、旋涂方法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化作用、分子束外延(MBE)、镀覆、以及蒸镀。
「蚀刻」于本文中使用时，大体上是指通过湿式或干式化学手段将材料从衬底、或该衬底上所形成的结构移除。在一些实例中，可希望将材料从衬底的某些区域选择性移除。在此一实例中，掩模可用于防止将材料从衬底的某些区域移除。蚀刻的类别大体上有两种：(i)湿蚀刻及(ii)干蚀刻。湿蚀刻可用以选择性溶解给定材料，并且留下另一材料相对原封不动。湿蚀刻典型为利用诸如酸的溶剂来进行。干蚀刻可使用可产生含能自由基的等离子体、或中性带电物种来进行，其在晶圆的表面处起反应或撞击。中性粒子可从所有角度侵袭晶圆，此程序因此为等向性。离子碾压、或溅镀蚀刻从单一方向以稀有气体的含能离子轰击晶圆，因此，此程序属于高度异向性。反应性离子蚀刻(RIE)在介于溅镀蚀刻与等离子体蚀刻中间的条件下运作，并且可用于产生深、窄特征，诸如沟槽。
如将于本文中所述者，氮化物鳍片110可当作掩模用于从衬底102形成半导体鳍片。要理解的是，衬底102上可形成任何数目的氮化物鳍片110而不脱离本发明的态样。如图所示，一些氮化物鳍片110绘示成深灰色，而其它则绘示成浅灰色。深灰氮化物鳍片110(即「工作氮化物鳍片」或「工作鳍片」110a)代表可从之形成主动或所欲半导体鳍片的氮化物鳍片110，而浅灰氮化物鳍片110(即「虚设氮化物鳍片」或「虚设鳍片」110b)代表可能想要从IC结构100将之移除、或从之可先形成然后移除非所欲或虚设半导体鳍片的氮化物鳍片110。亦即，氮化物鳍片110的集合可包括多个虚设氮化物鳍片110b或其集合、及多个工作氮化物鳍片110a或其集合。虚设氮化物鳍片110可进一步包括第一子集110b1及第二子集110b2。第一子集110b1可包括离工作氮化物鳍片110a在预定义距离内的虚设氮化物鳍片110b。第二子集110b2可包括离任何工作氮化物鳍片110a超出该预定义距离的虚设氮化物鳍片110b。如将于本文中所述者，该预定义距离可通过所使用的EUV微影技术来决定。
要理解的是，取决于最终所欲结构，其包括从衬底102形成的半导体鳍片，可改变氮化物鳍片110的取向及数目。另外，取决于IC结构100上何处想要包括主动半导体鳍片，可客制化本文中所述的光微影技术。进一步要理解的是，在形成氮化物鳍片110期间，IC结构100内仅可形成工作氮化物鳍片110a而仅形成主动半导体鳍片。然而，形成在IC结构100内具有实质均匀间距的虚设氮化物鳍片110b及工作氮化物鳍片110a两者，之后将虚设氮化物鳍片110b移除，可更有效率或令人希望。本发明是针对此一具体实施例。
如图3至10所示，可进行第一微影技术以曝露并移除衬底102上方第一掩模116内虚设氮化物鳍片110b的第一子集110b1。第一微影技术可包括EUV微影技术。EUV微影技术以约13.5nm的波长使用EUV扫描仪。如已知，与习知的微影技术相比，EUV微影技术的进行成本高很多。图型化及蚀刻在氮化物鳍片110之间具有非常小(例如小于大约80nm或范围自大约28nm至大约80nm)且实质均匀间距的IC结构100期间，EUV微影技术使精密度更大且分辨率更佳。因此，EUV微影技术可用于移除离工作氮化物鳍片110a在预定义距离内的虚设氮化物鳍片110b。在此一具体实施例中，第一微影技术可包括图型化光阻114以使第一掩模116位在光阻114底下的部分曝露，如图3至4所示。光阻114通常在光微影程序中当作掩模材料，用于在蚀刻(移除未遭受掩蔽的材料)前，先使结构上的正或负影像重现。光阻通常是在完成其当作掩模材料的目的后遭清洗掉。光阻114可包括正型显影(PTD)阻剂。用于使光阻114曝露的EUV分划板可以是暗场分划板(本文中未个别展示)。如已知，分划板可包括例如属于石英的板材，包括其中划定的图型。EUV微影技术的暗场分划板可决定该预定义距离。举例而言，EUV微影技术可连同暗场分划板用于图型化及蚀刻IC结构100，其包括所具间距非常小(即小于大约80nm)的氮化物鳍片110。如此，该预定义距离可包括小于大约80nm的距离。亦即，EUV微影技术可用于移除虚设氮化物鳍片110b位在工作氮化物鳍片110a的大约80nm内的第一子集110b1。将暗场分划板的曝照窗增大到超出大约80nm可将暗场分划板转换成明场分划板，亦即场域未遭由分划板覆盖处会多于遭由分划板覆盖处，从而导致相对于明场EUV分划板所述的扩引问题。
第一掩模116可包括位在衬底102与氮化物鳍片110上方的光学平坦化层(OPL)118、以及在OPL 118上方包括硅(SiARC)122的抗反射涂层。再者，如图5至6所示，第一微影技术可包括在第一掩模116的曝露部分中形成一或多个开口126以使虚设氮化物鳍片110b的第一子集110b1曝露。亦即，可进行蚀刻将光阻114的图型转移至下伏的OPL 118及SiARC122。更具体地说，各OPL 118与SiARC 122内可形成(多个)开口126以使虚设氮化物鳍片110b的第一子集110b1曝露。虚设氮化物鳍片110b的第一子集110b1可包括想要从IC结构100移除的氮化物鳍片110。另外，可将光阻114(图3至4)剥除或移除以使其底下的第一掩模116(或更具体来说，SiARC 122)曝露。
现请参阅图7至8，可将虚设氮化物鳍片110b已曝露的第一子集110b1从IC结构100移除以使其底下的衬底102曝露。亦即，可将虚设氮化物鳍片110b位在工作氮化物鳍片110a的预定义距离内的第一子集110b1移除。虚设氮化物鳍片110b已曝露的第一子集110b1可例如通过蚀刻来移除。如图所示，亦可剥除或移除第一掩模116的部分，或更具体来说，SiARC122。在此移除期间，虚设氮化物鳍片110b的第二子集110b2及工作氮化物鳍片110a可维持受到掩模116的OPL 118覆盖。如图9至10所示，可剥除或移除第一掩模116的其余部分，即OPL 118，以使其底下虚设氮化物鳍片110b的第二子集110b2及工作氮化物鳍片110a曝露。
现请参阅图11至14，可进行第二微影技术以曝露并移除虚设氮化物鳍片110b的第二子集110b2位在第二掩模130内的至少一部分。如图所示，虚设氮化物鳍片110b的第二子集110b2可包括离任何工作氮化物鳍片110a超出或超过该预定义距离的任何其余虚设氮化物鳍片110b。在没有氮化物鳍片超出该预定义距离的实例中，没有必要进行此第二微影技术。第二微影技术可包括使用比EUV微影更不昂贵、且可在约248nm的波长下使用氟化氪(KrF)来进行的习知光学微影。此时可使用习知的光学微影技术，因为介于虚设氮化物鳍片110b的第二子集110b2与任何工作氮化物鳍片110a之间的间距比介于虚设氮化物鳍片110b的第一子集110b1(图5至6)与工作氮化物鳍片110a之间的间距更大且更可变。习知的光学微影技术可用于移除虚设鳍片110b的离工作氮化物鳍片110a超出该预定义距离的第二子集110b2，因为此类移除不需要此类高分辨率。因此，在第一微影技术期间，图型化不需要如所需般准确。此第二微影技术可用于移除离从的待形成主动半导体鳍片(深灰氮化物鳍片)的工作氮化物鳍片110a不在该预定义距离内的其余虚设氮化物鳍片110b。第二光微影技术可包括在虚设氮化物鳍片110b的第二子集110b2及工作氮化物鳍片110a上方形成(例如沉积)第二掩模130。再者，可在第二掩模130上方形成(例如沉积)另一光阻132。第二光微影技术亦可包括图型化光阻132以使其底下第二掩模130的布置于虚设氮化物鳍片110b的第二子集110b2上方的部分曝露。光阻132举例而言，可运用明场光学分划板与PTD阻剂、或具有NTD阻剂的暗场分划板。第二掩模130举例而言，可包括位在虚设氮化物鳍片110b的第二子集110b2、工作氮化物鳍片110a、及衬底102上方的OPL 134。第二掩模130亦可包括位在OPL134上方的SiARC 136。更具体地说，光阻132的图型化可使SiARC 136的部分曝露。
如图13至14所示，可在第二掩模130的曝露部分中形成一或多个开口142以使虚设氮化物鳍片110b的第二子集110b2曝露。亦即，可进行蚀刻以将光阻132的图型(图11至12)转移至下伏的OPL 134与SiARC 136。另外，可将光阻132(图11至12)剥除或移除以使其底下的第二掩模130(或更具体来说，SiARC 136)曝露。
现请参阅图15至16，虚设氮化物鳍片110b的第二子集110b2(图13至14)整体可通过蚀刻来移除，使得工作氮化物鳍片110a留在衬底102上。移除第一子集110b1之后，亦可剥除或移除第二掩模130的部分(图13至14)，或更具体来说，SiARC 136(图13至14)。在此移除期间，工作氮化物鳍片110a可维持遭由掩模130的OPL 134(图13至14)覆盖。随后，可剥除或移除第二掩模130的其余部分，即OPL 134，以使虚设氮化物鳍片110a曝露。
如图17至18所示，本方法可接续例如通过蚀刻，将工作氮化物鳍片110a当作掩模使用，从衬底102形成半导体鳍片150的集合。如图所示，所产生的IC结构190可包括衬底102及从衬底102延展的半导体鳍片150的集合。尽管本文中未展示，据了解，本文中所述的方法可接续习知的互补式金属氧化物半导体(CMOS)处理，例如形成栅极，源极与漏极、互连、介电层、钝化层、接触部/贯孔等。
在本发明的另一具体实施例中，第一微影技术可以是如参阅图11至16所述的习知光学微影技术，用以曝露虚设氮化物鳍片110b的第二子集110b2，亦即超出工作氮化物鳍片110a的预定义距离的虚设氮化物鳍片110b，第二微影技术可以是如参阅图3至10所述的EUV微影技术，用以曝露虚设氮化物鳍片110b的第一子集110b1，亦即在工作氮化物鳍片110a的预定义距离内的虚设氮化物鳍片110b。换言之，EUV微影技术与习知光学微影技术的进行顺序可互相颠倒，使得先通过习知的光学微影技术移除离工作氮化物鳍片110a不在该预定义距离内的虚设氮化物鳍片110b，并接着通过EUV微影技术移除离工作氮化物鳍片110a在该预定义距离内的虚设氮化物鳍片110b。
图19至30展示本发明的另一具体实施例。在本具体实施例中，第二子集虚设氮化物鳍片110b2连同藉此形成的虚设半导体鳍片可在形成半导体鳍片之后遭受移除。更具体地说，进行参阅图9至10所述的程序之后，可将虚设氮化物鳍片110b的第二子集110b2及工作氮化物鳍片110a当作掩模，用于例如通过蚀刻从衬底102形成半导体鳍片150(半导体鳍片集合)，如图19至20所示。如图所示，半导体鳍片150的集合可包括主动半导体鳍片150a及虚设半导体鳍片150b。主动半导体鳍片150a可能希望留在IC结构100内，并且可由工作氮化物鳍片110a所界定。虚设半导体鳍片150b可能希望从IC结构100遭受移除，并且可由第二子集110b2虚设氮化物鳍片110b所界定。
请参阅图21至22，第二微影技术可用于曝露并移除另一掩模152内的虚设半导体鳍片150b(还有其上方虚设氮化物鳍片110b的第二子集110b2)。更具体地说，第二微影技术可用于移除通过离工作氮化物鳍片110a或主动半导体鳍片150a超过预定义距离的虚设氮化物鳍片110b所形成之虚设半导体鳍片150b。第二微影技术可包括使用半导体鳍片150的集合上方所形成的较不昂贵的阻隔掩模(习知的光学微影技术)，与参阅图11至14所述者类似。更具体地说，进行第二微影技术可包括在半导体鳍片150的集合上方形成(例如沉积)掩模152。再者，可在掩模152上方形成(例如沉积)另一光阻156。光阻156可包括具有PTD阻剂的明场光学分划板、或具有NTD阻剂的暗场分划板。掩模152可包括OPL 158及SiARC 162。再者，光阻156可经图型化以曝露掩模152位在其底下的部分，该部分布置于虚设半导体鳍片150b上方。如图所示，半导体鳍片150各包括位在其上方的氮化物鳍片110。另外，进行第二微影技术可包括在掩模152的曝露部分中形成开口166，用以曝露虚设半导体鳍片150b及衬底102的部分，如图23至24所示。亦即，可进行蚀刻将光阻156的图型转移至下伏的OPL 158及SiARC 162。另外，可将光阻156(图21至22)剥除或移除以使其底下的第二掩模152(或更具体来说，SiARC 162)曝露。主动半导体鳍片150a可维持受掩模152覆盖。
如图25至26所示，本方法可接续移除上方具有虚设氮化物鳍片110b的虚设半导体鳍片150b(图23至24)，使得主动半导体鳍片150a留在掩模152下方(图23至24)。移除虚设半导体鳍片150b之后，可移除掩模152以使上方具有工作氮化物鳍片110a的主动半导体鳍片150a曝露，使得主动半导体鳍片150a留在衬底102上，如本文中相对于图13至16所述。
现请参阅图27至28，工作氮化物鳍片110a各可从各主动半导体鳍片150a上方遭受移除，使得主动半导体鳍片150a受曝露并留在衬底102上。如图所示，所产生的IC结构192可包括衬底102，其包括具有第一高度H1的第一位置172、及具有第二高度H2的第二、相异位置174；以及自衬底102延展的半导体鳍片150a的集合，其中衬底102的第一位置172没有半导体鳍片150a，并且衬底102的第二位置174布置于诸相邻主动半导体鳍片150a之间。在一项具体实施例中，如图27至28所示，第一高度H1小于第二高度H2，其可导因于用以移除虚设半导体鳍片150b的过蚀刻。亦即，虚设半导体鳍片150b的移除可包括移除虚设半导体鳍片150b以使衬底102在虚设半导体鳍片150b遭受移除的第一位置172处的第一高度H1小于衬底102在介于主动半导体鳍片150a的相邻鳍片之间的第二位置174处的第二高度H2。在另一具体实施例中，如图29至30所示，第一高度H1大于第二高度H2，其可导因于用以移除虚设半导体鳍片150b的欠蚀刻。亦即，虚设半导体鳍片150b的移除可包括移除虚设半导体鳍片150b以使衬底102在虚设半导体鳍片150b遭受移除的第一位置172处的第一高度H1大于衬底102在介于主动半导体鳍片150a的相邻鳍片之间的第二位置174处的第二高度H2。尽管本文中未展示，据了解，本文中所述的方法可接续习知的互补式金属氧化物半导体(CMOS)处理，例如形成栅极，源极与漏极、互连、介电层、钝化层、接触部/贯孔等。再者，据了解，EUV微影技术与习知光学微影技术的顺序可互相颠倒，使得通过习知的光学微影技术期间先移除离工作氮化物鳍片110a不在该预定义距离内的虚设氮化物鳍片110b，并接着在EUV微影技术期间移除离工作氮化物鳍片110a或主动半导体鳍片150a在该预定义距离内的虚设半导体鳍片150b。
在另一具体实施例中，可仅进行EUV微影技术。在此一具体实施例中，运用例如便宜阻隔掩模的习知微影技术不需要跟随或引领EUV微影技术，并且可不予以进行。根据本具体实施例，在鳍片蚀刻程序之后，可有一或多个虚设半导体鳍片留在IC结构上，可将其适当地切割或断开，使得其存在不影响使用其它主动半导体鳍片的装置形成程序、及/或其它主动半导体鳍片的效能。本具体实施例将相对于图31至36作论述。
首先，请参阅图31至32，EUV微影技术的进行可与相对于图3至10所述者实质类似。然而，在本具体实施例中，用于将虚设氮化物鳍片110b1的第一子集曝露(且随后移除)的EUV微影技术亦可用于同时曝露(且随后断开或切割)虚设氮化物鳍片110b2的某些部分。这建立用于形成一栅极或数栅极的空间(如将参阅图36至36所述)，使得该或该栅极可有能力避免接触虚设半导体鳍片的其余部分，如将于本文中所述者。亦即，相同的EUV微影技术可用于曝露(且随后移除)虚设氮化物鳍片110b1的第一子集，并用于同时曝露(且随后断开或切割)虚设氮化物鳍片110b2的某些部分。更具体地说，光阻114可经图型化，除了曝露虚设氮化物鳍片110b的第一子集110b1上方所布置的掩模116，还曝露希望将虚设氮化物鳍片110b的第二子集110b2的部分移除的区域(例如区域184)中的掩模116。光阻114经图型化之后，EUV微影技术将如相对于图5至10所述继续。然而，在本具体实施例中，虚设氮化物鳍片110b的第二子集110b2在区域184中的部分亦可在EUV微影技术期间遭受移除。随后，工作氮化物鳍片110a、及虚设氮化物鳍片110b的第二子集110b2的其余部分可当作掩模用于例如通过蚀刻，从衬底102形成半导体鳍片150，如相对于图19至20所述者。应了解的是，EUV微影技术可基于希望形成的连接来客制化。亦应了解的是，区域184不受限于本文中所示的位置，并且可指定为IC结构100内别处，但不脱离本发明的态样。
现请参阅图33至34，形成半导体鳍片150之后，可移除虚设氮化物鳍片110的第二子集110b2及工作氮化物鳍片110a，以使其底下的半导体鳍片150曝露，如图33至34所示。亦即，不进行第二微影技术将虚设半导体鳍片150移除，如相对于图21至26所述，而是可移除虚设氮化物鳍片110的第二子集110b2及工作氮化物鳍片110a以使其底下的半导体鳍片150曝露。结果是，主动半导体鳍片110a、及虚设半导体鳍片110b的部分都仍留在衬底102上。然而，由于光阻114的图型化(图31至32)，虚设半导体鳍片150b有部分遭受移除，藉以在区域184中形成断开部186。
如图35至36所示，一或多个栅极188可垂直于主动半导体鳍片150a并于其上方形成而形成产生的IC结构194。栅极188可使用习知的栅极制作技术来形成，例如沉积、图型化、蚀刻等，并且可包括习知的栅极堆栈材料，例如间隔物、栅极介电质、栅极导体等。如图所示，栅极188未接触其余虚设半导体鳍片150b，因为虚设半导体鳍片150位在待形成栅极188处的部分于EUV微影技术期间遭受移除。因此，栅极188接触主动半导体鳍片150a。据了解，栅极188的形成可经客制化，而且不受限于图35至36所示的取向。另外，尽管本文中未展示，据了解，本文中所述的方法可接续习知的互补式金属氧化物半导体(CMOS)处理，例如源极与漏极、互连、介电层、钝化层、接触部/贯孔等。
本方法如以上所述，用于制造集成电路芯片。产生的集成电路芯片可由制造商以空白晶圆形式(也就是说，作为具有多个未封装芯片的单一晶圆)、当作裸晶粒、或以封装形式来配送。在已封装的例子中，芯片嵌装于单一芯片封装(诸如塑料载体，具有黏贴至主板或其它更高阶载体的引线)中，或多芯片封装(诸如具有表面互连或埋置型互连任一者或两者的陶瓷载体)中。在任一例子中，该芯片接着与其它芯片、离散电路组件、及/或其它信号处理装置整合成下列的部分或任一者：(a)诸如主板的中间产品，或(b)最终产品。最终产品可以是包括集成电路芯片的任何产品，范围涵盖玩具及其它低阶应用至具有显示器、键盘或其它输入设备、及中央处理器的进阶计算机产品。
本文所用术语的目的仅在于说明特殊具体实施例并且意图不在于限制本发明。如本文中所用，单数形式「一(a)」、「一(an)」、以及「该(the)」的用意在于同时包括多形式，上下文另有所指除外。将进一步了解的是，「包含」(及/或其变形)等词于本说明书中使用时，指明所述特征、整体、步骤、操作、组件及/或组件的存在，但并未排除一或多个其它特征、整体、步骤、操作、组件、组件及/或其群组的存在或新增。「视需要」或「视需要地」意为后续所述事件或环境可出现或可不出现，并且该描述包括出现事件的实例及未出现事件的实例。
本说明书及权利要求书各处近似文句于本文中使用时，可套用来修饰任何定量表征，其许可改变此定量表征，但不会改变与其有关的基本功能。因此，一或多个诸如「约(about)」、「大约(approximately)」及「实质(substantially)」的用语所修饰的值并不受限于指定的精确值。在至少一些实例中，该近似语言可对应于仪器测量该值时的精确度。本说明书及权利要求书这里及各处可组合及/或互换范围限制，此类范围乃经识别并且包括其中所含有的子范围，除非内容或文句另有所指。「大约」如应用到范围的特定值时，适用于两值，而且除非另外取决于测量该值的仪器的精确度，否则可表示所述值的+/-10％。「实质」是指对于大部分，大多完全地受指定或任何些微偏差，其提供本发明的相同技术效益。
下面权利要求书中所有手段或步骤加上功能组件的对应结构、材料、动作及均等者用意在于包括结合如具体主张的其它主张专利权的组件进行任何结构、材料或动作。已为了描述及说明而呈现本发明的说明，但无意于穷尽(exhaustive)或局限于所揭示形式的揭露。许多修改及变化对于所属领域技术人员将显而易知而不脱离本发明的范畴及精神。选择并说明具体实施例是为了更佳阐释本发明的原理及实际应用，并且如适用于经思考的特定用途，让所属领域技术人员能够理解本发明经各种修改的各项具体实施例。

Claims (20)

1.一种形成集成电路结构的方法，该方法包含：
提供位在半导体衬底上方的鳍片集合，该鳍片集合包括多个工作鳍片及多个虚设鳍片，该多个虚设鳍片包括离该多个工作鳍片中任一者在预定义距离内的第一虚设鳍片子集、及离该多个工作鳍片中任一者超出该预定义距离的第二虚设鳍片子集；
通过极紫外线(EUV)微影技术将该第一虚设鳍片子集移除；以及
将该第二虚设鳍片子集的至少一部分移除。
2.如权利要求1所述的方法，其中，该极紫外线微影技术运用具有正型显影(PTD)光阻的暗场分划板，该暗场分划板决定该预定义距离。
3.如权利要求2所述的方法，其中，该预定义距离小于大约80纳米(nm)。
4.如权利要求2所述的方法，其中，该极紫外线微影技术包括：
图型化该正型显影光阻以使掩模位在该正型显影光阻底下的部分曝露；以及
形成位在该掩模的该曝露部分中的开口以使该第一虚设鳍片子集曝露，其中，该多个工作鳍片及该第二虚设鳍片子集维持受该掩模覆盖。
5.如权利要求1所述的方法，其中，在移除该第一虚设鳍片子集的同时，通过该极紫外线微影技术将该第二虚设鳍片子集的该至少一部分移除。
6.如权利要求1所述的方法，其中，将该第二虚设鳍片子集的该至少一部分移除包含通过运用阻隔掩模的微影技术将该第二虚设鳍片子集整个移除。
7.如权利要求6所述的方法，其中，运用该阻隔掩模的该微影技术包括：
形成位在该第二虚设鳍片子集及该多个工作鳍片上方的该阻隔掩模；
图型化光阻以使其底下该阻隔掩模的布置于该第二虚设鳍片子集上方的部分曝露；以及
形成位在该阻隔掩模的该曝露部分中的开口以使该第二虚设鳍片子集曝露，其中，该工作鳍片维持受该阻隔掩模覆盖。
8.如权利要求7所述的方法，进一步包含：
在该阻隔掩模的该曝露部分中形成该开口之后，将该光阻从该阻隔掩模上方移除，并且移除该阻隔掩模。
9.如权利要求1所述的方法，其中，该多个工作鳍片包括工作氮化物鳍片，而且进一步包含：
使用该工作氮化物鳍片形成主动半导体鳍片。
10.一种形成集成电路结构的方法，该方法包含：
提供位在半导体衬底上方的氮化物鳍片集合，该氮化物鳍片集合包括多个工作氮化物鳍片及多个虚设氮化物鳍片；
进行极紫外线(EUV)微影技术将该多个虚设氮化物鳍片的第一子集从该半导体衬底上方移除，使得该多个虚设氮化物鳍片的第二子集与该多个工作氮化物鳍片留下，其中，该多个虚设氮化物鳍片的该第一子集离该多个工作氮化物鳍片在预定义距离内，并且该多个虚设氮化物鳍片的该第二子集离该多个工作氮化物鳍片中任一者超出该预定义距离；以及
自该多个虚设氮化物鳍片的该第二子集形成虚设半导体鳍片集合，并且自该多个工作氮化物鳍片形成主动半导体鳍片集合。
11.如权利要求10所述的方法，其中，该预定义距离通过该极紫外线微影技术来决定。
12.如权利要求10所述的方法，其中，该极紫外线微影技术运用正型显影(PTD)光阻及暗场分划板，该暗场分划板决定该预定义距离。
13.如权利要求12所述的方法，其中，该预定义距离小于大约80纳米(nm)。
14.如权利要求10所述的方法，进一步包含：
进行运用阻隔掩模的微影技术将该虚设半导体鳍片集合移除，使得该主动半导体鳍片集合留在该半导体衬底上。
15.如权利要求14所述的方法，其中，进行运用该阻隔掩模的该微影技术包括移除该虚设半导体鳍片集合，使得该半导体衬底在该虚设半导体鳍片集合遭受移除的第一位置处的第一高度相异于该半导体衬底在介于该主动半导体鳍片集合的相邻鳍片之间的第二位置处的第二高度。
16.如权利要求10所述的方法，其中，进行该极紫外线微影技术进一步包括将某些虚设氮化物鳍片位在该多个虚设氮化物鳍片的该第二子集中的一部分移除，以在该多个虚设氮化物鳍片的该第二子集内建立断开部，用于形成功能结构，以供该后续形成的主动半导体鳍片用。
17.如权利要求14所述的方法，其中，该功能结构包括栅极，而且进一步包含：
形成垂直于该主动半导体鳍片集合的该栅极，其中，该栅极未接触该虚设半导体鳍片集合。
18.一种集成电路结构，包含：
衬底，包括具有第一高度的第一位置、及具有第二高度的第二、相异位置；以及
半导体鳍片集合，自该衬底延展，
其中，该衬底的该第一位置没有该半导体鳍片集合，并且该衬底的该第二位置布置于该半导体鳍片集合的相邻半导体鳍片之间。
19.如权利要求18所述的集成电路结构，其中，该第一高度小于该第二高度。
20.如权利要求18所述的集成电路结构，其中，该第一高度大于该第一高度。
CN201810431009.6A 2017-05-08 2018-05-08 形成集成电路结构的方法及相关集成电路结构 Active CN108878269B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/589,312 US10014297B1 (en) 2017-05-08 2017-05-08 Methods of forming integrated circuit structure using extreme ultraviolet photolithography technique and related integrated circuit structure
US15/589,312 2017-05-08

Publications (2)

Publication Number Publication Date
CN108878269A true CN108878269A (zh) 2018-11-23
CN108878269B CN108878269B (zh) 2023-08-08

Family

ID=62683566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810431009.6A Active CN108878269B (zh) 2017-05-08 2018-05-08 形成集成电路结构的方法及相关集成电路结构

Country Status (3)

Country Link
US (1) US10014297B1 (zh)
CN (1) CN108878269B (zh)
TW (1) TWI655674B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786458B (zh) * 2017-11-13 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11189614B2 (en) * 2018-03-16 2021-11-30 Intel Corporation Process etch with reduced loading effect
US11011626B2 (en) * 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability
KR20200132183A (ko) * 2019-05-16 2020-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN113314462B (zh) * 2021-05-26 2022-03-22 惠科股份有限公司 驱动电路的制造方法、驱动电路和光罩
US20220413376A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Extreme ultraviolet lithography patterning with assist features

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20140131813A1 (en) * 2012-11-14 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cell Layout for SRAM FinFET Transistors
CN104241287A (zh) * 2013-06-21 2014-12-24 三星电子株式会社 半导体装置
US20150147874A1 (en) * 2013-11-25 2015-05-28 United Microelectronics Corp. Method for forming a semiconductor structure
CN106206264A (zh) * 2015-02-26 2016-12-07 台湾积体电路制造股份有限公司 用于增加工艺裕度的鳍图案化方法
US20170017745A1 (en) * 2015-07-16 2017-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Structure for Mandrel and Spacer Patterning

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140103451A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Finfet circuits with various fin heights
US9236269B2 (en) * 2014-04-23 2016-01-12 Globalfoundries Inc. Field effect transistor (FinFET) device with a planar block area to enable variable Fin pitch and width
US9564446B1 (en) * 2015-12-16 2017-02-07 International Business Machines Corporation SRAM design to facilitate single fin cut in double sidewall image transfer process
US9786505B2 (en) * 2015-12-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device using dummy fins for smooth profiling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20140131813A1 (en) * 2012-11-14 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cell Layout for SRAM FinFET Transistors
CN104241287A (zh) * 2013-06-21 2014-12-24 三星电子株式会社 半导体装置
US20150147874A1 (en) * 2013-11-25 2015-05-28 United Microelectronics Corp. Method for forming a semiconductor structure
CN106206264A (zh) * 2015-02-26 2016-12-07 台湾积体电路制造股份有限公司 用于增加工艺裕度的鳍图案化方法
US20170017745A1 (en) * 2015-07-16 2017-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Structure for Mandrel and Spacer Patterning

Also Published As

Publication number Publication date
US10014297B1 (en) 2018-07-03
TW201843709A (zh) 2018-12-16
TWI655674B (zh) 2019-04-01
CN108878269B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN108878269A (zh) 形成集成电路结构的方法及相关集成电路结构
US10242952B2 (en) Registration mark formation during sidewall image transfer process
US7223612B2 (en) Alignment of MTJ stack to conductive lines in the absence of topography
US8314034B2 (en) Feature size reduction
US7442624B2 (en) Deep alignment marks on edge chips for subsequent alignment of opaque layers
US8987008B2 (en) Integrated circuit layout and method with double patterning
JP5532303B2 (ja) 半導体デバイスのクリティカルディメンジョンを縮小する方法
JP6133585B2 (ja) Ｅｕｖフォトレジスト封入
CN104681410B (zh) 形成图案的机制
US20160225634A1 (en) Method for quadruple frequency finfets with single-fin removal
CN108447777B (zh) 自对准双重图型化用的可变空间心轴切割
CN109119470B (zh) 边界间隔物结构以及集成
US10056291B2 (en) Post spacer self-aligned cuts
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
US9530689B2 (en) Methods for fabricating integrated circuits using multi-patterning processes
US11355342B2 (en) Semiconductor device with reduced critical dimensions and method of manufacturing the same
US20060189122A1 (en) Method of forming isolated features of semiconductor devices
US7220680B1 (en) Method for photolithography in semiconductor manufacturing
US20090160062A1 (en) Semiconductor Devices and Methods of Manufacturing Thereof
US20070009838A1 (en) Method of manufacturing a pattern structure and method of forming a trench using the same
US20070178409A1 (en) Exposure method of forming three-dimensional lithographic pattern
CN107403715B (zh) 使用掺杂抛光材料控制内部裸片的均匀性
CN108470691A (zh) 用于接触孔对准的多晶硅迭层测量图形的制造方法
CN112151359B (zh) 具有精细图案的半导体元件结构及其制备方法
CN113496874B (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210322

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant