CN108877856B - 储存装置、记录方法以及预载方法 - Google Patents

储存装置、记录方法以及预载方法 Download PDF

Info

Publication number
CN108877856B
CN108877856B CN201810001496.2A CN201810001496A CN108877856B CN 108877856 B CN108877856 B CN 108877856B CN 201810001496 A CN201810001496 A CN 201810001496A CN 108877856 B CN108877856 B CN 108877856B
Authority
CN
China
Prior art keywords
user data
power
storage device
controller
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810001496.2A
Other languages
English (en)
Other versions
CN108877856A (zh
Inventor
简介信
包镒华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW106126215A external-priority patent/TWI646551B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN108877856A publication Critical patent/CN108877856A/zh
Application granted granted Critical
Publication of CN108877856B publication Critical patent/CN108877856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/463—File
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6028—Prefetching based on hints or prefetch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及储存装置、记录方法以及预载方法，该储存装置包括快闪式存储器阵列以及控制器。快闪式存储器阵列储存多笔使用者数据。于完成初始化程序之后，控制器依据主机指令及H2F对照表存取快闪式存储器阵列的使用者数据，并将被存取的使用者数据的地址资讯记录至上电存取表。

Description

储存装置、记录方法以及预载方法
技术领域
本发明有关于一种快闪式存储器装置及其预载方法。
背景技术
当***上电时，固态硬碟往往也跟着直接上电。然而在固态硬碟上电后至固态硬碟被第一次存取之间，具有一空闲时间，为了有效的提升固态硬碟的效能，我们有必要针对空闲时间进行更有效率的利用，进而提升固态硬碟的存取速度。
发明内容
有鉴于此，本发明提出一种储存装置，包括：一快闪式存储器阵列、一动态随机存取存储器以及一控制器。上述快闪式存储器阵列储存多笔使用者数据。上述控制器于完成一初始化程序之后，依据多条主机指令及一H2F对照表存取上述快闪式存储器阵列的上述使用者数据，并将被存取的上述使用者数据的多个地址资讯记录至一上电存取表。
根据本发明的一实施例，上述上电存取表的大小小于上述H2F对照表。
根据本发明的一实施例，上述地址资讯为上述使用者数据的多个逻辑地址资讯。
根据本发明的一实施例，上述地址资讯更包括上述使用者数据的多个物理地址资讯。
根据本发明的一实施例，上述控制器依据上述使用者数据的存取顺序而将上述地址资讯依序记录至上述上电存取表。
本发明还提出一种储存装置，包括一快闪式存储器阵列以及一控制器。上述快闪式存储器阵列储存多个使用者数据。上述控制器于完成一初始化程序之后，判断一上电存取表是否存在上述快闪式存储器阵列，如果是，则将上述上电存取表所对应的上述使用者数据上传至一数据暂存器。
根据本发明的一实施例，上述控制器还依据一H2F对照表而将上述上电存取表所对应的上述使用者数据上传至上述数据暂存器。
根据本发明的一实施例，当上述数据暂存器不足以储存上述上电存取表所对应的所有上述使用者数据时，上述控制器仅将上述上电存取表所对应的部份上述使用者数据上传至上述数据暂存器。
根据本发明的一实施例，上述控制器依序将上述上电存取表所对应的上述使用者数据上传至上传数据暂存器。
根据本发明的一实施例，上述控制器于完成上述初始化程序之后，并于收到一主机指令之前，将上述上电存取表所对应的上述使用者数据上传至上述数据暂存器。
附图说明
图1显示了根据本发明的一实施例所述的储存装置的方块图；
图2A显示了根据本发明的一实施例所述的上电存取表的示意图；
图2B显示了根据本发明的另一实施例所述的上电存取表的示意图；
图3A显示了根据本发明的一实施例所述的建立上电存取表方法的流程图；以及
图3B显示了根据本发明的一实施例所述的使用上电存取表方法的流程图。
符号说明
100 储存装置；
101 快闪式存储器阵列；
102 动态随机存取存储器；
103 控制器；
10主机；
200A、200B 上电存取表；
INS 存取指令；
S10～S16 步骤流程；
S20～S26 步骤流程。
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以申请专利范围所界定者为准。
值得注意的是，以下所揭示的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征的上等的描述，实际可包含多个不同的实施例，包括这些特征直接接触，或者包含其它额外的特征形成于这些特征之间等等，使得这些特征并非直接接触。
图1显示了根据本发明的一实施例所述的储存装置的方块图。如图1所示，储存装置100包括快闪式存储器阵列101、动态随机存取存储器102以及控制器103，其中储存装置100耦接至主机10，并且主机10与储存装置100组成一***，储存装置100产生并维持逻辑-物理(Host Logical-Flash Physical，H2F)对照表，记录使用者数据的逻辑地址与物理地址的对应关系。根据本发明的一实施例，储存装置100可为一采用USB、SATA、PATA、PCIE物理介面或是采用USB、NVME、AHCI、SCSI通信协定的固态硬盘。
假设储存装置100的数据储存量为256GB，于***开机后，控制器103除了依据H2F对照表提供主机10所需的使用者数据，并将这些使用者数据的逻辑地址或物理地址记录至上电存取表。假设在上电存取表中一笔逻辑地址或物理地址的大小为2B，一笔逻辑地址或物理地址对应至4KB的使用者数据，则控制器103可建立8MB大小的上电存取表以记录16GB大小的使用者数据的逻辑地址。其中，上电存取表记录主机10所欲读取或写入的使用者数据，依据主机10的运作特性，上电存取表所记录的使用者数据可能是作业***、应用程式、或电脑游戏的档案，且上电存取表主要是记录主机10所欲读取的使用者数据，少部份是主机10所欲更新/写入的使用者数据。
当主机10开始初始化(Initializing)时，也会要求周边装置，例如储存装置100，开始初始化，然而，储存装置100完成初始化所需的时间比主机10完成初始化所需的时间短，因此，在储存装置100完成初始化后而主机10尚未完成初始化的期间(亦可称为闲置时间)，控制器103根据上电存取表所记录的地址资讯，而将使用者数据自快闪式存储器阵列101预先载入至动态随机存取存储器102，等主机10完成初始化并开始作业***载入时，即主机10从储存装置100载入作业***的档案时，储存装置100可迅速地从动态随机存取存储器102，而非从快闪式存储器阵列101，提供作业***的档案(即使用者数据)至主机10，以缩短数据存取所需的时间。由于储存装置100可以迅速完成初始化，所以，闲置时间也可视为储存装置100上电后至主机10开始存取储存装置100之前的时间。
根据本发明的另一实施例，上电存取表的记录较佳依据使用者数据的读取顺序而记录。如此一来，假设控制器103无法在闲置时间将上电存取表所对应的所有使用者数据载入至动态随机存取存储器102，由于先载入的使用者数据可能将被主机10所先读取，在数据读取及处理的过程中，控制器103可继续将上电存取表所对应的剩余使用者数据载入至动态随机存取存储器102，等待主机10来读取而达到本发明的目的。
根据本发明的另一实施例，控制器103依据快闪式存储器阵列101的参数对上电存取表的记录进行排列，其中，快闪式存储器阵列101的参数包括：通道(Channel)数目或芯片致能(Chip Enable)数目，以加速使用者数据的读取速度。
根据本发明的另一实施例，上电存取表所对应的使用者数据的大小较佳小于动态随机存取存储器102的数据储存量，如此一来，上电存取表所对应的全部使用者数据可储存至动态随机存取存储器102。
根据本发明的另一实施例，当上电存取表所对应的使用者数据的大小大于动态随机存取存储器102的数据储存量时，控制器103仅将上电存取表所对应的部份使用者数据载入至动态随机存取存储器102，待这些使用者数据被主机10所先读取之后，以上电存取表所对应的剩余使用者数据替代已储存于动态随机存取存储器102的使用者数据。
图2A显示了根据本发明的一实施例所述的上电存取表的示意图。根据本发明的一实施例，上电存取表200A用以记录使用者数据的逻辑地址，依据H2F对照表，控制器103可以得知每一使用者数据储存于快闪式存储器阵列101的地址，并存取之。在此仅以10笔存取数据进行说明解释，并非以任何形式限定于此。
图2B显示了根据本发明的另一实施例所述的上电存取表的示意图。根据本发明的一实施例，上电存取表200B如同小型的H2F对照表，记录使用者数据的逻辑地址以及物理地址。因此，控制器103可依据上电存取表得知每一使用者数据储存于快闪式存储器阵列101的地址，并存取之。在此仅以10笔存取数据进行说明解释，并非以任何形式限定于此。
图3A显示了根据本发明的一实施例所述的建立上电存取表方法的流程图，此建立上电存取表方法适用于储存装置100。首先，储存装置100执行初始化(步骤S10)，其中，储存装置100的初始化可以由电源的再供应或主机10的主机命令所启动。
接着，依据主机指令及H2F对照表存取快闪式存储器阵列的使用者数据(步骤S12)。储存装置100完成初始化后，等待接收来自于主机10的主机命令。假设主机10也完成初始化并开始作业***载入，则主机命令主要是数据读取命令以要求储存装置100提供作业***的档案。储存装置100依据主机命令以及H2F对照表读取快闪式存储器阵列101的使用者数据(作业***的档案)，并将使用者数据输出至主机10。除了数据读取命令之外，主机命令亦可能是数据写入命令。
接着，将使用者数据的地址资讯记录至上电存取表(步骤S14)并判断上电存取表是否已储满地址资讯(步骤S16)，如果上电存取表尚未储满地址资讯则继续记录地址资讯至上电存取表；如果上电存取表已储满地址资讯(例如：已储存8MB地址资讯)则结束本发明建立上电存取表方法的执行。
图3B显示了根据本发明的一实施例所述的使用上电存取表方法的流程图，此建立上电存取表方法适用于储存装置100。
首先，储存装置100执行初始化(步骤S20)，其中，储存装置100的初始化可以由电源的再供应或主机10的主机命令所启动。
接着，判断上电存取表是否存在(步骤S22)，如果存在则执行步骤S24，否则结束本发明使用上电存取表方法的执行。
接着，依据H2F对照表，依序将上电存取表所对应的使用者数据上传至数据暂存器(步骤S24)，其中，数据暂存器可为动态随机存取存储器102，如果上电存取表所对应的使用者数据的数据量大于数据暂存器的数据储存量，则先上传部份上电存取表所对应的使用者数据至数据暂存器，再上传剩余上电存取表所对应的使用者数据至数据暂存器。如果上电存取表的记录如图2B所示，则控制器103不需使用H2F对照表也能依序将上电存取表所对应的使用者数据上传至数据暂存器。
接着，依据主机指令、上电存取表及H2F对照表存取储存装置100(步骤S26)。储存装置100接收来自于主机10的主机命令，首先判断主机命令中的逻辑地址是否记录于上电存取表，如果是，则储存装置100直接提供数据暂存器所储存的使用者数据至主机10；反之，储存装置100依据主机指令及H2F对照表存取储存于快闪式存储器阵列101的使用者数据。
以上所述为实施例的概述特征。所属技术领域中具有通常知识者应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。所属技术领域中具有通常知识者也应了解相同的配置不应背离本发明的精神与范围，在不背离本创作的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所揭露的实施例精神和范围一致。

Claims (10)

1.一种储存装置，包括：
一快闪式存储器阵列，储存多个使用者数据；以及
一控制器，于完成一初始化程序之后且一主机完成初始化之前，依据多个主机指令及一H2F对照表存取上述快闪式存储器阵列之上述使用者数据，并将被存取的上述使用者数据的多个地址资讯记录至一上电存取表。
2.如权利要求1所述的储存装置，其特征在于，上述上电存取表的大小小于上述H2F对照表。
3.如权利要求1所述的储存装置，其特征在于，上述地址资讯为上述使用者数据的多个逻辑地址资讯。
4.如权利要求3所述的储存装置，其特征在于，上述地址资讯还包括上述使用者数据的多个物理地址资讯。
5.如权利要求1所述的储存装置，其特征在于，上述控制器依据上述使用者数据的存取顺序而将上述地址资讯依序记录至上述上电存取表。
6.一种储存装置，包括：
一快闪式存储器阵列，储存多个使用者数据；以及
一控制器，于完成一初始化程序之后且一主机完成初始化之前，判断一上电存取表是否存在上述快闪式存储器阵列，如果是，则将上述上电存取表所对应的上述使用者数据上传至一数据暂存器。
7.如权利要求6所述的储存装置，其特征在于，上述控制器更依据一H2F对照表而将上述上电存取表所对应的上述使用者数据上传至上述数据暂存器。
8.如权利要求6所述的储存装置，其特征在于，当上述数据暂存器不足以储存上述上电存取表所对应的所有上述使用者数据时，上述控制器仅将上述上电存取表所对应的部份上述使用者数据上传至上述数据暂存器。
9.如权利要求6所述的储存装置，其特征在于，上述控制器依序将上述上电存取表所对应的上述使用者数据上传至上传数据暂存器。
10.如权利要求6所述的储存装置，其特征在于，上述控制器于完成上述初始化程序之后，并于收到一主机指令之前，将上述上电存取表所对应的上述使用者数据上传至上述数据暂存器。
CN201810001496.2A 2017-05-10 2018-01-02 储存装置、记录方法以及预载方法 Active CN108877856B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762504140P 2017-05-10 2017-05-10
US62/504,140 2017-05-10
TW106126215 2017-08-03
TW106126215A TWI646551B (zh) 2017-05-10 2017-08-03 儲存裝置、記錄方法以及預載方法

Publications (2)

Publication Number Publication Date
CN108877856A CN108877856A (zh) 2018-11-23
CN108877856B true CN108877856B (zh) 2021-02-19

Family

ID=64097797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810001496.2A Active CN108877856B (zh) 2017-05-10 2018-01-02 储存装置、记录方法以及预载方法

Country Status (3)

Country Link
US (2) US10635601B2 (zh)
JP (1) JP6588595B2 (zh)
CN (1) CN108877856B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077276A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11989142B2 (en) * 2021-12-10 2024-05-21 Samsung Electronics Co., Ltd. Efficient and concurrent model execution

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479239A (zh) * 2010-11-29 2012-05-30 国际商业机器公司 预存储rdf三元数据的方法和装置
CN103064641A (zh) * 2013-02-05 2013-04-24 威盛电子股份有限公司 非易失性存储装置及其操作方法
CN105051684A (zh) * 2013-03-14 2015-11-11 桑迪士克科技股份有限公司 用于预测和改进启动序列的***和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046452B2 (ja) 1981-12-16 1985-10-16 富士通株式会社 デイスク・キヤツシユ・サブシステム
JP2914695B2 (ja) 1990-02-01 1999-07-05 富士通株式会社 キャッシュ制御装置
US6738289B2 (en) 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US7443757B2 (en) 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
US7046568B2 (en) 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US7594135B2 (en) 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
US7657696B2 (en) * 2005-02-25 2010-02-02 Lsi Corporation Method to detect NAND-flash parameters by hardware automatically
JP2007179089A (ja) 2005-12-26 2007-07-12 Toshiba Corp 情報処理装置、アクセス制御方法、及びプログラム
US7224614B1 (en) 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories
JP5283845B2 (ja) 2007-02-07 2013-09-04 株式会社メガチップス ビットエラーの予防方法、情報処理装置
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
US20090172246A1 (en) * 2007-12-26 2009-07-02 Sandisk Il Ltd. Device and method for managing initialization thereof
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
JP2011128751A (ja) 2009-12-16 2011-06-30 Clarion Co Ltd データ記録装置およびデータ記録装置の制御方法
CN103970675A (zh) 2013-01-29 2014-08-06 Lsi公司 用于使引导操作***加速的快速引导列表
US20160162215A1 (en) * 2014-12-08 2016-06-09 Sandisk Technologies Inc. Meta plane operations for a storage device
TWI599880B (zh) 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI631463B (zh) 2016-03-22 2018-08-01 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
US10339044B2 (en) 2016-03-30 2019-07-02 Sandisk Technologies Llc Method and system for blending data reclamation and data integrity garbage collection
TWI621129B (zh) 2016-10-25 2018-04-11 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
US10489313B2 (en) * 2016-10-31 2019-11-26 Alibaba Group Holding Limited Flash storage failure rate reduction and hyperscale infrastructure robustness enhancement through the MRAM-NOR flash based cache architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479239A (zh) * 2010-11-29 2012-05-30 国际商业机器公司 预存储rdf三元数据的方法和装置
CN103064641A (zh) * 2013-02-05 2013-04-24 威盛电子股份有限公司 非易失性存储装置及其操作方法
CN105051684A (zh) * 2013-03-14 2015-11-11 桑迪士克科技股份有限公司 用于预测和改进启动序列的***和方法

Also Published As

Publication number Publication date
US11494312B2 (en) 2022-11-08
CN108877856A (zh) 2018-11-23
US20180329827A1 (en) 2018-11-15
JP6588595B2 (ja) 2019-10-09
JP2018190405A (ja) 2018-11-29
US20200218664A1 (en) 2020-07-09
US10635601B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US6704852B2 (en) Control device applicable to flash memory card and method for building partial lookup table
JP6142081B2 (ja) 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ
KR101347285B1 (ko) 하드디스크 드라이브의 선반입 방법, 이에 적합한 기록매체 그리고 이에 적합한 장치
US8065482B2 (en) Storage system and method for striping data
CN101719103B (zh) 基于存储设备的信息处理方法以及存储设备
US10977171B2 (en) Method for creating multi-namespace and accessing data therein
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
US20200117559A1 (en) Data storage device and operating method thereof
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US10747462B2 (en) Data processing system and operating method thereof
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US10698819B2 (en) Memory system and operating method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
CN108877856B (zh) 储存装置、记录方法以及预载方法
US20170249167A1 (en) Memory device, and information-processing device
US20170269834A1 (en) Data storage device and data management method thereof
US8417839B1 (en) Concurrent actions for data storage
US10515674B2 (en) Devices and systems to reduce the number of memory type range registers (MTRRS) used to map processor-associated memory
TWI646551B (zh) 儲存裝置、記錄方法以及預載方法
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
US8209452B2 (en) External device having a virtual storage device
CN107643987B (zh) 减少固态硬盘中dram使用的方法及使用其的固态硬盘
US20190121580A1 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant