CN108874458A - 一种多核SoC的固件启动方法以及多核SoC设备 - Google Patents
一种多核SoC的固件启动方法以及多核SoC设备 Download PDFInfo
- Publication number
- CN108874458A CN108874458A CN201710325202.7A CN201710325202A CN108874458A CN 108874458 A CN108874458 A CN 108874458A CN 201710325202 A CN201710325202 A CN 201710325202A CN 108874458 A CN108874458 A CN 108874458A
- Authority
- CN
- China
- Prior art keywords
- cpu
- firmware
- starting
- mark
- multicore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及一种多核SoC的固件启动方法，应用于多核SoC设备，所述多核SoC设备包括至少两个相同的CPU，CPU之间通过***总线共享存储器，该固件启动方法包括：每个CPU均控制其他某个CPU的复位信号，采用链式引导方法在固件启动时，由CPU依次逐个引导其他某个CPU，直至完成所有CPU核的启动。通过本发明可以非常方便地通过低端CPU累加的方式实现多核SMP架构，极大减轻开发人员的负担。
Description
技术领域
本发明属于SoC设计的技术领域，特别是涉及一种多核SoC的固件启动方法以及多核SoC设备。
背景技术
随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC(System-on-a-Chip)设计技术。SoC可以有效地降低电子/信息***产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。在进行SoC设计时，有时需要多核CPU进行协同工作，以达到更高的整体性能指标。
目前，多核SoC中CPU架构可划分为AMP(异构)与SMP(同构)两种，前者AMP(异构)中的多个CPU不同，而SMP(同构)中的多个CPU相同。从SoC固件开发设计的角度考虑，SMP架构的固件一般只需要一份即可，而AMP架构的固件不仅需要编译至少两份，一般还会涉及不同的编译环境，给固件的开发调试及性能优化带来额外的开销，因此本发明选择SMP架构的多核SoC。
然而，多核SoC的固件启动方式对SoC的硬件设计及固件设计有着很大影响，典型的多核SoC的SMP架构具有一定的硬件要求，其在多核的通信及同步方面有专用的硬件控制逻辑，比如ARM体系结构下的Snoop Control Unit(SCU)可以实现多核的Cache一致性；并需要硬件上保证每个CPU核心内部具有CPU ID寄存器供软件读取，比如Linux kernel在启动阶段会通过smp_processor_id()函数来读取CPU ID寄存器。这种特定的硬件要求给SoC设计带来了一定的挑战：
一方面，通信及同步模块给IC设计带来了较大的难度；
另一方面，对于采用累加CPU硬核的SMP架构来说，CPU ID是无法在IC设计阶段写入CPU内部的寄存器的，于是也就无法可控地分配CPU资源。
综上所述，现有技术中对于多核SoC的固件启动方法受到CPU核内部CPU ID寄存器的限制无法可控地分配CPU资源的问题，以及IC设计中同步及通信的问题，尚缺乏有效的解决方案。
发明内容
本发明为了克服的现有技术中多核SoC的固件启动方法受到CPU核内部CPU ID寄存器的限制无法可控地分配CPU资源的问题，以及IC设计中同步及通信的问题，提供一种多核SoC的固件启动方法以及多核SoC设备。本发明有效地通过低端CPU累加的方式实现多核SMP架构，极大减轻开发人员的负担。
为了实现上述目的，本发明采用如下一种技术方案：
一种多核SoC的固件启动方法，其应用于多核SoC设备，所述多核SoC设备包括至少两个相同的CPU，CPU之间通过***总线共享存储器，该固件启动方法包括：每个CPU均控制其他某个CPU的复位信号，采用链式引导方法在固件启动时，由CPU依次逐个引导其他某个CPU，直至完成所有CPU核的启动。
进一步的，所述一种多核SoC的固件启动方法具体包括以下步骤：
(1)Bootrom流程：启动CPU将固件从外部存储器搬移进存储器中，并在CPU间共享的存储器中指定位置设置一个表示允许启动CPU执行固件代码的标志位，将存储器地址重映射成0地址，跳转进入固件流程；
(2)从启动CPU开始执行固件；
固件流程：判断其标志是否被设置，若已被设置，进行基本初始化工作，并设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
所有CPU依次进入固件入口汇编，重复上述固件流程依次唤醒下一个CPU，直至唤醒全部CPU，实现多核SoC的固件启动。
进一步的，所述步骤(1)中，仅启动CPU执行Bootrom流程，在SoC上电时，除启动CPU之外的其他CPU被硬件复位住。
进一步的，所述步骤(1)中Bootrom流程的具体包括以下步骤：
(1-1)将启动CPU进行复位；
(1-2)Bootrom流程从启动CPU的复位地址开始运行；
(1-3)启动CPU将固件从外部存储器搬移进内部共享的存储器中；
(1-4)在CPU间共享的存储器中指定位置设置一个表示允许启动CPU执行固件代码的标志位，该标志位设置为CPU_0_ALLOWED标志；
(1-5)将CPU间共享的存储器重映射为启动CPU的复位地址并跳转至固件流程；
(1-6)启动CPU进入固件入口汇编。
进一步的，所述步骤(1)中，CPU的复位地址均为0地址；所述步骤(1)中，启动CPU为CPU_0。
进一步的，所述步骤(2)中全部CPU均执行固件流程，固件流程的具体包括以下步骤：
(2-1)从启动CPU开始执行固件，判断启动CPU的标志是否被设置，若已被设置，进行基本初始化工作，并设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
(2-2)下一个CPU被唤醒后作为当前CPU，从0地址开始执行固件，判断由启动CPU的标志开始依次判断各个CPU的标志是否被设置，仅当判断到当前CPU的标志被设置后，设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
(2-3)重复步骤(2)依次唤醒下一个CPU，直至唤醒全部CPU，最后一个被唤醒的CPU，判断到当前CPU的标志被设置后，设置当前CPU特定的栈指针，进入主循环。
进一步的，所述步骤(2-2)中，判断由启动CPU的标志开始依次判断各个CPU的标志是否被设置，若各个CPU的标志均未被设置，则设置启动CPU的标志，并尝试启动CPU的启动。
进一步的，所述步骤(2-1)中，启动CPU进行基本初始化工作包括中断、.data初始化、.bss段初始化或***初始化操作。
本发明为了克服的现有技术中多核SoC的固件启动方法受到CPU核内部CPU ID寄存器的限制无法可控地分配CPU资源的问题，以及IC设计中同步及通信的问题，提供一种多核SoC的固件启动方法以及多核SoC设备。本发明有效地通过低端CPU累加的方式实现多核SMP架构，极大减轻开发人员的负担。
为了实现上述目的，本发明采用如下另一种技术方案：
一种多核SoC设备，所述多核SoC设备基于上述一种多核SoC的固件启动方法，包括至少两个相同的CPU，CPU之间通过***总线共享存储器。
进一步的，存储器采用SRAM。
与现有技术相比，本发明的有益效果：
(1)本发明的一种多核SoC的固件启动方法以及多核SoC设备，通过多核SoC设备中的复位信号线及共享内存即可实现多核的可靠启动固件，IC设计人员不必关心CPU的同步及通信问题；
(2)本发明的一种多核SoC的固件启动方法以及多核SoC设备，摆脱CPU核内部CPUID寄存器的限制，硬核集成更加简单；
(3)本发明的一种多核SoC的固件启动方法以及多核SoC设备，采用链式启动的方法，3.链式启动，与常见的所有从CPU均由主CPU启动的方式相比，减少了主从CPU之间的同步等待，每个CPU只需启动自己的下一个即可：CPU_0启动CPU_1，CPU_1启动CPU_2，以此类推；
(4)本发明的一种多核SoC的固件启动方法以及多核SoC设备，固件开发简单，除了每个CPU的栈指针外，所有运行地址均由编译器和链接器指定，不必手动安排地址。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明多核SoC设备的结构示意图；
图2为本发明多核SoC的固件启动方法的方法流程图。
具体实施方式：
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面结合附图与实施例对本发明作进一步说明。
实施例1：
正如背景技术所介绍的，现有技术中存在多核SoC的固件启动方法受到CPU核内部CPU ID寄存器的限制无法可控地分配CPU资源的问题，以及IC设计中同步及通信的问题，提供一种多核SoC的固件启动方法以及多核SoC设备。本发明有效地通过低端CPU累加的方式实现多核SMP架构，极大减轻开发人员的负担。
本申请的一种典型的实施方式中，采用如下技术方案：
如图1所示，
一种多核SoC设备，所述多核SoC设备基于上述一种多核SoC的固件启动方法，包括至少两个相同的CPU，CPU之间通过***总线共享存储器。
在本实施例中，存储器采用SRAM。
实施例2：
正如背景技术所介绍的，现有技术中存在多核SoC的固件启动方法受到CPU核内部CPU ID寄存器的限制无法可控地分配CPU资源的问题，以及IC设计中同步及通信的问题，提供一种多核SoC的固件启动方法以及多核SoC设备。本发明有效地通过低端CPU累加的方式实现多核SMP架构，极大减轻开发人员的负担。
本申请的一种典型的实施方式中，采用如下技术方案：
如图2所示，
一种多核SoC的固件启动方法，其应用于实施例1中的多核SoC设备，该固件启动方法包括：每个CPU均控制其他某个CPU的复位信号，采用链式引导方法在固件启动时，由CPU依次逐个引导其他某个CPU，直至完成所有CPU核的启动。
所述一种多核SoC的固件启动方法具体包括以下步骤：
(1)Bootrom流程：启动CPU将固件从外部存储器搬移进存储器中，并在CPU间共享的存储器中指定位置设置一个表示允许启动CPU执行固件代码的标志位，将存储器地址重映射成0地址，跳转进入固件流程；
(2)从启动CPU开始执行固件；
固件流程：判断其标志是否被设置，若已被设置，进行基本初始化工作，并设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
所有CPU依次进入固件入口汇编，重复上述固件流程依次唤醒下一个CPU，直至唤醒全部CPU，实现多核SoC的固件启动。
所述步骤(1)中，仅启动CPU执行Bootrom流程，在SoC上电时，除启动CPU之外的其他CPU被硬件复位住。
在本实施例中，所述步骤(1)中，CPU的复位地址均为0地址；所述步骤(1)中，启动CPU为CPU_0。
所述步骤(1)中Bootrom流程的具体包括以下步骤：
(1-1)将CPU_0进行复位；
(1-2)Bootrom流程从CPU_0的复位地址开始运行；
(1-3)CPU_0将固件从外部存储器搬移进内部共享的存储器中；
(1-4)在CPU间共享的存储器中指定位置设置一个表示允许CPU_0执行固件代码的标志位，该标志位设置为CPU_0_ALLOWED标志；
(1-5)将CPU间共享的存储器重映射为CPU_0的复位地址并跳转至固件流程；
(1-6)CPU_0进入固件入口汇编。
所述步骤(2)中全部CPU均执行固件流程，固件流程的具体包括以下步骤：
(2-1)从CPU_0开始执行固件，判断CPU_0的标志CPU_0_ALLOWED是否被设置，若已被设置，进行基本初始化工作，并设置CPU_0特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为CPU_1的标志CPU_1_ALLOWED，解除CPU_1的复位信号唤醒CPU_1；
(2-2)CPU_1被唤醒后作为当前CPU，从0地址开始执行固件，判断由CPU_0的标志开始依次判断各个CPU的标志是否被设置，仅当判断到CPU_1的标志CPU_1_ALLOWED被设置后，设置CPU_1特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为CPU_N的标志CPU_N_ALLOWED，解除CPU_N的复位信号唤醒下一个CPU_N；N大于等于2；
(2-3)重复步骤(2-2)依次唤醒下一个CPU，直至唤醒全部CPU，最后一个被唤醒的CPU_N，判断到当前CPU_N的标志CPU_N_ALLOWED被设置后，设置当前CPU特定的栈指针，进入主循环。
所述步骤(2)中，判断由CPU_0的标志开始依次判断各个CPU的标志是否被设置，若各个CPU的标志均未被设置，则设置CPU_0的标志，并尝试CPU_0的启动。
所述步骤(2-1)中，CPU_0进行基本初始化工作包括中断、.data初始化、.bss段初始化或***初始化操作。
与现有技术相比，本发明的有益效果：
(1)本发明的一种多核SoC的固件启动方法以及多核SoC设备，通过多核SoC设备中的复位信号线及共享内存即可实现多核的可靠启动固件，IC设计人员不必关心CPU的同步及通信问题；
(2)本发明的一种多核SoC的固件启动方法以及多核SoC设备，摆脱CPU核内部CPUID寄存器的限制，硬核集成更加简单；
(3)本发明的一种多核SoC的固件启动方法以及多核SoC设备，采用链式启动的方法，3.链式启动，与常见的所有从CPU均由主CPU启动的方式相比，减少了主从CPU之间的同步等待，每个CPU只需启动自己的下一个即可：CPU_0启动CPU_1，CPU_1启动CPU_2，以此类推；
(4)本发明的一种多核SoC的固件启动方法以及多核SoC设备，固件开发简单，除了每个CPU的栈指针外，所有运行地址均由编译器和链接器指定，不必手动安排地址。
上述虽然结合附图对本发明的具体实施方式进行了描述，但以上所述仅为本申请的优选实施例而已，并非对本发明保护范围的限制，对于本领域的技术人员来说，本申请可以有各种更改和变化。所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改、等同替换或变形仍在本发明的保护范围以内。
Claims (10)
1.一种多核SoC的固件启动方法，应用于多核SoC设备，其特征是：
所述多核SoC设备包括至少两个相同的CPU，CPU之间通过***总线共享存储器，该固件启动方法包括：每个CPU均控制其他某个CPU的复位信号，采用链式引导方法在固件启动时，由CPU依次逐个引导其他某个CPU，直至完成所有CPU核的启动。
2.如权利要求1所述的一种多核SoC的固件启动方法，其特征是：所述一种多核SoC的固件启动方法具体包括以下步骤：
(1)Bootrom流程：启动CPU将固件从外部存储器搬移进存储器中，并在CPU间共享的存储器中指定位置设置一个表示允许启动CPU执行固件代码的标志位，将存储器地址重映射成0地址，跳转进入固件流程；
(2)从启动CPU开始执行固件；
固件流程：判断其标志是否被设置，若已被设置，进行基本初始化工作，并设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
所有CPU依次进入固件入口汇编，重复上述固件流程依次唤醒下一个CPU，直至唤醒全部CPU，实现多核SoC的固件启动。
3.如权利要求2所述的一种多核SoC的固件启动方法，其特征是：所述步骤(1)中，仅启动CPU执行Bootrom流程，在SoC上电时，除启动CPU之外的其他CPU被硬件复位住。
4.如权利要求2所述的一种多核SoC的固件启动方法，其特征是：所述步骤(1)中Bootrom流程的具体包括以下步骤：
(1-1)将启动CPU进行复位；
(1-2)Bootrom流程从启动CPU的复位地址开始运行；
(1-3)启动CPU将固件从外部存储器搬移进内部共享的存储器中；
(1-4)在CPU间共享的存储器中指定位置设置一个表示允许启动CPU执行固件代码的标志位，该标志位设置为CPU_0_ALLOWED标志；
(1-5)将CPU间共享的存储器重映射为启动CPU的复位地址并跳转至固件流程；
(1-6)启动CPU进入固件入口汇编。
5.如权利要求2所述的一种多核SoC的固件启动方法，其特征是：所述步骤(1)中，CPU的复位地址均为0地址；所述步骤(1)中，启动CPU为CPU_0。
6.如权利要求5所述的一种多核SoC的固件启动方法，其特征是：所述步骤(2)中全部CPU均执行固件流程，固件流程的具体包括以下步骤：
(2-1)从启动CPU开始执行固件，判断启动CPU的标志是否被设置，若已被设置，进行基本初始化工作，并设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
(2-2)下一个CPU被唤醒后作为当前CPU，从0地址开始执行固件，判断由启动CPU的标志开始依次判断各个CPU的标志是否被设置，仅当判断到当前CPU的标志被设置后，设置当前CPU特定的栈指针，进入主循环，在进入主循环之前将存储器中指定位置的标志位修改为下一个CPU的标志，解除下一个CPU的复位信号唤醒下一个CPU；
(2-3)重复步骤(2-2)依次唤醒下一个CPU，直至唤醒全部CPU，最后一个被唤醒的CPU，判断到当前CPU的标志被设置后，设置当前CPU特定的栈指针，进入主循环。
7.如权利要求6所述的一种多核SoC的固件启动方法，其特征是：所述步骤(2)中，判断由启动CPU的标志开始依次判断各个CPU的标志是否被设置，若各个CPU的标志均未被设置，则设置启动CPU的标志，并尝试启动CPU的启动。
8.如权利要求7所述的一种多核SoC的固件启动方法，其特征是：所述步骤(2-1)中，启动CPU进行基本初始化工作包括中断、.data初始化、.bss段初始化或***初始化操作。
9.一种多核SoC设备，所述多核SoC设备基于权利要求1-8任一所述的一种多核SoC的固件启动方法，包括至少两个相同的CPU，CPU之间通过***总线共享存储器。
10.如权利要求9所述的一种多核SoC设备，其特征是：存储器采用SRAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325202.7A CN108874458A (zh) | 2017-05-10 | 2017-05-10 | 一种多核SoC的固件启动方法以及多核SoC设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325202.7A CN108874458A (zh) | 2017-05-10 | 2017-05-10 | 一种多核SoC的固件启动方法以及多核SoC设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108874458A true CN108874458A (zh) | 2018-11-23 |
Family
ID=64287677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710325202.7A Pending CN108874458A (zh) | 2017-05-10 | 2017-05-10 | 一种多核SoC的固件启动方法以及多核SoC设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108874458A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109800032A (zh) * | 2019-01-31 | 2019-05-24 | 深圳忆联信息***有限公司 | Bootrom多核加载方法及装置 |
| CN109901890A (zh) * | 2019-03-07 | 2019-06-18 | 深圳忆联信息***有限公司 | 一种控制器加载多核固件的方法、装置、计算机设备及存储介质 |
| CN112256338A (zh) * | 2020-10-27 | 2021-01-22 | 记忆科技(深圳)有限公司 | Soc启动方法、装置、计算机设备及存储介质 |
| CN112905522A (zh) * | 2021-02-22 | 2021-06-04 | 深圳市显控科技股份有限公司 | 多核共享启动***及其控制方法、存储介质 |
| CN113687868A (zh) * | 2021-08-31 | 2021-11-23 | 联想(北京)有限公司 | 设备固件启动方法、装置及电子设备 |
| CN114356445A (zh) * | 2021-12-28 | 2022-04-15 | 山东华芯半导体有限公司 | 一种基于大小核架构的多核芯片启动方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525353A (zh) * | 2003-09-17 | 2004-09-01 | 中兴通讯股份有限公司 | 多处理器***及其共享引导模块的方法 |
| CN101464807A (zh) * | 2009-01-08 | 2009-06-24 | 杭州华三通信技术有限公司 | 一种应用程序的加载方法及装置 |
| CN106293825A (zh) * | 2016-08-05 | 2017-01-04 | 武汉虹信通信技术有限责任公司 | 一种基于硬件信号量的多核启动同步方法 |
| CN106407156A (zh) * | 2016-09-23 | 2017-02-15 | 深圳震有科技股份有限公司 | 一个bootrom引导多核cpu启动的方法及*** |
-
2017
- 2017-05-10 CN CN201710325202.7A patent/CN108874458A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525353A (zh) * | 2003-09-17 | 2004-09-01 | 中兴通讯股份有限公司 | 多处理器***及其共享引导模块的方法 |
| CN101464807A (zh) * | 2009-01-08 | 2009-06-24 | 杭州华三通信技术有限公司 | 一种应用程序的加载方法及装置 |
| CN106293825A (zh) * | 2016-08-05 | 2017-01-04 | 武汉虹信通信技术有限责任公司 | 一种基于硬件信号量的多核启动同步方法 |
| CN106407156A (zh) * | 2016-09-23 | 2017-02-15 | 深圳震有科技股份有限公司 | 一个bootrom引导多核cpu启动的方法及*** |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109800032A (zh) * | 2019-01-31 | 2019-05-24 | 深圳忆联信息***有限公司 | Bootrom多核加载方法及装置 |
| CN109800032B (zh) * | 2019-01-31 | 2022-03-25 | 深圳忆联信息***有限公司 | Bootrom多核加载方法及装置 |
| CN109901890A (zh) * | 2019-03-07 | 2019-06-18 | 深圳忆联信息***有限公司 | 一种控制器加载多核固件的方法、装置、计算机设备及存储介质 |
| CN109901890B (zh) * | 2019-03-07 | 2020-12-01 | 深圳忆联信息***有限公司 | 一种控制器加载多核固件的方法、装置、计算机设备及存储介质 |
| CN112256338A (zh) * | 2020-10-27 | 2021-01-22 | 记忆科技(深圳)有限公司 | Soc启动方法、装置、计算机设备及存储介质 |
| CN112256338B (zh) * | 2020-10-27 | 2023-12-05 | 记忆科技(深圳)有限公司 | Soc启动方法、装置、计算机设备及存储介质 |
| CN112905522A (zh) * | 2021-02-22 | 2021-06-04 | 深圳市显控科技股份有限公司 | 多核共享启动***及其控制方法、存储介质 |
| CN113687868A (zh) * | 2021-08-31 | 2021-11-23 | 联想(北京)有限公司 | 设备固件启动方法、装置及电子设备 |
| CN114356445A (zh) * | 2021-12-28 | 2022-04-15 | 山东华芯半导体有限公司 | 一种基于大小核架构的多核芯片启动方法 |
| CN114356445B (zh) * | 2021-12-28 | 2023-09-29 | 山东华芯半导体有限公司 | 一种基于大小核架构的多核芯片启动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108874458A (zh) | 一种多核SoC的固件启动方法以及多核SoC设备 | |
| Balkind et al. | BYOC: a" bring your own core" framework for heterogeneous-ISA research | |
| Hadidi et al. | Cairo: A compiler-assisted technique for enabling instruction-level offloading of processing-in-memory | |
| CN102163072B (zh) | 用于节能的基于软件的线程重映射 | |
| CN103207797B (zh) | 基于通用可扩展固件接口固件***的胶囊式定制更新方法 | |
| CN107924380A (zh) | 使用业务类别分配高速缓存的方法、装置和*** | |
| KR101804677B1 (ko) | 트랜잭션적인 전력 관리를 수행하기 위한 하드웨어 장치들 및 방법들 | |
| TWI483180B (zh) | 重疊原子區域執行的方法 | |
| US9292265B2 (en) | Method for convergence analysis based on thread variance analysis | |
| KR101817459B1 (ko) | 1들을 최하위 비트들이 되도록 풀링하면서 비트들을 좌측으로 시프팅하기 위한 명령어 | |
| US9335944B2 (en) | In-place change between transient and persistent state for data structures on non-volatile memory | |
| CN107003971A (zh) | 用于高性能互连中的嵌入式流通道的方法、装置、*** | |
| EP3274860B1 (en) | A method, apparatus and system for optimizing cache memory transaction handling in a processor | |
| US20170177543A1 (en) | Aggregate scatter instructions | |
| US9921966B2 (en) | Employing prefetch to reduce write overhead | |
| CN104156234A (zh) | 启动多核处理器、bootloader大小端模式自适应的方法及装置 | |
| CN107003944B (zh) | 跨分布式存储器的指针追踪 | |
| US7770162B2 (en) | Statement shifting to increase parallelism of loops | |
| US20180173548A1 (en) | Implementing device models for virtual machines with reconfigurable hardware | |
| US8949777B2 (en) | Methods and systems for mapping a function pointer to the device code | |
| CN104205077B (zh) | 包括可配置最大处理器电流的针对能效和节能的方法、装置和*** | |
| Van Lunteren et al. | Coherently attached programmable near-memory acceleration platform and its application to stencil processing | |
| CN108475242B (zh) | 冲突掩码生成 | |
| CN114490503A (zh) | 一种高性能低功耗的eSIM卡芯片*** | |
| Prakash et al. | Custom instructions with local memory elements without expensive DMA transfers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |