CN108847435A - 一种发光二极管外延片及其制备方法 - Google Patents

一种发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN108847435A
CN108847435A CN201810395861.2A CN201810395861A CN108847435A CN 108847435 A CN108847435 A CN 108847435A CN 201810395861 A CN201810395861 A CN 201810395861A CN 108847435 A CN108847435 A CN 108847435A
Authority
CN
China
Prior art keywords
layer
stress release
type gan
epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810395861.2A
Other languages
English (en)
Other versions
CN108847435B (zh
Inventor
陶章峰
乔楠
余雪平
程金连
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201810395861.2A priority Critical patent/CN108847435B/zh
Publication of CN108847435A publication Critical patent/CN108847435A/zh
Application granted granted Critical
Publication of CN108847435B publication Critical patent/CN108847435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法,属于半导体光电领域。在未掺杂GaN层上设置包括N个周期的BN/BxGa1‑xN超晶格结构的应力释放层,BN/BxGa1‑xN超晶格结构会在外延层中积累拉应力,其拉应力可与未掺杂GaN中的部分压应力相互抵消,进而减小由未掺杂GaN中的压应力带来的线缺陷与压电极化。外延片中线缺陷的减少能够提高外延片的质量,并且其减少也能大大降低多量子阱有源区非辐射复合中心的形成,进而提升发光效率。而压电极化的减小也会减小由压电极化与外延片中自发极化带来的量子阱斯塔克限制效应,从而提高发光效率。

Description

一种发光二极管外延片及其制备方法
技术领域
本发明涉及半导体光电领域,特别涉及一种发光二极管外延片及其制备方法。
背景技术
外延片是制作发光二极管的基础结构,外延片的结构包括衬底及在衬底上生长出的外延层。其中,外延层的结构主要包括:依次生长在衬底上的AlN缓冲层、未掺杂的GaN层、N型GaN层、多量子阱有源层及P型GaN层。
未掺杂的GaN层的设置能够减小N型GaN层与衬底之间存在的晶格失配,以提高未掺杂的GaN层之后生长的外延层的生长质量。但在未掺杂的GaN层的生长过程中,未掺杂的GaN层中会不断积累压应力,压应力会在未掺杂的GaN层中形成线缺陷并带来压电极化,进而降低外延片的整体质量,影响由该外延片制作得到的发光二极管的发光效率。
发明内容
为提高外延片的质量并提高发光二极管的发光效率,本发明实施例提供了一种发光二极管外延片及其制备方法。所述技术方案如下:
本发明实施例提供了一种发光二极管外延片,所述外延片包括衬底及依次层叠设置在所述衬底上的AlN缓冲层、未掺杂GaN层、应力释放层、N型GaN层、多量子阱有源层及P型GaN层,其中,应力释放层包括N个周期的BN/BxGa1-xN超晶格结构,0.01<x<0.05,N为大于2的整数。
可选地,所述应力释放层的厚度小于所述N型GaN层的厚度。
可选地,所述应力释放层的厚度为1~2μm。
可选地,在所述BN/BxGa1-xN超晶格结构中,BN子层的厚度为5~10nm,BxGa1-xN子层的厚度为10~20nm。
可选地,所述应力释放层包括30~40个周期的BN/BxGa1-xN超晶格结构。
本发明实施例提供了一种发光二极管外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长AlN缓冲层;
在所述AlN缓冲层上生长未掺杂GaN层;
在所述未掺杂GaN层上生长应力释放层,其中,所述应力释放层包括N个周期的BN/BxGa1-xN超晶格结构,0.01<x<0.05,N为大于2的整数;
在所述应力释放层上生长N型GaN层;
在所述N型GaN层上生长多量子阱有源层;
在所述多量子阱有源层上生长P型GaN层。
可选地,所述应力释放层的生长温度为1100~1150℃。
可选地,所述应力释放层的生长温度大于所述N型GaN层的生长温度。
可选地,所述制备方法还包括:
在所述衬底上生长外延层结构之前,在氢气气氛下对所述衬底进行退火。
可选地,所述制备方法还包括:
在所述AlN缓冲层上生长未掺杂GaN层之前,对所述AlN缓冲层进行原位退火处理。
本发明实施例提供的技术方案带来的有益效果是:在未掺杂GaN层上设置包括N个周期的BN/BxGa1-xN超晶格结构的应力释放层,BN/BxGa1-xN超晶格结构会在外延层中积累拉应力,其拉应力可与未掺杂GaN中的部分压应力相互抵消,进而减小由未掺杂GaN中的压应力带来的线缺陷与压电极化。外延片中线缺陷的减少能够提高外延片的质量,并且其减少也能大大降低多量子阱有源区非辐射复合中心的形成,进而提升发光效率。而压电极化的减小也会减小由压电极化与外延片中自发极化带来的量子阱斯塔克限制效应(指多量子阱结构中,在其内建极化电场的作用下,半导体的能带发生倾斜,电子-空穴对发生空间分离、波函数交叠量减少,引起的发光效率下降的现象),从而提高发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种发光二极管外延片的制备方法流程图;
图3是本发明实施例提供的一种实施例的外延片结构流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图,如图1所示,该外延片包括衬底1及依次层叠设置在衬底1上的AlN缓冲层2、未掺杂GaN层3、应力释放层4、N型GaN层5、多量子阱有源层6及P型GaN层7,其中,应力释放层4包括N个周期的BN/BxGa1-xN超晶格结构,0.01<x<0.05,N为大于2的整数。
在未掺杂GaN层上设置包括N个周期的BN/BxGa1-xN超晶格结构的应力释放层,BN/BxGa1-xN超晶格结构会在外延层中积累拉应力,其拉应力可与未掺杂GaN中的部分压应力相互抵消,进而减小由未掺杂GaN中的压应力带来的线缺陷与压电极化。外延片中线缺陷的减少能够提高外延片的质量,并且其减少也能大大降低多量子阱有源区非辐射复合中心的形成,进而提升发光效率。而压电极化的减小也会减小由压电极化与外延片中自发极化带来的量子阱斯塔克限制效应(指多量子阱结构中,在其内建极化电场的作用下,半导体的能带发生倾斜,电子-空穴对发生空间分离、波函数交叠量减少,引起的发光效率下降的现象),从而提高发光效率。
其中,AlN缓冲层2的厚度可为20~40nm。在此范围内能有效起到减小N型GaN层与衬底之间的晶格失配问题。
进一步地,未掺杂GaN层3的厚度可为1μm。在此厚度条件下可较为有效地起到减小N型GaN层与衬底之间的晶格失配的问题。
可选地,应力释放层4的厚度为1~2μm。将应力释放层的厚度设置在以上范围能够使得应力释放层有效释放未掺杂GaN层中积累的压应力,保证外延片的整体质量。
其中,BN/BxGa1-xN超晶格结构中,BN子层41的厚度为5~10nm,BxGa1-xN子层42的厚度为10~20nm。BN子层及BxGa1-xN子层的厚度设置在以上范围能够在其总结构中较好地形成拉应力,以更好地释放未掺杂GaN层中的压应力,保证发光二极管的质量及其发光效果。
可选地,BN/BxGa1-xN超晶格结构的周期为30~40。将BN/BxGa1-xN超晶格结构的周期设置为30~40能够使得BN/BxGa1-xN超晶格结构释放应力的效果较好,有利于保证外延片的整体质量。
在本实施例中,N型GaN层5的厚度可为2~3μm。以使N型GaN层能够有效提供足够的载流子。
进一步地,应力释放层4的厚度可小于N型GaN层5的厚度。将应力释放层的厚度设置为小于N型GaN层的厚度,在保证应力释放层有效释放未掺杂GaN层中积累的压应力的同时,可减少外延片整体的生长成本。
可选地,多量子阱有源区6的厚度可为100~150nm。
其中,多量子阱有源层可包括交替层叠的InaGa1-aN阱层61和GaN垒层62,其中0<a<1。
可选地,在本发明的其他实施例中,多量子阱有源层也可采用lnGaAs阱层与GaAs垒层交替生长的结构或者其他结构,本发明对此不做限制。
如图1所述,本发明还可包括电子阻挡层8、高温P型GaN层9及P型接触层10。
电子阻挡层8能够阻挡电子由多量子阱有源区6进入P型GaN层7,有利于将电子限制在多量子阱有源层7进行复合发光。提高由本发明实施例中的外延片制作得到的发光二极管的芯片的发光效率。
在本实施例中,电子阻挡层8的厚度可为200~300nm。
在本实施例中,高温P型GaN层9的设置可提供更多的空穴进入多量子阱有源层7进行复合,有利于提高由本发明实施例中的外延片制作得到的发光二极管的芯片的发光效率。
在本实施例中,高温P型GaN层9的厚度可为100~200nm。
在本实施例中,P型接触层10的设置有利于外延片的后续制作。其厚度可为500~100nm。
图2是本发明实施例提供的一种发光二极管外延片的制备方法流程图,如图2所示,该制备方法包括:
S1:提供一衬底。
其中,衬底可使用蓝宝石衬底。
可选地,本制备方法还可包括,对衬底进行退火处理。以获得表面质量较好的较为干净的衬底,有利于保证在衬底上生长的外延层的质量。
其中,对衬底进行退火可包括:在氢气气氛下对衬底进行退火,退火温度为1000℃-1100℃,退火压力为200Torr-500Torr。
进一步地,在衬底完成退火工序之后,还可对衬底进行氮化处理,即在衬底上生长AlN缓冲层。
S2:在衬底上生长AlN缓冲层。
其中,AlN缓冲层的生长温度可为400℃-600℃,AlN缓冲层的生长压力可为400Torr-600Torr。在此温度下得到的AlN缓冲层的质量较好,能有效起到减小N型ALN层与衬底之间的晶格失配问题。
其中,AlN缓冲层的厚度可为20~40nm。在此范围内能有效起到减小N型GaN层与衬底之间的晶格失配问题。
可选地,该制备方法还可包括:
在AlN缓冲层上生长未掺杂AlN层之前,对AlN缓冲层进行原位退火处理。
对AlN缓冲层进行退火处理可减少AlN缓冲层中的位错,保证AlN缓冲层的质量,有利于后续外延层的生长。
其中,对AlN缓冲层进行退火包括:
在退火温度为1000℃-1200℃、退火压力为400Torr-600Torr的条件下,对AlN缓冲层进行原位退火处理,退火时长为5-10min。
S3:在AlN缓冲层上生长未掺杂GaN层。
其中,未掺杂GaN层的生长温度可为1000℃-1100℃,生长压力可为100Torr~200Torr。在此条件下生长得到的未掺杂GaN层的质量较好。
进一步地,未掺杂GaN层的厚度可为1μm。在此厚度条件下可较为有效地起到减小N型GaN层与衬底之间的晶格失配的问题。
S4:在未掺杂GaN层上生长应力释放层。其中,应力释放层包括N个周期的BN/BxGa1-xN超晶格结构,0.01<x<0.05,N为大于2的整数。
其中,应力释放层的生长温度可为1100~1150℃。将应力释放层的生长温度设置为以上范围,能够保证生长得到的应力释放层的质量,进而保证应力释放层释放未掺杂GaN层中压应力的效果。
应力释放层的生长压力可为100Torr~200Torr。
可选地,BN子层的生长时间为25s,BxGa1-xN子层的生长时间为15s。将BN子层与BxGa1-xN子层的生长时间设置为以上范围,能够保证生长得到的应力释放层的质量,进而保证应力释放层释放未掺杂GaN层中压应力的效果。
可选地,应力释放层的厚度为1~2μm。将应力释放层的厚度设置在以上范围能够使得应力释放层有效释放未掺杂GaN层中积累的压应力,保证外延片的整体质量。
其中,BN/BxGa1-xN超晶格结构中,其包括的BN子层的厚度为5~10nm,BxGa1-xN子层的厚度为10~20nm。BN子层及BxGa1-xN子层的厚度设置在以上范围能够在其总结构中较好地形成拉应力,以更好地释放未掺杂GaN层中的压应力,保证发光二极管的质量及其发光效果。
可选地,BN/BxGa1-xN超晶格结构的周期为30~40。将BN/BxGa1-xN超晶格结构的周期设置为30~40能够使得BN/BxGa1-xN超晶格结构释放应力的效果较好,有利于保证外延片的整体质量。
具体地,生长BN/BxGa1-xN超晶格结构的过程可为:在1100~1150℃的温度条件及100Torr~200Torr的生长压力条件下,向反应室内通入TMB与适量的NH3,生长BN自层,生长25s的BN子层之后,向反应室内通入TMGa和TMB及适量NH3,生长15s的BxGa1-xN子层。重复以上过程以得到BN/BxGa1-xN超晶格结构。
执行完步骤S4之后的的外延片结构图可如图3所示,其结构包括衬底1及依次层叠在衬底1上的AlN缓冲层2、未掺杂GaN层3、应力释放层4,应力释放层4包括N个周期的BN/BxGa1-xN超晶格结构,BN/BxGa1-xN超晶格结构包括BN子层41与BxGa1-xN子层42。
S5:在应力释放层上生长N型GaN层。
其中,N型GaN层的生长温度可为1100℃-1150℃,生长压力可为200Torr。
可选地,N型GaN层的掺杂元素为Si元素,Si元素的掺杂浓度为1018cm-3-1019cm-3
在本实施例中,N型GaN层的厚度可为2~3μm。以使N型GaN层能够有效提供足够的载流子。
可选地,应力释放层的生长温度大于N型GaN层的生长温度。将应力释放层的生长温度设置为大于N型GaN层的生长温度,可在保证应力释放层的生长质量的同时,为N型GaN层的生长做准备。
S6:在N型GaN层上生长多量子阱有源层。
可选地,多量子阱有源层的生长温度可为700~900℃。以保证生长得到的多量子阱有源层的质量。
可选地,多量子阱有源区的厚度可为100~150nm。
示例性的,多量子阱有源层可为多量子阱层,多量子阱有源层包括交替层叠的InaGa1-aN阱层和GaN垒层,其中0<a<1。
S7:在多量子阱有源层上生长P型GaN层。
可选地,P型GaN层的生长温度可为700~800℃,生长压力可为100Torr-300Torr。
进一步地,本制备方法还可包括:
在P型GaN层上依次生长电子阻挡层、高温P型GaN层及P型接触层。
其中,电子阻挡层、高温P型GaN层及P型接触层的生长温度均可为950~1000℃,其生长压强均可为200Torr。
在本实施例中,电子阻挡层的厚度可为200~300nm,高温P型GaN层9的厚度可为100~200nm,P型接触层10的厚度可为500~100nm。
执行完以上步骤之后的外延片结构示意图可如图1所示,其结构包括衬底1及依次层叠设置在衬底1上的AlN缓冲层2、未掺杂GaN层3、应力释放层4、N型GaN层5、多量子阱有源层6、P型GaN层7、电子阻挡层8、高温P型GaN层9及P型接触层10。
在未掺杂GaN层上设置包括N个周期的BN/BxGa1-xN超晶格结构的应力释放层,BN/BxGa1-xN超晶格结构会在外延层中积累拉应力,其拉应力可与未掺杂GaN中的部分压应力相互抵消,进而减小由未掺杂GaN中的压应力带来的线缺陷与压电极化。外延片中线缺陷的减少能够提高外延片的质量,并且其减少也能大大降低多量子阱有源区非辐射复合中心的形成,进而提升发光效率。而压电极化的减小也会减小由压电极化与外延片中自发极化带来的量子阱斯塔克限制效应(指多量子阱结构中,在其内建极化电场的作用下,半导体的能带发生倾斜,电子-空穴对发生空间分离、波函数交叠量减少,引起的发光效率下降的现象),从而提高发光效率。
可选地,本制备方法还可包括:
在外延片生长结束之后,在氮气氛围下对外延片进行退火,退火温度为650℃-850℃,退火时长为5到15min。外延片生长结束之后对其进行退火能够激活P型GaN层及高温P型GaN层中的Mg原子,提高P型GaN层及高温P型GaN层中的空穴浓度,有利于提高发光二极管的发光效率。
可选地,本发明实施例中的外延层的生长均采用金属有机化学气相沉积实现。但在本发明的其他实施例中,本发明实施例中的外延层的生长也可采用物理气相沉积等方法实现,本发明对此不作限制。
具体地,在实现外延片的实际生长时,可将衬底放在石墨托盘上送入反应腔中进行外延材料的生长。
并且在本发明的实施例中,可采用三甲基镓或三甲基乙作为镓源,高纯氮气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,三甲基硼烷作为B源;N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片,其特征在于,所述外延片包括衬底及依次层叠设置在所述衬底上的AlN缓冲层、未掺杂GaN层、应力释放层、N型GaN层、多量子阱有源层及P型GaN层,其中,应力释放层包括N个周期的BN/BxGa1-xN超晶格结构,0.01<x<0.05,N为大于2的整数。
2.根据权利要求1所述的外延片,其特征在于,所述应力释放层的厚度小于所述N型GaN层的厚度。
3.根据权利要求2所述的外延片,其特征在于,所述应力释放层的厚度为1~2μm。
4.根据权利要求1~3任一项所述的外延片,其特征在于,在所述BN/BxGa1-xN超晶格结构中,BN子层的厚度为5~10nm,BxGa1-xN子层的厚度为10~20nm。
5.根据权利要求1~3任一项所述的外延片,其特征在于,所述应力释放层包括30~40个周期的BN/BxGa1-xN超晶格结构。
6.一种发光二极管外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长AlN缓冲层;
在所述AlN缓冲层上生长未掺杂GaN层;
在所述未掺杂GaN层上生长应力释放层,其中,所述应力释放层包括N个周期的BN/BxGa1-xN超晶格结构,0.01<x<0.05,N为大于2的整数;
在所述应力释放层上生长N型GaN层;
在所述N型GaN层上生长多量子阱有源层;
在所述多量子阱有源层上生长P型GaN层。
7.根据权利要求6所述的制备方法,其特征在于,所述应力释放层的生长温度为1100~1150℃。
8.根据权利要求6所述的制备方法,其特征在于,所述应力释放层的生长温度大于所述N型GaN层的生长温度。
9.根据权利要求6~8任一项所述的制备方法,其特征在于,所述制备方法还包括:
在所述衬底上生长外延层结构之前,在氢气气氛下对所述衬底进行退火。
10.根据权利要求6~8任一项所述的制备方法,其特征在于,所述制备方法还包括:
在所述AlN缓冲层上生长未掺杂GaN层之前,对所述AlN缓冲层进行原位退火处理。
CN201810395861.2A 2018-04-27 2018-04-27 一种发光二极管外延片及其制备方法 Active CN108847435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810395861.2A CN108847435B (zh) 2018-04-27 2018-04-27 一种发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810395861.2A CN108847435B (zh) 2018-04-27 2018-04-27 一种发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN108847435A true CN108847435A (zh) 2018-11-20
CN108847435B CN108847435B (zh) 2020-04-07

Family

ID=64212271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810395861.2A Active CN108847435B (zh) 2018-04-27 2018-04-27 一种发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN108847435B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670357A (zh) * 2020-12-30 2021-04-16 中国科学院长春光学精密机械与物理研究所 一种紫外/红外双色探测器及其制备方法
CN113097353A (zh) * 2021-04-02 2021-07-09 厦门乾照光电股份有限公司 一种紫外led及其制作方法
CN114400274A (zh) * 2022-03-25 2022-04-26 江西兆驰半导体有限公司 一种氮化镓基发光二极管及其制备方法
CN115050866A (zh) * 2022-08-16 2022-09-13 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN116364819A (zh) * 2023-05-31 2023-06-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116581210A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1688030A (zh) * 2005-03-28 2005-10-26 金芃 生长于硅衬底上的垂直结构的半导体芯片或器件
CN104810445A (zh) * 2015-03-30 2015-07-29 华灿光电(苏州)有限公司 一种发光二极管的外延片及其制备方法
CN107046087A (zh) * 2017-04-27 2017-08-15 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1688030A (zh) * 2005-03-28 2005-10-26 金芃 生长于硅衬底上的垂直结构的半导体芯片或器件
CN104810445A (zh) * 2015-03-30 2015-07-29 华灿光电(苏州)有限公司 一种发光二极管的外延片及其制备方法
CN107046087A (zh) * 2017-04-27 2017-08-15 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670357A (zh) * 2020-12-30 2021-04-16 中国科学院长春光学精密机械与物理研究所 一种紫外/红外双色探测器及其制备方法
CN113097353A (zh) * 2021-04-02 2021-07-09 厦门乾照光电股份有限公司 一种紫外led及其制作方法
CN114400274A (zh) * 2022-03-25 2022-04-26 江西兆驰半导体有限公司 一种氮化镓基发光二极管及其制备方法
CN115050866A (zh) * 2022-08-16 2022-09-13 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN115050866B (zh) * 2022-08-16 2022-11-08 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN116364819A (zh) * 2023-05-31 2023-06-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116364819B (zh) * 2023-05-31 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116581210A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581210B (zh) * 2023-07-10 2023-09-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN108847435B (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN108847435A (zh) 一种发光二极管外延片及其制备方法
CN109802020B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109545925B (zh) 一种GaN基发光二极管外延片及其制备方法
CN106653970B (zh) 一种发光二极管的外延片及其生长方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN103904177B (zh) 发光二极管外延片及其制造方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109509817A (zh) 一种发光二极管外延片及其制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109786530B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109524522A (zh) 一种GaN基发光二极管外延片及其制备方法
TW201133557A (en) Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108198920A (zh) 一种发光二极管外延片及其制备方法
KR101852519B1 (ko) 광학 소자의 제조 방법
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN108807620A (zh) 一种发光二极管外延片及其制备方法
CN109786526B (zh) 一种发光二极管外延片及其制造方法
CN109524520B (zh) 一种高性能的绿光二极管多量子阱结构及其制备方法
CN104465914A (zh) 具有势垒高度渐变超晶格层的led结构及其制备方法
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
CN107331744B (zh) 一种发光二极管的外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant