CN108807554B - 肖特基二极管及其制作方法 - Google Patents
肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN108807554B CN108807554B CN201810877769.XA CN201810877769A CN108807554B CN 108807554 B CN108807554 B CN 108807554B CN 201810877769 A CN201810877769 A CN 201810877769A CN 108807554 B CN108807554 B CN 108807554B
- Authority
- CN
- China
- Prior art keywords
- notch
- layer
- silicon epitaxial
- epitaxial wafer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 78
- 239000010703 silicon Substances 0.000 claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000007373 indentation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例提供一种肖特基二极管及其制作方法，所述肖特基二极管包括：硅外延片，中部形成有至少一个沟槽，所述硅外延片的位于所述中部相对两侧的边沿分别形成有第一缺口和第二缺口；氧化层；多晶硅层；介质层；阳极金属层，所述阳极金属层的相对两侧的边沿分别形成有第三缺口和第四缺口，所述阳极金属层的位于所述第三缺口与所述肖特基接触孔之间的区域以及位于所述第四缺口与所述肖特基接触孔之间的区域分别形成有至少一个开孔，所述第三缺口、所述第四缺口和所述开孔贯穿所述阳极金属层、且位于所述氧化层的正上方；阴极金属层；所述肖特基接触孔在所述硅外延片上的投影覆盖所述至少一个沟槽。本发明实施例可以优化器件耐压。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种肖特基二极管以及一种肖特基二极管的制作方法。
背景技术
肖特基二极管通常是高频电子应用的更为理想的选择，由于它们具有高开关速度和低正向(导通状态)压降，其低正向导通能量损耗非常关键。但是直到最近，大多数应用的硅基肖特基二极管都受到了低于100V的工作电压的限制。一直以来，肖特基二极管的反向阻断电压都受到了比200V低得多的电压的限制。这部分是由于当反向阻断能力接近200V时，肖特基二极管的正向压降或正向导通电压将接近PIN二极管的正向压降，使之在应用中的效率更低。因此，需要提出一种能够优化器件耐压的肖特基二极管及其制作方法。
发明内容
为解决上述问题，本发明提供一种肖特基二极管及其制作方法，可以优化器件耐压。
本发明实施例提供的一种肖特基二极管，包括：硅外延片，所述硅外延片的中部形成有至少一个沟槽，所述硅外延片的位于所述中部相对两侧的边沿分别形成有第一缺口和第二缺口；氧化层，覆盖所述至少一个沟槽的表面以及所述第一缺口和所述第二缺口的表面；多晶硅层，填充所述至少一个沟槽的除所述氧化层之外的空间；介质层，设置于所述硅外延片和所述氧化层的上表面；阳极金属层，设置于所述介质层上且延伸至肖特基接触孔内以覆盖所述肖特基接触孔的底部，其中，所述肖特基接触孔贯穿所述介质层、且在所述硅外延片上的投影覆盖所述至少一个沟槽，所述阳极金属层的相对两侧的边沿分别形成有第三缺口和第四缺口，所述阳极金属层的位于所述第三缺口与所述肖特基接触孔之间的区域以及位于所述第四缺口与所述肖特基接触孔之间的区域分别形成有至少一个开孔，所述第三缺口、所述第四缺口和所述开孔贯穿所述阳极金属层、且位于所述氧化层的正上方；以及阴极金属层，设置于所述硅外延片的下表面。
在本发明其中一个实施例中，所述硅外延片包括硅衬底和设置于所述硅衬底上的硅外延层。
在本发明其中一个实施例中，所述至少一个沟槽、所述第一缺口和所述第二缺口形成于所述硅外延层。
在本发明其中一个实施例中，所述至少一个沟槽的底部最低点、所述第一缺口的底部最低点和所述第二缺口的底部最低点距离所述硅外延层的上表面的距离为1～2.5微米。
在本发明其中一个实施例中，所述至少一个沟槽所包括所述沟槽的的数目为多个，且任意相邻的两个所述沟槽之间的间距相等。
在本发明其中一个实施例中，任意相邻的两个所述沟槽之间的间距为1～2.75微米。
在本发明其中一个实施例中，位于所述第三缺口与所述肖特基接触孔之间的所述开孔的数目以及位于所述第四缺口与所述肖特基接触孔之间的所述开孔的数目为多个。
在本发明其中一个实施例中，所述氧化层的材质为二氧化硅，所述介质层的材质为等离子体增强正硅酸乙酯。
在本发明其中一个实施例中，所述阳极金属层的材质为钛，所述阴极金属层的材质为钛、镍或银。
另一方面，本发明实施例提供的一种肖特基二极管的制作方法，包括步骤：清洗硅外延片；在所述硅外延片上生长得到第一氧化层；蚀刻所述第一氧化层和所述硅外延片以形成至少一个沟槽、第一缺口和第二缺口，其中，所述至少一个沟槽、所述第一缺口和所述第二缺口贯穿所述第一氧化层、并伸入所述硅外延片内部，所述至少一个沟槽形成于所述硅外延片的中部，所述第一缺口和所述第二缺口分别形成于所述硅外延片的位于所述中部相对两侧的边沿；在所述至少一个沟槽的表面、所述第一缺口的表面和所述第二缺口的表面生长得到第二氧化层；在所述第一氧化层和所述第二氧化层上形成多晶硅层，其中，所述多晶硅层填充所述至少一个沟槽的除所述第二氧化层之外的空间；蚀刻所述多晶硅层和所述第一氧化层，以去除所述多晶硅层和所述第一氧化层的凸出于所述硅外延片上表面的部分；在所述硅外延片和所述氧化层上形成介质层、并使所述介质层延伸至所述第一缺口和所述第二缺口内以覆盖所述第一缺口和所述第二缺口的底部；蚀刻所述介质层以形成肖特基接触孔，其中，所述肖特基接触孔贯穿所述介质层、且在所述硅外延片上的投影覆盖所述至少一个沟槽；在所述介质层上形成阳极金属层、并使所述阳极金属层延伸至所述肖特基接触孔内以覆盖所述肖特基接触孔的底部；蚀刻所述阳极金属层以形成第三缺口、第四缺口和多个开孔，其中，所述第三缺口和所述第四缺口分别形成于所述阳极金属层的相对两侧的边沿，所述多个开孔中的部分所述开孔位于所述第三缺口与所述肖特基接触孔之间、且剩余所述开孔位于所述第四缺口与所述肖特基接触孔之间，所述第三缺口、所述第四缺口和所述开孔贯穿所述阳极金属层、且位于所述氧化层的正上方；以及在所述硅外延片的下表面形成阴极金属层，从而制得所述肖特基二极管。
在本发明实施例中，本发明实施例提供的肖特基二极管及其制作方法通过优化器件结构，可以优化肖特基二极管的耐压。
附图说明
图1为本发明一个实施例中肖特基二极管的有源区域的局部剖面结构示意图。
图2A为本发明一个实施例中肖特基二极管的制作方法的步骤1所得到的器件有源区域的局部剖面结构示意图。
图2B为本发明一个实施例中肖特基二极管的制作方法的步骤2所得到的器件有源区域的局部剖面结构示意图。
图2C为本发明一个实施例中肖特基二极管的制作方法的步骤3所得到的器件有源区域的局部剖面结构示意图。
图2D为本发明一个实施例中肖特基二极管的制作方法的步骤4所得到的器件有源区域的局部剖面结构示意图。
图2E为本发明一个实施例中肖特基二极管的制作方法的步骤5所得到的器件有源区域的局部剖面结构示意图。
图2F为本发明一个实施例中肖特基二极管的制作方法的步骤6所得到的器件有源区域的局部剖面结构示意图。
图2G为本发明一个实施例中肖特基二极管的制作方法的步骤7所得到的器件有源区域的局部剖面结构示意图。
图2H为本发明一个实施例中肖特基二极管的制作方法的步骤8所得到的器件有源区域的局部剖面结构示意图。
图2I为本发明一个实施例中肖特基二极管的制作方法的步骤9所得到的器件有源区域的局部剖面结构示意图。
图2J为本发明一个实施例中肖特基二极管的制作方法的步骤10所得到的器件有源区域的局部剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明的一个实施例提供的一种肖特基二极管100的有源区域的局部结构剖面示意图，肖特基二极管100可包括：硅外延片110、氧化层120、多晶硅层130、介质层140、阳极金属层150和阴极金属层160。
其中，硅外延片110的中部例如形成至少一个沟槽115(例如如图1中所示的4个沟槽115)，硅外延片110的位于中部相对两侧(例如图1中的左侧和右侧)的边沿分别形成有第一缺口117和第二缺口119。其中，每一个沟槽115的开口可例如分别朝向硅外延片110的上表面US。第一缺口117的截面形状例如呈“L”型(如图1中所示)，第二缺口119的截面形状例如呈逆时针旋转90度之后的“L”型(如图1中所示)。第二缺口119例如与第一缺口117左右对称设置在硅外延片110的中部相对两侧的边沿。
氧化层120例如覆盖至少一个沟槽115的表面以及第一缺口117和第二缺口119的表面。
多晶硅层130例如填充至少一个沟槽115的除氧化层120之外的空间。
介质层140例如设置于硅外延片110和氧化层120的上表面US。
阳极金属层150例如设置于介质层140上且延伸至肖特基接触孔CH内以覆盖肖特基接触孔CH的底部，从而阳极金属层150与硅外延片110的上表面形成肖特基接触。其中，肖特基接触孔CH贯穿介质层140，换句话说，介质层140例如设置于肖特基接触孔CH的两侧。阳极金属层150的相对两侧(如图1中左侧和右侧)的边沿例如分别形成有第三缺口151和第四缺口153，阳极金属层150的位于第三缺口151与肖特基接触孔CH之间的区域例如形成有至少一个开孔155，阳极金属层150的位于第四缺口153与肖特基接触孔CH之间的区域例如形成有至少一个开孔157。第三缺口151、第四缺口153、开孔155和开孔157例如分别贯穿阳极金属层150以使位于第三缺口151、第四缺口153、开孔155和开孔157底部下方的介质层140裸露出来。第三缺口151、第四缺口153、开孔155和开孔157例如分别位于氧化层120的正上方。如此，位于肖特基接触孔CH相对两侧的区域最终形成场板结构。
阴极金属层160例如设置于硅外延片110的下表面。
其中，肖特基接触孔CH在硅外延片110上的投影例如覆盖所有的沟槽115。具体地，如图1所示，所有的沟槽115例如位于肖特基接触孔CH在硅外延片110上的投影区域CHZ内。
进一步地，硅外延片110例如包括硅衬底111和设置于硅衬底111上的硅外延层113。硅衬底111例如为N型硅衬底，硅外延层113例如为N型硅外延层。
所有的沟槽115、第一缺口117和第二缺口119例如分别形成于硅外延层113。每个沟槽115例如具有向下凹陷的弧形底部。
每个沟槽115的底部的最低点、第一缺口117的底部的最低点和第二缺口119的底部的最低点距离硅外延层113的上表面也即硅外延片110的上表面US的距离H例如为1～2.5微米。当然，本发明实施例并以此为限，H还可以是其他合适的数值。
当沟槽115的数目为多个时，任意相邻的两个沟槽115之间的间距L例如相等。任意相邻的两个沟槽115之间的间距L例如为1～2.75微米。当然，本发明实施例并不以此为限，L还可以是其他合适的数值。
位于第三缺口151与肖特基接触孔CH之间的开孔155的数目以及位于第四缺口153与肖特基接触孔CH之间的开孔157的数目分别为多个(例如图1中所示的两个)。当然，本发明实施例并不以此为限，开孔155的数目和开孔157的数目例如还可以是其他数值，例如1个、3个、4个和5个等数值。
氧化层120的材质例如为二氧化硅，介质层140的材质例如为等离子体增强正硅酸乙酯(PETEOS)。当然，本发明实施例并不以此为限，氧化层120的材质以及介质层140的材质例如还可以是其他合适的材质。
阳极金属层150的材质例如为钛(Ti)等合适的导电金属材料，阴极金属层160的材质例如为钛(Ti)、镍(Ni)或银(Ag)等合适的导电金属材料。
另外，本发明实施例还提供上述肖特基二极管100的制作方法。如图2A至2I以及图1所示，为肖特基二极管100的制作方法的各个步骤中所得到的器件有源区域的局部结构剖面示意图。
具体地，肖特基二极管100的制作方法可包括：
步骤1：如图2A所示，清洗硅外延片。
步骤2：如图2B所示，在硅外延片110的上表面US生长得到一层氧化层OL。具体地，氧化层OL的材质例如为二氧化硅。硅外延片110例如包括硅衬底111和设置于硅衬底111上的硅外延层113。
步骤3：如图2C所示，蚀刻氧化层OL和硅外延片110以形成至少一个沟槽115(如图2C所示例如为多个沟槽115)、第一缺口117和第二缺口119，其中，所有沟槽115、第一缺口117和第二缺口119例如分别贯穿氧化层OL、并伸入硅外延片110内部。具体地，例如首先在氧化层OL的上表面涂抹一层光刻胶，然后对其进行曝光、显影，之后先干法蚀刻氧化层OL，然后再湿法蚀刻硅外延片110中部分厚度的硅外延层113，最终形成至少一个沟槽115、第一缺口117和第二缺口119，每个沟槽115例如具有向下凹陷的弧形底部。其中，所有沟槽115例如形成于硅外延片110的中部，第一缺口117和第二缺口119例如分别形成于硅外延片110的位于所述中部相对两侧的边沿。
步骤4：如图2D所示，在所有沟槽115的表面、第一缺口117的表面和第二缺口119的表面生长一层氧化层120。具体地，氧化层120的材质例如为二氧化硅。
步骤5：如图2E所示，在氧化层OL和氧化层120上形成多晶硅层130，其中，多晶硅层130填充每个沟槽115的除氧化层120之外的空间。具体地，例如通过CVD(Chemical VaporDeposition，化学气相沉积)方法来沉积一层多晶硅，以形成多晶硅层130。
步骤6：如图2F所示，蚀刻多晶硅层130和氧化层OL，以去除多晶硅层130和氧化层OL的凸出于硅外延片110上表面US的部分。
步骤7：如图2G所示，在硅外延片110和氧化层120的上表面US形成介质层140、并使介质层140延伸至第一缺口117和第二缺口119内以覆盖第一缺口117和第二缺口119的底部。具体地，例如通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)方法来沉积一层等离子体增强正硅酸乙酯(PETEOS)以形成介质层140。
步骤8：如图2H所示，蚀刻介质层140以形成肖特基接触孔CH，其中，肖特基接触孔CH贯穿介质层140、且在硅外延片110上的投影覆盖每个沟槽115。具体地，在介质层140的上表面涂抹一层光刻胶，然后曝光、显影，之后蚀刻介质层140以形成肖特基接触孔CH。
步骤9：如图2I所示，在介质层140上形成阳极金属层150、并使阳极金属层150延伸至肖特基接触孔CH内以覆盖肖特基接触孔CH的底部。具体地，例如采用磁控溅射的方式在前一步骤得到中间件的表面沉积一层钛金属，以形成阳极金属层150，沉积在肖特基接触孔CH底部的阳极金属层150与硅外延片110构成肖特基接触。
步骤10：如图2J所示，蚀刻阳极金属层150以形成第三缺口151、第四缺口153和至少一个开孔155和至少一个开孔157，其中，第三缺口151和第四缺口153例如分别形成于阳极金属层150的相对两侧的边沿，开孔155例如位于第三缺口151与肖特基接触孔CH之间，开孔157例如位于第四缺口153与肖特基接触孔CH之间，第三缺口151、第四缺口153和开孔155、157分别贯穿阳极金属层150、且位于氧化层120的正上方。第三缺口151和第四缺口153例如分别形成于阳极金属层150的位于肖特基接触孔CH相对两侧的边沿。如此，位于肖特基接触孔CH相对两侧的区域形成场板结构。
步骤11：如图1所示，在硅外延片110的下表面形成阴极金属层160，从而制得肖特基二极管100。具体地，首先采用CMP(化学机械抛光)方法从硅外延片110的底部去除部分厚度的硅衬底111，然后采用背烘的方式沉积一层钛金属、镍金属或银金属在硅外延片110的下表面DS上以形成阴极金属层160。
经过上述过程，肖特基二极管100可被制作完成。然不限于此，在其他实施例中，亦可变更或增加其他步骤，以完成肖特基二极管100。
综上所述，本发明实施例通过对肖特基二极管的结构进行优化，得到一种在肖特基接触孔CH区域内具有沟槽115、在肖特基接触孔CH的相对两侧形成有场板结构的肖特基二极管100，可以优化肖特基二极管的耐压。
在本申请所提供的几个实施例中，应该理解到，所揭露的***，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或模块可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的，作为单元/模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (1)
1.一种肖特基二极管的制作方法，其特征在于，包括步骤：
清洗硅外延片；
在所述硅外延片上生长得到第一氧化层；
蚀刻所述第一氧化层和所述硅外延片以形成至少一个沟槽、第一缺口和第二缺口，其中，所述至少一个沟槽、所述第一缺口和所述第二缺口贯穿所述第一氧化层、并伸入所述硅外延片内部，所述至少一个沟槽形成于所述硅外延片的中部，所述第一缺口和所述第二缺口分别形成于所述硅外延片的位于所述中部相对两侧的边沿；
在所述至少一个沟槽的表面、所述第一缺口的表面和所述第二缺口的表面生长得到第二氧化层；
在所述第一氧化层和所述第二氧化层上形成多晶硅层，其中，所述多晶硅层填充所述至少一个沟槽的除所述第二氧化层之外的空间；
蚀刻所述多晶硅层和所述第一氧化层，以去除所述多晶硅层和所述第一氧化层的凸出于所述硅外延片上表面的部分；
在所述硅外延片和所述第二氧化层上形成介质层、并使所述介质层延伸至所述第一缺口和所述第二缺口内以覆盖所述第一缺口和所述第二缺口的底部；
蚀刻所述介质层以形成肖特基接触孔，其中，所述肖特基接触孔贯穿所述介质层、且在所述硅外延片上的投影覆盖所述至少一个沟槽；
在所述介质层上形成阳极金属层、并使所述阳极金属层延伸至所述肖特基接触孔内以覆盖所述肖特基接触孔的底部；
蚀刻所述阳极金属层以形成第三缺口、第四缺口和多个开孔，其中，所述第三缺口和所述第四缺口分别形成于所述阳极金属层的相对两侧的边沿，所述多个开孔中的部分所述开孔位于所述第三缺口与所述肖特基接触孔之间、且剩余所述开孔位于所述第四缺口与所述肖特基接触孔之间，所述第三缺口、所述第四缺口和所述开孔贯穿所述阳极金属层、且位于所述第二氧化层的正上方；以及
在所述硅外延片的下表面形成阴极金属层，从而制得所述肖特基二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810877769.XA CN108807554B (zh) | 2018-08-03 | 2018-08-03 | 肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810877769.XA CN108807554B (zh) | 2018-08-03 | 2018-08-03 | 肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807554A CN108807554A (zh) | 2018-11-13 |
| CN108807554B true CN108807554B (zh) | 2021-09-21 |
Family
ID=64079283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810877769.XA Active CN108807554B (zh) | 2018-08-03 | 2018-08-03 | 肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807554B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US7973381B2 (en) * | 2003-09-08 | 2011-07-05 | International Rectifier Corporation | Thick field oxide termination for trench schottky device |
| JP5671966B2 (ja) * | 2010-11-17 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN103383969B (zh) * | 2012-05-06 | 2017-04-26 | 朱江 | 一种肖特基器件及其制备方法 |
| CN103531617B (zh) * | 2012-07-02 | 2017-09-08 | 朱江 | 一种具有沟槽终端结构肖特基器件及其制备方法 |
| CN103000697A (zh) * | 2012-11-23 | 2013-03-27 | 中国科学院微电子研究所 | 一种SiC肖特基二极管及其制作方法 |
| CN104051260A (zh) * | 2013-03-15 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型肖特基二极管的结构及制作方法 |
| CN104900719A (zh) * | 2015-05-12 | 2015-09-09 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管终端结构及其制备方法 |
| CN108231913A (zh) * | 2018-01-25 | 2018-06-29 | 江苏捷捷微电子股份有限公司 | 一种沟槽肖特基二极管的结构及其制造方法 |
-
2018
- 2018-08-03 CN CN201810877769.XA patent/CN108807554B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807554A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765924B1 (ko) | 트렌치 쇼트키 정류기 및 이 정류기를 형성하는 방법 | |
| US6426542B1 (en) | Schottky diode with dielectric trench | |
| US9536976B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| US20060157745A1 (en) | Vertical unipolar component with a low leakage current | |
| WO2000051167A2 (en) | Monolithically integrated trench mosfet and schottky diode | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| CN105895709A (zh) | 半导体器件和相关联的制造方法 | |
| US20150050791A1 (en) | Method for manufacturing rectifier with vertical mos structure | |
| KR20160105893A (ko) | 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스 | |
| KR101857022B1 (ko) | 다중 부유게이트를 갖는 트렌치 mos 장벽 쇼트키(tmbs) | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| CN108807554B (zh) | 肖特基二极管及其制作方法 | |
| JP2000031505A (ja) | ショットキーバリアダイオード | |
| CN115332309A (zh) | 双绝缘体上硅器件及其制造方法 | |
| CN104465628A (zh) | 一种沟槽功率mosfet器件及其制作方法和静电保护结构 | |
| CN115799322A (zh) | 半导体结构及其制备方法 | |
| CN109841561A (zh) | 一种soi器件结构及其制备方法 | |
| WO2022028365A1 (zh) | 一种沟槽型肖特基二极管终端结构及其制作方法 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| CN114695508A (zh) | 一种半导体器件及其制造方法 | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 | |
| CN109065605A (zh) | 肖特基二极管及其制作方法 | |
| TWI824399B (zh) | 指叉型變容二極體及其製作方法 | |
| TWM464821U (zh) | 半導體裝置及其終端區結構 | |
| CN112086501B (zh) | 具有高静电防护能力的二极管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |