CN108804350B - 一种内存访问方法及计算机*** - Google Patents

一种内存访问方法及计算机*** Download PDF

Info

Publication number
CN108804350B
CN108804350B CN201710289650.6A CN201710289650A CN108804350B CN 108804350 B CN108804350 B CN 108804350B CN 201710289650 A CN201710289650 A CN 201710289650A CN 108804350 B CN108804350 B CN 108804350B
Authority
CN
China
Prior art keywords
page
memory
small
physical address
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710289650.6A
Other languages
English (en)
Other versions
CN108804350A (zh
Inventor
刘海坤
陈吉
余国生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Huazhong University of Science and Technology
Original Assignee
Huawei Technologies Co Ltd
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Huazhong University of Science and Technology filed Critical Huawei Technologies Co Ltd
Priority to CN201710289650.6A priority Critical patent/CN108804350B/zh
Priority to PCT/CN2018/084777 priority patent/WO2018196839A1/zh
Priority to EP18790799.3A priority patent/EP3608788B1/en
Publication of CN108804350A publication Critical patent/CN108804350A/zh
Priority to US16/664,757 priority patent/US20200057729A1/en
Application granted granted Critical
Publication of CN108804350B publication Critical patent/CN108804350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • G06F2212/2515—Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本申请实施例提供一种内存访问方法及计算机***。该内存访问方法应用于包含有混合内存的计算机***中，混合内存包含有第一存储器以及第二存储器，方法包括：接收带有第一虚拟地址的第一访问请求；根据计算机***中的第一页表缓存将第一虚拟地址转换为第一物理地址，第一物理地址为第一存储器中的第一大页的物理地址，第一大页中包含有多个小页；当确定第一大页中的第一小页的数据被迁移到第二存储器中时，根据第一小页中存储的第二物理地址访问第二存储器，其中，第二物理地址为第二存储器中的第二小页的物理地址，第二小页中存储有从第一小页中迁移出的数据，其中第二存储器中包括多个小页。

Description

一种内存访问方法及计算机***
技术领域
本申请涉及计算机技术领域，尤其涉及一种内存访问方法及计算机***。
背景技术
内存通常由动态随机存取存储器(Dynamic Random Access Memory，DRAM)实现，但DRAM存在存储密度低，存储容量较小的问题，因此，可以在DRAM基础上引入非易失存储器(NonVolatile Memory，NVM)形成混合内存，实现内存容量的扩充。由于NVM的读写速度比DRAM慢且写寿命也比DRAM短，所以为了提高内存访问的速度以及混合内存的使用寿命，通常将NVM内的读写操作频繁的存储块迁移至DRAM。
计算机***通过翻译后备缓冲器(Translation Lookaside Buffer，TLB)进行虚拟内存与物理内存的转换，为了提高TLB命中的几率，提高地址转换的效率，通常将内存物理页设置为大页，如2M。在混合内存与物理大页结合应用时，需要将NVM的物理大页替换为多个物理小页，将读写操作频繁的物理小页迁移至DRAM。但是，计算机***进行内存寻址的粒度由物理大页变为物理小页，TLB中命中虚拟地址与物理地址的映射的概率降低，地址转换性能降低。
发明内容
本申请实施例提供一种内存访问方法及计算机***，能够在大页中的部分数据被迁移的情况下保障内存的命中率。
第一方面，本申请实施例提供一种内存访问方法，该内存访问方法应用于包含有混合内存的计算机***中，所述混合内存包含有第一存储器以及第二存储器，其中，所述第一存储器为非易失性存储器。所述内存访问方法包括步骤：首先，内存管理单元(memorymanagement unit，MMU)接收第一访问请求，所述访问请求中携带有第一虚拟地址；然后，MMU根据所述计算机***中的第一页表缓存将所述第一虚拟地址转换为第一物理地址，其中，所述第一物理地址为所述第一存储器中的第一大页的物理地址，所述第一大页中包含有多个小页；然后，在内存控制器根据所述第一物理地址访问所述第一存储器的过程中，当确定所述第一大页中的第一小页的数据被迁移到所述第二存储器中时，根据所述第一小页中存储的第二物理地址访问所述第二存储器，其中，所述第二物理地址为所述所述第二存储器中的第二小页的物理地址，所述第二小页中存储有从所述第一小页中迁移出的数据，其中所述第二存储器中包括多个小页，所述第二存储器中的小页的大小小于所述第一存储器中的大页的大小。
本实施例提供的技术方案中，为了保障TLB的高命中率，计算机***的页表中的内存页仍然以的大页的形式设置。并且，本发明实施例提供的计算机***，在大页中设置了多个小页。当大页中的部分数据需要迁移时，可以单独迁移物理大页内的小页。在访问过程中，当内存控制器根据第一大页的第一物理地址访问非易失性存储器时，若确定所述第一大页中的第一小页的数据已经被迁移到第二存储器(即易失性存储器)中，则内存控制器可以根据第一小页中存储的第二小页的物理地址访问被迁移的数据。因此，根据本实施例提供的技术方案，即使在大页中的小页已经被迁移的情况下，依然能够根据大页去访问，既保障了大页内存优异的地址转换性能，又满足了混合内存热数据迁移的需求。从而能够在大页中的部分数据被迁移的情况下保障内存的命中率。
在一种可选的实施方式中，计算机***监测物理大页的每个小页的访问次数，并在任意一个小页的访问次数查过设置阈值时，将该小页的数据迁移至DRAM52的物理小页中，并在数据被迁移的小页中添加DRAM52的物理小页的地址。由于在数据被迁移的小页内添加第二存储器的物理小页的地址，所以计算机***可以继续根据物理大页与虚拟页的映射定位该小页，并从该小页读取第二存储器的物理小页的地址，实现对迁移至第二存储器的数据的访问。
在一种可选的实施方式中，计算机***维护有一位图，该位图中存储表明第一存储器的每个小页是否被迁移的信息，针对每个数据被迁移的小页，该位图中均设置有指示该小页中的数据已经被迁移的标识。在将所述第一小页的数据迁移至所述第二小页中之后，在设置的位图中设置第一标识，所述第一标识用于指示所述第一小页中的数据已经被迁移。
在一种可选的实施方式中，所述计算机***还包括第二页表缓存，所述将所述第一小页中的数据迁移至所述第二小页中之后，进一步在所述第二页表缓存中添加第二虚拟地址与所述第二物理地址的映射关系，所述第二页表缓存用于记录虚拟地址与所述第二存储器的小页的物理地址的映射关系。进而在访问该被迁移的数据时，MMU20可以根据第二页表缓存中的该映射快速确定存储该数据的内存物理地址为第二存储器中的物理小页，根据该物理小页的地址访问目标数据，能够缩短内存访问的耗时，提高内存访问的效率。
在一种可选的实施方式中，计算机***访问被迁移至第二存储器中数据的过程为：MMU20接收第二访问请求，所述第二访问请求包含有第二虚拟地址；MMU20根据所述第二页表缓存获得与所述第二虚拟地址具有映射关系的所述第二物理地址；然后，MMU20将第二物理地址发送给内存控制器，内存控制器根据所述第二物理地址访问所述第二存储器。
第二方面，本申请实施例提供一种计算机***，包括处理器、内存管理单元MMU、内存控制器以及混合内存，其中，所述混合内存包含有第一存储器以及第二存储器，所述第一存储器为非易失性存储器，所述第二存储器为易失性存储器；所述MMU用于：接收所述处理器发送的第一访问请求，所述访问请求中携带有第一虚拟地址；根据第一页表缓存将所述第一虚拟地址转换为第一物理地址，所述第一物理地址为所述第一存储器中的第一大页的物理地址，其中，所述第一页表缓存用于记录虚拟地址与所述第一存储器的大页的物理地址的映射关系，所述第一存储器的大页包括多个小页。所述内存控制器，用于根据所述第一物理地址访问所述第一存储器，并在根据所述第一物理地址访问所述第一存储器的过程中，当确定所述第一大页中的第一小页的数据被迁移到所述第二存储器中时，根据所述第一小页中存储的第二物理地址访问所述第二存储器，其中，所述第二物理地址为所述所述第二存储器中的第二小页的物理地址，所述第二小页中存储有从所述第一小页中迁移出的数据，所述第二存储器中包括多个小页，所述第二存储器中的小页的大小小于所述第一存储器中的大页的大小。
在一种可选的实施方式中，所述内存控制器还用于：
当所述第一小页中的访问次数超过设置阈值时，将所述第一小页中的数据迁移至所述第二小页中；在所述第一小页中存储所述第二小页的所述第二物理地址。
在一种可选的实施方式中，所述内存控制器还用于：在将所述第一小页的数据迁移至所述第二小页中之后，在设置的位图中设置第一标识，所述第一标识用于指示所述第一小页中的数据已经被迁移。
在一种可选的实施方式中，所述计算机***中还包括第二页表缓存，所述第二页表缓存用于记录虚拟地址与所述第二存储器的小页的物理地址的映射关系；
所述处理器还用于：在所述第一小页中的数据被迁移至所述第二小页中之后，在所述第二页表缓存中添加第二虚拟地址与所述第二物理地址的映射关系。
在一种可选的实施方式中，所述MMU还用于：接收所述处理器发送的第二访问请求，所述第二访问请求包含有第二虚拟地址；根据所述第二页表缓存获得与所述第二虚拟地址具有映射关系的所述第二物理地址；所述内存控制器还用于：根据所述第二物理地址访问所述第二存储器。
第三方面，本申请实施例提供一种内存访问装置，该内存访问装置应用于在计算机***中进行内存访问。计算机***包括混合内存，混合内存包含有第一存储器以及第二存储器，其中，第一存储器为非易失性存储器，第二存储器为易失性存储器。内存访问装置包括：
接收模块，用于接收第一访问请求，访问请求中携带有第一虚拟地址；
转换模块，用于根据计算机***中的第一页表缓存将第一虚拟地址转换为第一物理地址，其中，第一物理地址为第一存储器中的第一大页的物理地址，第一大页中包含有多个小页；
访问模块，用于在根据第一物理地址访问第一存储器的过程中，当确定第一大页中的第一小页的数据被迁移到第二存储器中时，根据第一小页中存储的第二物理地址访问第二存储器，其中，第二物理地址为第二存储器中的第二小页的物理地址，第二小页中存储有从第一小页中迁移出的数据，其中第二存储器中包括多个小页，第二存储器中的小页的大小小于第一存储器中的大页的大小。
作为一种可选的方式，内存访问装置还包括：迁移模块，用于当该第一小页中的访问次数超过设置阈值时，将第一小页中的数据迁移至第二小页中；在第一小页中存储第二小页的第二物理地址。
在一种可选的实施方式中，内存访问装置还包括：
标识模块，用于在将第一小页的数据迁移至第二小页中之后，在设置的位图中设置第一标识，第一标识用于指示第一小页中的数据已经被迁移。
在一种可选的实施方式中，计算机***还包括第二页表缓存，内存访问装置还包括：
映射模块，用于在将第一小页中的数据迁移至第二小页中之后，在第二页表缓存中添加第二虚拟地址与第二物理地址的映射关系，第二页表缓存用于记录虚拟地址与第二存储器的小页的物理地址的映射关系。
作为一种可选的方式，接收模块还用于：接收第二访问请求，第二访问请求包含有第二虚拟地址；根据第二页表缓存获得与第二虚拟地址具有映射关系的第二物理地址；
访问模块还用于：根据第二物理地址访问第二存储器。
第四方面，本申请还提供了一种计算机程序产品，包括程序代码，所述程序代码包括的指令被计算机所执行，以实现所述第一方面以及所述第一方面的任意一种可能的实现方式中所述的方法。
第五方面，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质用于存储程序代码，所述程序代码包括的指令被计算机所执行，以实现前述第一方面以及所述第一方面的任意一种可能的实现方式中所述的方法。
附图说明
图1为本申请实施例提供的计算机***的结构示意图；
图2至图5为本申请实施例提供的内存访问方法的流程示意图；
图6为本申请实施例提供的内存访问装置的示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
本申请提供一种内存访问方法及计算机***，用以解决混合内存与物理大页技术难以结合应用的技术问题。其中，内存访问方法和计算机***是基于同一发明构思的，由于内存访问方法及计算机***解决问题的原理相似，因此计算机***与方法的实施可以相互参见，重复之处不再赘述。
本申请实施例中所述的“数据”为广义的数据，既可以是应用程序的指令代码，也可以是应用程序运行所使用的数据。本申请实施例所涉及的多个，是指两个或两个以上。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
本申请实施例中的计算机***可以有多种形态，例如个人计算机、服务器、平板电脑、智能手机等。图1为本申请实施例中计算机***的一种可能架构，计算机***包括处理器10、内存管理单元(memory management unit，MMU)20、TLB30、内存控制器40以及混合内存50。可选的，计算机***还包括辅助存储器，用于扩大计算机***的数据存储容量。
其中，处理器10为计算机***的运算中心和控制中心；MMU20用于实现内存虚拟地址与内存物理地址之间的转换，以使处理器10能够根据内存虚拟地址访问混合内存50。TLB30用于存储虚拟地址与内存物理地址之间的映射，具体的，该映射可以为内存的物理页号与虚拟页号的映射，以提高MMU进行地址转换的效率。内存控制器40用于从MMU20接收内存物理地址，根据内存物理地址访问混合内存50。混合内存50包括第一存储器以及第二存储器，第一存储器为非易失性存储器NVM，例如相变存储器(Phase Change Memory，PCM)、铁电式随机存取存储器(Ferroelectric RAM，FeRAM)、磁性随机存取存储器(MagneticRandom Access Memory、MRAM)等，第二存储器为易失性存储器，例如DRAM。
本申请实施例以下内容以第一存储器为PCM51、第二存储器为DRAM52为例，对本申请实施例的技术方案予以介绍。
在分页内存管理机制中，应用程序的虚拟地址空间划分为多个固定大小的虚拟页(page)，而物理内存被划分为同样大小的物理页。应用程序加载时，可以将任意一页的数据放入任意物理页，这些物理页也可以不连续。物理页号与虚拟页号的映射记录在页表中，页表记录在内存中，在应用程序读写某个虚拟地址对应的内存物理地址时，首先确定虚拟地址所在的虚拟页页号以及在该虚拟页内的偏移量，查找页表确定虚拟页对应的物理页，进而访问该物理页内该偏移量位置，即为应用程序要访问的内存物理地址。如果每次虚拟页到物理页的转换都需要访问内存中的页表，则会花费很多的时间。因此，在计算机***内设置TLB作为进行地址转换的高级缓存，TLB内存储有常用的部分页表项，是页表的子集。这样计算机***在进行内存寻址时，可以先在TLB中查找匹配的TLB页表项进行地址转换，若在TLB中查找不到目标虚拟地址的页表项，即TLB缺失(miss)，则到内存中的页表内查找相应表项。为了降低TLB缺失几率，提高地址转换效率，通常将物理页设置为大页，例如，物理页的大小设置为2M。
本申请实施例中，页表既可以存储在PCM51中，也可以存储在DRAM52中，或者页表的一部分存储在PCM51中，而页表的另一部分存储在DRAM52中。由于PCM51的单位存储空间的成本较低，通常PCM51的存储空间大于DRAM52的存储空间，较大的存储空间使得PCM51契合大页内存技术，即PCM的物理页可以设置地较大，例如2兆字节(Mbyte，MB)。为了便于区分，本申请实施例中将PCM51的物理页称为物理大页，将DRAM52的物理页称为物理小页，PCM51的物理大页大于DRRAM的物理小页。
本申请实施例中，本申请实施例中，将保存PCM51的物理大页与虚拟地址空间中虚拟页的映射的页表称为第一页表，TLB30中可以存储第一页表缓存，该第一页表缓存为第一页表的部分页表项，MMU20根据该第一页表缓存可以快速将内存访问请求中的物理地址转换为PCM51的内存物理地址，内存控制器40进而根据该内存物理地址访问PCM51。
结合图2，下面介绍本申请实施例提供的访问内存方法，该方法包括如下步骤：
步骤601、处理器10向MMU20发送内存访问请求，该内存访问请求携带目标虚拟地址。
步骤602、MMU20确定目标虚拟地址对应的内存物理地址，向内存控制器发送该内存物理地址。
MMU20确定目标虚拟地址对应的内存物理地址的过程为：首先，MMU20根据目标虚拟地址计算虚拟页号，例如，对于32位的虚拟地址VA：0100 1001 0110 1010 0011 111100011011，在PCM51的物理页为2MB时，虚拟页的大小也是2MB，将VA右移(page_shift)21位，即得到虚拟页号，vpn＝VA>>21，而目标虚拟地址在该虚拟页内的偏移量为offset＝VA&(1<<21-1)，得到虚拟地址的后21位。然后，MMU20根据虚拟页号查询TLB30中的页表缓存，即可确定虚拟页对应的物理大页，目标虚拟地址对应的内存物理地址即为该物理大页中该offset处。
步骤603、内存控制器40根据该内存物理地址访问PCM51，在确定访问的物理大页中的小页的数据被迁移至DRAM52时，从该小页中读取DRAM52的物理小页的地址，根据该DRAM52的物理小页的地址访问DRAM52。
本申请实施例中，PCM51的物理大页包括多个小页，物理大页的任意一个小页的数据可以被单独迁移至DRAM52，而不需要将整个物理大页迁移至DRAM52。在PCM51的物理大页的任一小页的数据被迁移至DRAM52的物理小页后，在PCM51的数据被迁移的小页内添加DRAM52中存放其数据的物理小页的地址。这样，MMU20仍然可以根据PCM51的物理大页号访问PCM51中的数据，在访问到数据被迁移的小页时，可以读取小页中存储的DRAM52的物理小页的地址，跳转访问DRAM52。
因此，本申请实施例提供的技术方案中，计算机***的页表中的内存页仍然以的大页的形式设置，保障TLB的高命中率。并且，本发明实施例提供的计算机***，在大页中设置了多个小页。当大页中的部分数据需要迁移时，可以单独迁移物理大页内的小页。在访问过程中，当内存控制器根据第一大页的第一物理地址访问非易失性存储器时，若确定所述第一大页中的第一小页的数据已经被迁移到第二存储器(即易失性存储器)中，则内存控制器可以根据第一小页中存储的第二小页的物理地址访问被迁移的数据。因此，根据本实施例提供的技术方案，即使在大页中的小页已经被迁移的情况下，依然能够根据大页去访问，从而既保障了大页内存优异的地址转换性能，又满足了混合内存热数据迁移的需求。从而能够在大页中的部分数据被迁移的情况下保障内存的命中率。
可选的，参照图3，本发明实施例提供的内存访问方法还包括如下步骤：
步骤604、内存控制器40记录PCM51的物理大页的小页的访问次数。
在一些实施例中，步骤601也可以由处理器10运行操作***来实现。
步骤605、内存控制器40在PCM51的物理大页的小页的访问次数超过设置阈值时，将该小页的数据迁移至DRAM52的物理小页中，并在数据被迁移的小页中添加DRAM52的物理小页的地址。
上述“小页的访问次数超过设置阈值”中的访问次数，可以是小页的历史总访问次数，也可以是对最近的预设时间段内小页的访问次数。当某个小页的访问次数超过设置阈值时，表明该小页为热数据块，可以将该小页的数据迁移至DRAM52的物理小页中，并在数据被迁移的小页中添加DRAM52的物理小页的地址，以便计算机***根据步骤601至步骤603的流程能够访问被迁移至DRAM52的数据。
本申请实施例中，PCM51的物理大页的每个小页的大小可以等于DRAM52的物理小页的大小，在这一情形中，由一个物理小页存储从物理大页的一个小页迁移而来的数据。在一些实施例中，PCM51的物理大页的每个小页的大小也可以大于DRAM52的物理小页的大小，在这一情形中，由多个物理小页存储从物理大页的一个小页迁移而来的数据，可以在数据被迁移的小页中添加该多个物理小页的第一个物理小页的地址。
上述技术方案中，单独迁移物理大页内的小页，而不是将整个物理大页迁移，降低数据迁移的耗时以及输入/输出(input/output，IO)资源的消耗。
可选的，本申请实施例中，步骤603中，内存控制器40确定访问的物理大页中的小页的数据被迁移至DRAM52，包括多种实施方式：
其一，内存控制器地址访问该小页时，确定该小页所存储的内容不是数据，而是内存物理地址。
其二，计算机***维护有一位图，该位图中存储表明PCM51的每个小页是否被迁移的信息，针对每个数据被迁移的小页，该位图中均设置有指示该小页中的数据已经被迁移的标识。表1为该位图的一种可能实现方式，迁移标识0表示未被迁移，迁移标识1表示已被迁移，则表1所示表明物理大页B的第一个小页、第二个小页、第四个小页未被迁移，而第三个小页已被迁移，内存控制器通过查询该位图即可确定PCM51的任意一个小页是否被迁移。
物理大页号 迁移标识序列
B 0010…
… …
表1
本申请实施例中，该位图可以保存在内存控制器40内部的存储空间，也可以保存在内存控制器40之外的存储器件中，如各种缓存器件。
上述技术方案中，通过在位图中为数据被迁移的小页设置表明其数据被迁移的标识，以便内存控制器40快速地从小页读取地址访问DRAM52，提高内存访问的效率。
可选的，本申请实施例中，TLB30除了存储第一页表缓存之外，还存储有第二页表缓存，该第二页表缓存的页表项包括虚拟地址空间中虚拟小页号与DRAM52的物理小页的映射，所谓虚拟小页指的是根据DRAM52的物理小页的大小对虚拟地址空间进行划分形成的虚拟页，为与第一页表缓存中的虚拟页相区分，本申请实施例将根据PCM51的物理大页对虚拟地址空间划分形成的虚拟页称为虚拟大页，将DRAM52的物理小页对虚拟地址空间划分形成的虚拟页称为虚拟小页。
本申请实施例中，在将物理大页的小页的数据迁移至物理小页后，计算机***在TLB30中的第二页表缓存中添加该物理小页与虚拟小页的映射，这样，在处理器10访问该被迁移的数据时，MMU20可以根据第二页表缓存中的该映射快速确定存储该数据的内存物理地址为DRAM52中的物理小页，根据该物理小页的地址访问目标数据，而不用再根据步骤602～103所述的方法进行跳转访问，能够进一步缩短内存访问的耗时，提高内存访问的效率。
上述第一页表缓存以及第二页表缓存可以存储在同一个TLB物理实体内，或者，计算机***包括两个TLB，分别用于存储第一页表缓存以及第二页表缓存。上述在第二页表缓存中添加物理小页与虚拟小页的映射，可以在该被迁移的数据被首次访问之前执行，也可以在该被迁移的数据被首次访问之后执行。另外，该在第二页表缓存中添加物理小页与虚拟小页的映射可以由处理器运行操作***指令实现。
参照图4，结合上述TLB30存储第二页表缓存的可选实施方式，内存访问方法还包括如下步骤：
步骤606、处理器10向MMU20发送内存访问请求，该内存访问请求携带目标虚拟地址。
步骤607、MMU20在第二页表缓存中命中目标虚拟地址的页表项，确定与目标虚拟地址具有映射关系的DRAM52的物理小页的地址。
步骤608、MMU20向内存控制器发送确定的该DRAM52的物理小页的地址。
步骤609、内存控制器40根据该DRAM52的物理小页的地址访问DRAM52。
上述技术方案中，在PCM51的小页被迁移至DRAM52的物理小页时，计算机***可以根据第二页表缓存快速确定存储该数据的内存物理地址为DRAM52中的物理小页，根据该物理小页的地址访问目标数据，提高内存访问的效率。
可选的，本申请实施例中，PCM51与DRAM52采用统一地址空间的编址方式，例如，低地址为DRAM52，高地址为PCM51，由操作***来统一管理。PCM51与DRAM52组成的混合内存与处理器10之间通过***总线相联，通过内存控制器40进行数据的读写访问。混合内存和辅助存储器之间通过输入/输出(input/output，I/O)接口相联，进行数据交换。当进程向操作***申请分配内存时，仅分配PCM51内存。DRAM52用来存放从PCM51迁移过来的写热存储块的数据，不直接分配给进程。
参照图5，下面介绍应用本申请实施例提供方法的一种内存访问方法的流程，，包括：
步骤701、处理器10向MMU20发送内存访问请求，该内存访问请求携带目标虚拟地址。转向步骤702。
步骤702、MMU20根据TLB存储的第一页表缓存以及第二页表缓存查询目标虚拟地址的页表项。若在第二页表缓存中命中，则转向步骤703；若在第二页表缓存中未命中，且在第一页表缓存中命中，则执行步骤705；若在第一页表缓存以及第二页表缓存均未命中，则执行TLB缺失处理。
MMU20接收内存访问请求后，首先根据目标虚拟地址分别计算虚拟大页号以及虚拟小页号，这两个概念的解释参照前文。例如，假设PCM51的物理大页的大小为2MB，DRAM52的物理小页的大小为4KB，虚拟地址VA：0100 1001 0110 1010 0011 1111 0001 1011，则虚拟大页号big_vpn＝VA>>21，即将虚拟地址右移21位；虚拟小页号small_vpn＝VA>>12，即将虚拟地址右移12位。
然后，MMU20在第一页表缓存中查询虚拟大页号的映射，以及在第二页表缓存中查询虚拟小页号的映射。一种查询顺序为：MMU20首先在第二页表缓存中查找虚拟小页号，只有在第二页表缓存未命中(miss)后，才在第一页表缓存中查找虚拟大页号。另一种查询顺序为：MMU20同时在第一页表缓存中查询虚拟大页号的映射，以及在第二页表缓存中查询虚拟小页号的映射，若在第二页表缓存命中，则停止在第一页表缓存中查找；若在第一页表缓存中命中，则仍需继续在第二页表缓存中查找。
步骤703、MMU20根据第二页表缓存确定与虚拟小页对应的DRAM52的物理小页的地址，向内存控制器发送该DRAM52的物理小页的地址。转向步骤704。
步骤704、内存控制器40根据该DRAM52的物理小页的地址访问DRAM52。
步骤705、MMU20根据第一页表缓存确定与虚拟大页对应的PCM51的物理大页的地址，向内存控制器发送该PCM51的物理大页的地址。转向步骤706。
步骤706、内存控制器40根据位图判断与目标虚拟地址对应的物理大页内的小页的数据是否被迁移，若是，则执行步骤707，否则，执行步骤708。
目标虚拟地址对应的物理大页内的小页的确定方式为：根据步骤705已经确定物理大页的页号，目标虚拟地址对应的PCM51物理地址为该物理大页内的大页偏移量位置处，沿用步骤702中物理大页为2MB的例子，大页偏移量big_offset＝VA&(1<<21-1)，即为虚拟地址的后21位，根据物理大页号以及大爷偏移量，即可定位出目标虚拟地址对应的物理大页内的小页。
步骤707、内存控制器从该小页中读取DRAM52的物理小页的地址，根据该DRAM52的物理小页的地址访问DRAM52。
步骤708、内存控制器根据PCM51的物理大页的地址访问PCM51。转向步骤709。
步骤709、内存控制器将被访问的物理大页的小页的访问次数加1，判断该小页的访问次数是否超过设置阈值。若超过，则执行步骤710。
步骤710、内存控制器将访问次数超过设置阈值的小页的数据迁移至DRAM52的物理小页，并在数据被迁移的小页中添加DRAM52的物理小页的地址。转向步骤711。
步骤711、处理器10在第二页表缓存中添加DRAM52的物理小页与虚拟小页的映射。
而TLB缺失处理为：MMU20查询内存中的第一页表，查找到虚拟大页的映射，并将该映射添加至第一页表缓存。在进行TLB缺失处理后，继续执行步骤705。
上述流程中，在保留PCM51的大页内存，保障TLB的高命中率的情况下，MMU20可以在TLB30保存的第一页表缓存以及第二页表缓存中快速查找目标虚拟地址对应的页表项，进而快速确定目标物理地址，提高内存访问效率。
在本申请的一个实施例中，用于表征物理大页的小页的数据是否被迁移的位图存储在第一页表缓存中，在上述步骤702中，若在第二页表缓存中未命中，且在第一页表缓存中命中，则MMU20查询位图，进一步判断目标虚拟地址对应的物理大页内的小页的数据是否被迁移，若是，则指示内存控制器40执行步骤707，否则，指示内存控制器40执行步骤708。表2为包含位图的第一页表缓存的示意。通过表2可以确定，虚拟大页b对应的物理大页B，且物理大页B的的第一个小页、第二个小页、第四个小页未被迁移，而第三个小页已被迁移。
虚拟大页号 物理大页号 迁移标识序列
b B 0010….
… … …
表2
另外，本发明实施例提供的技术方案可以与高速缓存(cache)技术结合，MMU20在确定出目标虚拟地址对应的物理大页地址或物理小页地址后，计算机***可以先在cache中查找物理大页地址或物理小页地址所对应的数据，只有在cache未命中后，才由内存控制器根据物理大页地址或物理小页地址进行内存访问。
可选的，本申请实施例中，在需要将PCM51的页物理大页的小页的数据迁移至DRAM52时，如果DRAM52中没有空闲的存储空间，内存控制器40根据预设的页面置换算法将DRAM52中的一个或多个物理小页迁移回PCM51之中。其中，预设的页面置换算法可以有多种实现方式，包括但不限于以下算法：
(1)先进先出算法，即将最早迁移至DRAM52的数据迁移回PCM51；
(2)最久未被使用(not recently used，NRU)算法，即将DRAM52中最久没被访问的数据迁移回PCM51之中；
(3)最近最少使用(least recently used，LRU)算法，即将DRAM52中最近访问频率最低的数据迁移回PCM51之中；
(4)最优更换算法，即将DRAM52中不会再被访问的数据迁移回PCM51，或者，将将DRAM52中最久不会被访问的数据迁移回PCM51。
预设页面置换算法还可以包括时钟算法、第二次机会算法等，请参照现有技术，本申请实施例在此不一一详述。
上述技术方案中，在DRAM52没有空闲空间存放由PCM51迁移来的数据时，可以根据预设的各种页面置换算法将DRAM52中已存储的数据迁移回PCM51，进而使得DRAM52始终能够容纳最近写过热的小页的数据，提高DRAM52的存储空间的利用率。
可选的，本申请实施例中，若计算机***设置有表征PCM51的物理大页的小页的数据是否被迁移的位图，则在将DRAM52中从PCM51的小页中迁移来的数据迁移回该小页之后，从该位图中删除表征该小页的数据被迁移的标识。
继续参照图1，本申请实施例提供一种计算机***，包括：处理器10、MMU20、内存控制器40以及混合内存50。处理器10可以通过总线与MMU20、内存控制器40以及混合内存50通信。混合内存50包含有第一存储器以及第二存储器，第一存储器为非易失性存储器，例如图1中的PCM51，第二存储器为易失性存储器，例如图1中的DRAM52。
MMU20用于：
接收处理器10发送的第一访问请求，访问请求中携带有第一虚拟地址；
根据第一页表缓存将第一虚拟地址转换为第一物理地址，第一物理地址为第一存储器中的第一大页的物理地址，其中，第一页表缓存用于记录虚拟地址与第一存储器的大页的物理地址的映射关系，第一存储器的大页包括多个小页；
内存控制器40用于根据第一物理地址访问第一存储器，并在根据第一物理地址访问第一存储器的过程中，当确定第一大页中的第一小页的数据被迁移到第二存储器中时，根据第一小页中存储的第二物理地址访问第二存储器，其中，第二物理地址为第二存储器中的第二小页的物理地址，第二小页中存储有从第一小页中迁移出的数据，第二存储器中包括多个小页，第二存储器中的小页的大小小于第一存储器中的大页的大小。
作为一种可选的方式，内存控制器40还用于：
当第一小页中的访问次数超过设置阈值时，将第一小页中的数据迁移至第二小页中；
在第一小页中存储第二小页的第二物理地址。
作为一种可选的方式，内存控制器40还用于：
在将第一小页的数据迁移至第二小页中之后，在设置的位图中设置第一标识，第一标识用于指示第一小页中的数据已经被迁移。
作为一种可选的方式，计算机***中还包括第二页表缓存，第二页表缓存用于记录虚拟地址与第二存储器的小页的物理地址的映射关系；
处理器10还用于：
在第一小页中的数据被迁移至第二小页中之后，在第二页表缓存中添加第二虚拟地址与第二物理地址的映射关系。
作为一种可选的方式，MMU20还用于：
接收处理器发送的第二访问请求，第二访问请求包含有第二虚拟地址；
根据第二页表缓存获得与第二虚拟地址具有映射关系的第二物理地址；
内存控制器40还用于：根据第二物理地址访问第二存储器。
作为一种可选的实施方式，计算机***还包括TLB30，用于存储第一页表缓存。在一些实施例中，TLB30还用于存储第二页表缓存。
上述处理器10可以是一个处理器元件，也可以是多个处理器元件的统称。例如，该处理器可以是中央处理器(Central Processing Unit，CPU)，也可以是特定集成电路(Application Specific Integrated Circuit，ASIC)，或者是被配置成实施本发明实施例的一个或多个集成电路，例如：一个或多个微处理器(Digital Signal Processor，DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，FPGA)。
上述处理器10、MMU20、TLB30以及内存控制器40可以与处理器10集成在一起，也可以独立于处理器10之外。上述MMU20与TLB30可以集成在一起，也可以为两个独立器件。在TLB30同时存储第一页表缓存以及第二页表缓存的实施例中，TLB30可以为一个TLB器件，也可以为两个TLB器件，在后一种情形中两个TLB器件分别用于存储第一页表缓存、第二页表缓存。上述混合内存50的实现方式在前文介绍图1时已有描述，在此不再重复。
上述计算机***在内存访问的过程中所执行的动作以及所起的作用，在图2至图5所述的内存访问方法中已有详细描述，在此不再重复。
本申请实施例还提供了一种计算机可读存储介质，用于存储为执行上述处理器10所需执行的计算机软件指令，其包含用于执行上述处理器10所需执行的程序。
图6为本申请实施例提供的内存访问装置的示意图，该内存访问装置应用于在计算机***中进行内存访问。计算机***包括混合内存，混合内存包含有第一存储器以及第二存储器，其中，第一存储器为非易失性存储器，第二存储器为易失性存储器。内存访问装置包括：
接收模块801，用于接收第一访问请求，访问请求中携带有第一虚拟地址；
转换模块802，用于根据计算机***中的第一页表缓存将第一虚拟地址转换为第一物理地址，其中，第一物理地址为第一存储器中的第一大页的物理地址，第一大页中包含有多个小页；
访问模块803，用于在根据第一物理地址访问第一存储器的过程中，当确定第一大页中的第一小页的数据被迁移到第二存储器中时，根据第一小页中存储的第二物理地址访问第二存储器，其中，第二物理地址为第二存储器中的第二小页的物理地址，第二小页中存储有从第一小页中迁移出的数据，其中第二存储器中包括多个小页，第二存储器中的小页的大小小于第一存储器中的大页的大小。
作为一种可选的方式，内存访问装置还包括：
迁移模块804，用于当该第一小页中的访问次数超过设置阈值时，将第一小页中的数据迁移至第二小页中；在第一小页中存储第二小页的第二物理地址。
作为一种可选的方式，内存访问装置还包括：
标识模块805，用于在将第一小页的数据迁移至第二小页中之后，在设置的位图中设置第一标识，第一标识用于指示第一小页中的数据已经被迁移。
作为一种可选的方式，计算机***还包括第二页表缓存，内存访问装置还包括：
映射模块806，用于在将第一小页中的数据迁移至第二小页中之后，在第二页表缓存中添加第二虚拟地址与第二物理地址的映射关系，第二页表缓存用于记录虚拟地址与第二存储器的小页的物理地址的映射关系。
作为一种可选的方式，接收模块801还用于：接收第二访问请求，第二访问请求包含有第二虚拟地址；根据第二页表缓存获得与第二虚拟地址具有映射关系的第二物理地址；
访问模块803还用于：根据第二物理地址访问第二存储器。
上述内存访问装置的各模块的实现方式可以参照图2至图5所述的内存访问方法中各步骤的实现方式。
本发明实施例还提供一种数据处理的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令用于执行前述任意一个方法实施例所述的方法流程。本领域普通技术人员可以理解，前述的存储介质包括：U盘、移动硬盘、磁碟、光盘、随机存储器(Random-Access Memory，RAM)、固态硬盘(Solid State Disk，SSD)或者非易失性存储器(non-volatile memory)等各种可以存储程序代码的非短暂性的(non-transitory)机器可读介质。
本申请是参照根据本申请的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

Claims (10)

1.一种内存访问方法，其特征在于，所述方法应用于包含有混合内存的计算机***中，所述混合内存包含有第一存储器以及第二存储器，其中，所述第一存储器为非易失性存储器，所述第二存储器为易失性存储器，所述方法包括：
接收第一访问请求，所述第一访问请求中携带有第一虚拟地址；
根据所述计算机***中的第一页表缓存将所述第一虚拟地址转换为第一物理地址，其中，所述第一物理地址为所述第一存储器中的第一大页的物理地址，所述第一大页中包含有多个小页；
在根据所述第一物理地址访问所述第一存储器的过程中，当确定所述第一大页中的第一小页的数据被迁移到所述第二存储器中时，根据所述第一小页中存储的第二物理地址访问所述第二存储器，其中，所述第二物理地址为所述第二存储器中的第二小页的物理地址，所述第二小页中存储有从所述第一小页中迁移出的数据，所述第二存储器中包括多个小页，所述第二存储器中的小页的大小小于所述第一存储器中的大页的大小。
2.根据权利要求1所述的内存访问方法，其特征在于，还包括：
当所述第一小页中的访问次数超过设置阈值时，将所述第一小页中的数据迁移至所述第二小页中；
在所述第一小页中存储所述第二小页的所述第二物理地址。
3.根据权利要求2所述的内存访问方法，其特征在于，还包括：
在将所述第一小页的数据迁移至所述第二小页中之后，在设置的位图中设置第一标识，所述第一标识用于指示所述第一小页中的数据已经被迁移。
4.根据权利要求2或3所述的内存访问方法，其特征在于，所述计算机***还包括第二页表缓存，所述将所述第一小页中的数据迁移至所述第二小页中之后，所述方法还包括：
在所述第二页表缓存中添加第二虚拟地址与所述第二物理地址的映射关系，其中，所述第二页表缓存用于记录虚拟地址与所述第二存储器的小页的物理地址的映射关系。
5.根据权利要求4所述的内存访问方法，其特征在于，所述方法还包括：
接收第二访问请求，所述第二访问请求包含有第二虚拟地址；
根据所述第二页表缓存获得与所述第二虚拟地址具有映射关系的所述第二物理地址；
根据所述第二物理地址访问所述第二存储器。
6.一种计算机***，其特征在于，包括处理器、内存管理单元MMU、内存控制器以及混合内存，其中，所述混合内存包含有第一存储器以及第二存储器，所述第一存储器为非易失性存储器，所述第二存储器为易失性存储器；
所述MMU用于：
接收所述处理器发送的第一访问请求，所述第一访问请求中携带有第一虚拟地址；
根据第一页表缓存将所述第一虚拟地址转换为第一物理地址，所述第一物理地址为所述第一存储器中的第一大页的物理地址，其中，所述第一页表缓存用于记录虚拟地址与所述第一存储器的大页的物理地址的映射关系，所述第一存储器的大页包括多个小页；
所述内存控制器，用于根据所述第一物理地址访问所述第一存储器，并在根据所述第一物理地址访问所述第一存储器的过程中，当确定所述第一大页中的第一小页的数据被迁移到所述第二存储器中时，根据所述第一小页中存储的第二物理地址访问所述第二存储器，其中，所述第二物理地址为所述第二存储器中的第二小页的物理地址，所述第二小页中存储有从所述第一小页中迁移出的数据，所述第二存储器中包括多个小页，所述第二存储器中的小页的大小小于所述第一存储器中的大页的大小。
7.根据权利要求6所述的计算机***，其特征在于，所述内存控制器还用于：
当所述第一小页中的访问次数超过设置阈值时，将所述第一小页中的数据迁移至所述第二小页中；
在所述第一小页中存储所述第二小页的所述第二物理地址。
8.根据权利要求7所述的计算机***，其特征在于，所述内存控制器还用于：
在将所述第一小页的数据迁移至所述第二小页中之后，在设置的位图中设置第一标识，所述第一标识用于指示所述第一小页中的数据已经被迁移。
9.根据权利要求7或8所述的计算机***，其特征在于，所述计算机***中还包括第二页表缓存，所述第二页表缓存用于记录虚拟地址与所述第二存储器的小页的物理地址的映射关系；
所述处理器还用于：
在所述第一小页中的数据被迁移至所述第二小页中之后，在所述第二页表缓存中添加第二虚拟地址与所述第二物理地址的映射关系。
10.根据权利要求9所述的计算机***，其特征在于：
所述MMU还用于：
接收所述处理器发送的第二访问请求，所述第二访问请求包含有第二虚拟地址；
根据所述第二页表缓存获得与所述第二虚拟地址具有映射关系的所述第二物理地址；
所述内存控制器还用于：根据所述第二物理地址访问所述第二存储器。
CN201710289650.6A 2017-04-27 2017-04-27 一种内存访问方法及计算机*** Active CN108804350B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710289650.6A CN108804350B (zh) 2017-04-27 2017-04-27 一种内存访问方法及计算机***
PCT/CN2018/084777 WO2018196839A1 (zh) 2017-04-27 2018-04-27 一种内存访问方法及计算机***
EP18790799.3A EP3608788B1 (en) 2017-04-27 2018-04-27 Internal memory access method and computer system
US16/664,757 US20200057729A1 (en) 2017-04-27 2019-10-25 Memory access method and computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710289650.6A CN108804350B (zh) 2017-04-27 2017-04-27 一种内存访问方法及计算机***

Publications (2)

Publication Number Publication Date
CN108804350A CN108804350A (zh) 2018-11-13
CN108804350B true CN108804350B (zh) 2020-02-21

Family

ID=63918023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710289650.6A Active CN108804350B (zh) 2017-04-27 2017-04-27 一种内存访问方法及计算机***

Country Status (4)

Country Link
US (1) US20200057729A1 (zh)
EP (1) EP3608788B1 (zh)
CN (1) CN108804350B (zh)
WO (1) WO2018196839A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747463B2 (en) * 2017-08-04 2020-08-18 Micron Technology, Inc. Apparatuses and methods for accessing hybrid memory system
CN110046106B (zh) * 2019-03-29 2021-06-29 海光信息技术股份有限公司 一种地址转换方法、地址转换模块及***
CN110209603B (zh) * 2019-05-31 2021-08-31 龙芯中科技术股份有限公司 地址转换方法、装置、设备及计算机可读存储介质
CN112328354A (zh) * 2019-08-05 2021-02-05 阿里巴巴集团控股有限公司 虚拟机热迁移方法、装置、电子设备及计算机存储介质
KR20210025344A (ko) * 2019-08-27 2021-03-09 에스케이하이닉스 주식회사 이종 메모리를 갖는 메인 메모리 장치, 이를 포함하는 컴퓨터 시스템, 그것의 데이터 관리 방법
CN110543433B (zh) * 2019-08-30 2022-02-11 中国科学院微电子研究所 一种混合内存的数据迁移方法及装置
CN110888821B (zh) * 2019-09-30 2023-10-20 华为技术有限公司 一种内存管理方法及装置
CN111638938B (zh) * 2020-04-23 2024-04-19 龙芯中科技术股份有限公司 虚拟机的迁移方法、装置、电子设备及存储介质
CN113568562A (zh) * 2020-04-28 2021-10-29 华为技术有限公司 一种存储***、内存管理方法和管理节点
US11893276B2 (en) 2020-05-21 2024-02-06 Micron Technology, Inc. Apparatuses and methods for data management in a memory device
CN113296685B (zh) * 2020-05-29 2023-12-26 阿里巴巴集团控股有限公司 数据处理方法及装置、计算机可读存储介质
CN113742253B (zh) * 2020-05-29 2023-09-01 超聚变数字技术有限公司 存储介质管理方法、装置、设备以及计算机可读存储介质
CN111880735B (zh) * 2020-07-24 2023-07-14 北京浪潮数据技术有限公司 一种存储***中数据迁移方法、装置、设备及存储介质
CN112650603B (zh) * 2020-12-28 2024-02-06 北京天融信网络安全技术有限公司 内存管理方法、装置、电子设备及存储介质
CN112905497B (zh) * 2021-02-20 2022-04-22 迈普通信技术股份有限公司 内存管理方法、装置、电子设备及存储介质
CN113094173B (zh) * 2021-04-02 2022-05-17 烽火通信科技股份有限公司 一种基于dpdk的大页内存动态迁移的方法与装置
CN113076266B (zh) * 2021-06-04 2021-10-29 深圳华云信息***有限公司 一种内存管理方法、装置、电子设备及存储介质
CN113641490A (zh) * 2021-07-30 2021-11-12 联想(北京)有限公司 数据调度方法、装置
US11922034B2 (en) 2021-09-02 2024-03-05 Samsung Electronics Co., Ltd. Dual mode storage device
CN115904212A (zh) * 2021-09-30 2023-04-04 华为技术有限公司 数据处理的方法、装置、处理器和混合内存***
CN117149049A (zh) * 2022-05-24 2023-12-01 华为技术有限公司 内存访问热度统计方法、相关装置及设备
CN115359830B (zh) * 2022-07-12 2024-03-08 浙江大学 Scm介质存储模块的读方法写方法，以及存储控制器
CN117917649A (zh) * 2022-10-20 2024-04-23 华为技术有限公司 数据处理方法、装置、芯片以及计算机可读存储介质
CN116644006B (zh) * 2023-07-27 2023-11-03 浪潮电子信息产业股份有限公司 一种内存页面管理方法、***、装置、设备及计算机介质
CN117234432B (zh) * 2023-11-14 2024-02-23 苏州元脑智能科技有限公司 一种混合内存***的管理方法、管理装置、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479627A (en) * 1993-09-08 1995-12-26 Sun Microsystems, Inc. Virtual address to physical address translation cache that supports multiple page sizes
CN103198028A (zh) * 2013-03-18 2013-07-10 华为技术有限公司 一种内存数据迁移方法、装置及***
CN106560798A (zh) * 2015-09-30 2017-04-12 杭州华为数字技术有限公司 一种内存访问方法、装置及计算机***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9535831B2 (en) * 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
US10846279B2 (en) * 2015-01-29 2020-11-24 Hewlett Packard Enterprise Development Lp Transactional key-value store

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479627A (en) * 1993-09-08 1995-12-26 Sun Microsystems, Inc. Virtual address to physical address translation cache that supports multiple page sizes
CN103198028A (zh) * 2013-03-18 2013-07-10 华为技术有限公司 一种内存数据迁移方法、装置及***
CN106560798A (zh) * 2015-09-30 2017-04-12 杭州华为数字技术有限公司 一种内存访问方法、装置及计算机***

Also Published As

Publication number Publication date
CN108804350A (zh) 2018-11-13
EP3608788B1 (en) 2023-09-13
EP3608788A4 (en) 2020-04-22
EP3608788A1 (en) 2020-02-12
WO2018196839A1 (zh) 2018-11-01
US20200057729A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN108804350B (zh) 一种内存访问方法及计算机***
US10067684B2 (en) File access method and apparatus, and storage device
CN106560798B (zh) 一种内存访问方法、装置及计算机***
CN105740164A (zh) 支持缓存一致性的多核处理器、读写方法、装置及设备
US20150113230A1 (en) Directory storage method and query method, and node controller
CN108595349B (zh) 大容量存储设备的地址转换方法与装置
US10997078B2 (en) Method, apparatus, and non-transitory readable medium for accessing non-volatile memory
JP2020529656A (ja) アドレス変換キャッシュ
US11237980B2 (en) File page table management technology
KR20100132244A (ko) 메모리 시스템 및 메모리 시스템 관리 방법
CN107870867B (zh) 32位cpu访问大于4gb内存空间的方法与装置
US20200341909A1 (en) Cache data location system
EP3023878B1 (en) Memory physical address query method and apparatus
CN103744611A (zh) 基于固态硬盘为缓存的计算机***及缓存加速方法
CN115794669A (zh) 一种扩展内存的方法、装置及相关设备
CN114546898A (zh) 一种tlb管理方法、装置、设备及存储介质
CN114063934B (zh) 数据更新装置、方法及电子设备
CN109960667B (zh) 大容量固态存储设备的地址转换方法与装置
US12038852B2 (en) Partial logical-to-physical (L2P) address translation table for multiple namespaces
US11409665B1 (en) Partial logical-to-physical (L2P) address translation table for multiple namespaces
US20160103766A1 (en) Lookup of a data structure containing a mapping between a virtual address space and a physical address space
KR20220105612A (ko) 해시 기반의 키 밸류에 관한 블록 변환 방법 및 시스템
JP2004355187A (ja) 仮想メモリ・システム、仮想メモリのアドレス管理方法、並びにアドレス変換テーブル生成装置
CN117762323A (zh) 一种数据处理方法及装置
CN117093132A (zh) 数据处理方法、装置、处理器及计算机***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant