CN108793066B - 一种纳米器件的制备方法 - Google Patents

一种纳米器件的制备方法 Download PDF

Info

Publication number
CN108793066B
CN108793066B CN201710295872.9A CN201710295872A CN108793066B CN 108793066 B CN108793066 B CN 108793066B CN 201710295872 A CN201710295872 A CN 201710295872A CN 108793066 B CN108793066 B CN 108793066B
Authority
CN
China
Prior art keywords
substrate
metal
temperature
composite structure
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710295872.9A
Other languages
English (en)
Other versions
CN108793066A (zh
Inventor
朱振东
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201710295872.9A priority Critical patent/CN108793066B/zh
Priority to TW106118690A priority patent/TWI626210B/zh
Priority to US15/959,363 priority patent/US10388621B2/en
Publication of CN108793066A publication Critical patent/CN108793066A/zh
Application granted granted Critical
Publication of CN108793066B publication Critical patent/CN108793066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0042—Assembling discrete nanostructures into nanostructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation

Abstract

一种纳米器件的制备方法，包括：提供一第一基底；在所述第一基底表面沉积一金属膜，并对所述金属膜进行退火处理使其在该第一基底表面形成金属海岛结构；在形成有金属海岛结构的所述第一基底的表面铺设金属纳米球，所述第一基底、所述金属海岛结构及所述金属纳米球形成一复合结构，将所述复合结构铺设有金属纳米球的表面定义为第一表面，并烘烤所述复合结构；在所述复合结构的第一表面形成一光刻胶层；提供一第二基底，在所述第二基底表面形成一脱模剂层；及在真空环境下，将所述复合结构表面的光刻胶层和所述第二基底表面的脱模剂层压合在一起，分阶段升温，并在各个阶段对所述第一基底和所述第二基底施加电压，在第一基底表面形成分形纳米结构。

Description

一种纳米器件的制备方法
技术领域
本发明属于纳米器件领域，尤其涉及一种纳米器件的制备方法。
背景技术
纳米制作技术即通过在半导体、金属及其它各种材料上根据应用需要制作出各种纳米尺寸的结构，此结构结合材料本身的特性具有某种独特的性能，即成为所谓的纳米器件。
随着当代集成电路工艺技术的长足发展，集成化器件的特征尺寸已进入纳米级层，器件的特征尺寸的等比例缩小，使得器件物理特性分析也进入量子力学的分析层次。纳米器件在电学与传统器件有很大的不同，其性能大大优于传统电子器件，主要体现在工作速度快、功耗低、信息存储量大、体积小、重量轻、集成密度高等特点。纳米器件将成为电子器件的主流。
目前主要采用“自上而下”的方法，比如电子束刻蚀技术、X-射线刻蚀技术、聚焦离子束刻蚀技术等，在衬底上制作具有数十纳米到数百纳米的微细结构的纳米图案，从而制备纳米器件。这几种技术具有分辨率高、定位准确等优点，但是这类技术需要依赖尖端曝光及刻蚀设备，而相应的设备价格昂贵，这大大限制了纳米器件的生产加工，不利于纳米器件在产业上的大规模应用。此外，在衬底上形成的纳米图案，往往取决于刻蚀技术中采用的掩膜上的纳米图案，通常是人为设计有规律排布的图案，而关于在衬底上形成分形纳米结构图案的报道较少。
发明内容
有鉴于此，确有必要提供一种纳米器件的制备方法，这种方法无需依赖掩膜板和昂贵的刻蚀设备，可大大降低生产成本，且可在衬底表面形成分形纳米结构。
一种纳米器件的制备方法，其包括以下步骤：提供一第一基底；在所述第一基底表面沉积一金属膜，并对所述金属膜进行退火处理，所述金属膜在该第一基底的表面形成多个金属海岛结构；在形成有所述金属海岛结构的所述第一基底的表面铺设金属纳米球，所述第一基底、所述金属海岛结构以及所述金属纳米球形成一复合结构，将所述复合结构铺设有所述金属纳米球的表面定义为第一表面，并烘烤所述复合结构；在所述复合结构的第一表面形成一光刻胶层；提供一第二基底，在所述第二基底表面形成一脱模剂层；在惰性气氛或真空环境下，将所述复合结构表面的光刻胶层和所述第二基底表面的脱模剂层压合在一起，分阶段对所述复合结构和所述第二基底进行加热，并在各个阶段对所述第一基底和所述第二基底施加电压，在所述第一基底的表面形成分形纳米结构，制备纳米器件。
与现有技术相比较，由本发明提供的纳米器件的制备方法，在外加电压、高温的作用下实现金属纳米材料在衬底表面上的快速分形生长，制备表面具有分形纳米结构的纳米器件，方法简单、无需使用掩膜板及刻蚀设备，可大大降低生产成本。
附图说明
图1是本发明提供的制备纳米器件的工艺流程图。
图2是本发明提供的制备纳米器件的方法流程图。
图3是金属膜经退火处理形成的金属海岛结构的剖面结构的示意图。
图4是将金属纳米球铺设在金属海岛结构表面后形成的复合结构的剖面结构的示意图。
图5是本发明制备的纳米器件的表面结构的扫描电镜照片。
主要元件符号说明
第一基底 101
金属膜 102
金属海岛结构 1022
间隙 1024
金属纳米球 103
金属单晶小球 1032
复合结构 104
光刻胶层 105
脱模剂层 106
第二基底 107
电源 108
分形纳米结构 109
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及具体实施例，对本发明提供的一种纳米器件的制备方法做进一步的详细说明。
请参见图1和图2，本发明提供了一种纳米器件的制备方法，其具体包括以下步骤：
步骤S1，提供一第一基底101；
步骤S2，在所述第一基底101表面沉积一金属膜102，然后对所述金属膜102进行退火处理，所述金属膜102在该第一基底101表面形成多个金属海岛结构1022；
步骤S3，在形成有所述金属海岛结构1022的所述第一基底101的表面上铺设金属纳米球103，所述第一基底101、所述金属海岛结构1022以及所述金属纳米球103形成一复合结构104，将所述复合结构104铺设有所述金属纳米球103的表面定义为第一表面，并烘烤所述复合结构104；
步骤S4，在所述复合结构104的第一表面形成一光刻胶层105；
步骤S5，提供一第二基底107，在所述第二基底107表面形成一脱模剂层106；
步骤S6，在惰性气氛或真空环境下，施加一外力将所述复合结构104表面的光刻胶层105和所述第二基底107表面的脱模剂层106压合在一起，分阶段对所述复合结构104和所述第二基底107进行加热，并在各个阶段对所述第一基底101和所述第二基底107施加电压，在所述第一基底101的表面形成分形纳米结构109，制备纳米器件。
在步骤S1中，所述第一基底101为一具有光滑表面的绝缘基底101、半导体基底101或金属基底101。具体地，所述第一基底101的材料可以为氮化镓、砷化镓、蓝宝石、氧化铝、氧化镁、硅、二氧化硅、氮化硅、石英、玻璃或耐高温聚合物等。所述第一基底101的材料也可以为掺杂的半导体材料，如P型氮化镓、N型氮化镓等。所述第一基底101的大小、厚度和形状不限，可以根据实际需要进行选择。所述第一基底101的表面粗糙度小于1纳米，有助于使所述第一基底101与后续步骤制备的金属膜的晶格常数相匹配。
进一步地，可对该第一基底101进行亲水处理，以改善所述第一基底101表面的亲水性。当所述第一基底101的材料为氮化镓时，所述亲水处理的方法包括以下步骤：首先，清洗所述第一基底101，清洗时采用超净间标准工艺清洗。然后，采用微波等离子体处理上述第一基底101。具体地，可将所述第一基底101放置于微波等离子体***中，该微波等离子体***的一感应功率源可产生氧等离子体、氯等离子体或氩等离子体，等离子体以较低的离子能量从产生区域扩散并漂移至所述第一基底101的表面，进而改善该第一基底101的亲水性。
本实施例中，所述第一基底101的材料为K9玻璃基板，所述亲水处理包括以下步骤：首先，清洗所述第一基底101，清洗时采用超净间标准工艺清洗。然后，在温度为30℃～100℃，体积比为NH3·H2O:H2O2:H2O＝x:y:z的溶液中温浴30分钟～60分钟，进行亲水处理，之后用去离子水冲洗2次～3次。其中，x的取值为0.2～2，y的取值为0.2～2，z的取值为1～20。最后，用氮气吹干。
在步骤S2中，所述金属膜102可通过电子束蒸发、离子束溅射、磁控溅射等方法沉积在所述第一基底101的表面。所述金属膜102的材料可以为金、银、铂、钯以及钛、铜、铝等。所述金属膜102的厚度为1纳米～50纳米。
待形成的所述金属膜102的温度冷却至室温后，对该金属膜102进行退火处理，其具体包括以下步骤：
步骤S21，将沉积有所述金属膜102的所述第一基底101放入一退火炉中；
步骤S22，通入氮气或氩气等惰性气体，或将退火炉抽真空。
步骤S23，将退火炉的温度升至140摄氏度～240摄氏度之间，并保温5分钟～90分钟。
请参见图3，在退火处理过程中，所述第一基底101表面的金属膜102在表面张力的作用下，表面破裂形成金属海岛结构1022，多个金属海岛结构1022彼此间隔分散在所述第一基底101的表面，且彼此形成间隙1024，每一个金属海岛结构1022为后续金属纳米材料分形生长的种子。
本实施例中，所述金属膜102为一金膜，该金膜的厚度为40纳米。所述退火的温度为200摄氏度，所述金膜102经退火保温5分钟后形成所述金海岛结构1022。
在步骤S3中，可以采用旋涂法或提拉法在形成有所述金属海岛结构1022的所述第一基底101的表面铺设金属纳米球103。所述金属纳米球103的材料不限，可以与所述金属膜102的材料相同，也可以不相同。所述金属纳米球的103的直径不限，可以根据实际需要进行选择，优选地，所述金属纳米球的直径为2纳米～100纳米。请参见图4，将所述金属纳米球103铺设在所述第一基底形成有所述金属海岛结构1022的表面后，所述金属纳米球103分布在所述金属海岛结构1022的表面，或所述金属海岛结构1022的间隙1024中，可以理解，当所述间隙1024的尺寸大于所述金属纳米球103的尺寸时，所述金属纳米球103直接分布在所述第一基底101的表面。所述第一基底101、所述金属海岛结构1022以及所述金属纳米球103形成一复合结构104，且将所述复合结构104铺设有所述金属纳米球103的表面定义为第一表面。
本实施例中，所述金属纳米球103为金纳米球103，采用提拉法将所述金纳米球103铺设在形成有所述金属海岛结构1022的所述第一基底101的表面，其具体包括以下步骤：
步骤S31，制备一金纳米球溶液。
具体地，在直径为15毫米的表面皿中依序加入150微升的纯水、3微升～5微升的0.01wt％～10wt％的金纳米球、以及当量的0.1wt％～3wt％的SDS后形成混合物，将上述混合物静置30分钟～60分钟。其中，金纳米球的直径可为2纳米～100纳米。可以理解，依实际需求表面皿也可采用直径为15毫米～38毫米的表面皿，所述表面皿中的混合物也可依实际需求而按比例调制。
步骤S32，采用提拉法在形成有所述金属海岛结构1022的所述第一基底101的表面铺设所述金纳米球103。
首先，将表面形成有所述金属海岛结构1022的所述第一基底101缓慢的倾斜的沿着表面皿的侧壁滑入表面皿的混合物中，所述第一基底101的倾斜角度为9°～15°。然后，将所述第一基底101由表面皿的混合物中缓慢地提起，优选为水平地提起。其中，所述滑下和提起速度相当均为5毫米/小时～10毫米/小时的速度缓慢进行。
然后，在惰性气氛或真空环境下，将制得的所述复合结构104放置在一热板(图未示)上，将热板的温度设为140摄氏度～240摄氏度，烘烤时间为0.5分钟～1分钟，其目的是增强所述金属纳米球103与所述金属海岛结构1022之间的附着力。可以根据所述金属纳米球103的实际尺寸大小，设置烘烤的温度和时间，当所述金属纳米球103的尺寸较小时，可以适当降低烘烤温度并缩短烘烤时间；当所述金属纳米球103的尺寸较大时，可以适当升高烘烤温度并延长烘烤时间。在140摄氏度～240摄氏度的环境中，所述金属纳米球103的势垒降低，并熔融缩成一个个的金属单晶小球1032，分散在所述金属海岛结构1022的表面或所述金属海岛结构1022的间隙1024中，可以理解，当所述间隙1024的尺寸大于所述金属单晶小球1032的尺寸时，所述金属单晶小球1032直接分散在所述第一基底101的表面。此时，所述复合结构104包括所述第一基底101、所述金属海岛结构1022以及所述金属单晶小球1032。
在步骤S4中，可以采用丝网印刷法或旋涂法在所述复合结构104的第一表面形成一光刻胶层105。所述光刻胶层105的材料可以为PMMA、SU8、PS、PMMA-b-PS等中的一种或几种。所述光刻胶层105的厚度不限，可以根据实际需要进行选择。本实施例中，所述光刻胶层105的材料选用我们自制的纳米压印光刻胶，该纳米压印光刻胶包括高支化低聚物、全氟基聚***、甲基丙烯酸甲酯以及有机稀释剂，其中所述高支化低聚物的质量百分比含量为50％～60％，所述全氟基聚***的质量百分比含量为3％～5％，所述甲基丙烯酸甲酯的质量百分比含量为5％～10％，所述有机稀释剂的质量百分比含量为25％～35％(可以参考中国发明专利ZL200910108044.5)。采用旋涂法在所述复合结构104的第一表面涂上所述纳米压印光刻胶，旋涂的转速为5400转/分钟～7000转/分钟，旋转时间为0.5分钟～1.5分钟，然后在100摄氏度～120摄氏度的温度下烘烤2分钟～4分钟，从而在所述复合结构104的第一表面形成所述光刻胶层105，所述光刻胶层105的厚度优选为20纳米～200纳米。为防止所述金属单晶小球1032因为离心力而离开所述金属海岛结构1022而发生团聚，在旋涂的过程中可以适当降低旋涂的转速。
在步骤S5中，所述第二基底107的材质不限。具体地，所述第二基底107的材料可以为氮化镓、砷化镓、蓝宝石、氧化铝、氧化镁、硅、二氧化硅、氮化硅、石英或玻璃等。所述第二基底107的厚度不限，可以根据实际情况进行选择。所述第二基底107的形状和大小不限，具体地可以根据所述第一基底101的形状和大小进行选择。所述脱模剂层106的材料可以为无机脱模剂、有机脱模剂或高聚物脱模剂。所述脱模剂层106的厚度不限，可以采用喷雾器或毛刷等工具将脱模剂涂在所述第二基底107的表面。
所述第一基底101表面有金属纳米材料，所述金属纳米材料包括所述金属海岛结构1022以及所述金属单晶小球1032。
在步骤S6中，为防止所述第一基底101表面的金属纳米材料被氧气氧化，这一过程在惰性气氛或真空环境中进行。施加一外力将所述复合结构104表面的光刻胶层105和所述第二基底107表面的脱模剂层106压合在一起，并使所述第一基底101和所述第二基底107分别与所述电源108电连接。所述第一基底101和所述第二基底107与所述电源108的电连接方式不限，可以使所述第一基底101与所述电源108的正极相连，所述第二基底107与所述电源108的负极相连；也可以使所述第一基底101与所述电源108的负极相连，所述第二基底107与所述电源108的正极相连。然后，分三阶段对所述复合结构104和所述第二基底107加热，使其温度由室温慢速升至210摄氏度～230摄氏度，并在各个阶段对所述第一基底101及所述第二基底107施加电压，所述三阶段具体包括：
第一阶段，将温度升至90摄氏度～140摄氏度，施加的电压为200伏～600伏，保温5分钟～20分钟；
第二阶段，将温度升至160摄氏度～200摄氏度，施加的电压为1200伏～2000伏，保温10分钟～40分钟；
第三阶段，将温度升至210摄氏度～250摄氏度，施加的电压为200伏～800伏，保温10分钟～40分钟。
本实施例中，在纳米压印机阳极键合的模式下进行操作，将所述复合结构104与所述第二基底107分别安装在纳米压印机的两个压印盘上，施加压力使所述复合结构104表面的光刻胶层105与所述第二基底107表面的脱模剂层106紧紧地贴合在一起。将纳米压印机的真空度设置为5.0E-03百帕(mbar)，施加压力为12磅/平方英尺～15磅/平方英尺(Psi)。分三阶段进行操作：第一阶段，将温度升至105摄氏度，将阳极键合的电压设为400伏，保温7分钟，这一阶段为种子活化阶段；第二阶段，将温度升至185摄氏度，将阳极键合的电压设为1400伏，保温20分钟，这一阶段为分形纳米结构生长阶段；第三阶段，将温度升至210摄氏度，将阳极键合的电压设为500伏，保温30分钟，这一阶段为灰化光刻胶及种子灭活阶段。具体地，所述第一阶段为所述金属海岛结构1022活化阶段；所述第二阶段为所述金属单晶小球1032以所述金属海岛结构1022为种子分形生长阶段；所述第三阶段为所述光刻胶层105中的光刻胶灰化及所述金属单晶小球1032分形生长终止阶段。
本实施例中，金属单晶小球1032分形生长的过程中，有三个升温过程，第一升温过程是将温度由室温升至105摄氏度，第二升温过程是将温度由105摄氏度升至185摄氏度，第三升温过程是将温度由185摄氏度升至210摄氏度，其中第一升温过程及第二升温过程为所述金属海岛结构1022的活化及所述金属单晶小球1032的分形生长积蓄了能量。
在所述第二阶段，即分形纳米结构生长阶段，当电源电压设为1400伏时，高强度的电源电压为所述金属单晶小球1032的迁移提供了能量，使所述金属单晶小球1032在所述第一基底101的表面迁移并聚积，并且由于施加于所述第一基底101及所述第二基底107上外压力的作用，所述金属单晶小球1032不会在垂直于所述第一基底101表面的方向上迁移聚集，而在平行于所述第一基底101表面的方向上迁移聚集。具体地，由所述金属膜102形成的所述金属海岛结构1022中存在由于位错产生的缺陷；由所述金属纳米球103形成的金属单晶小球1032以其附近的金属海岛结构1022为晶核“种子”，在所述金属海岛结构1022的缺陷部位聚积，形成尖端，而后其它的金属单晶小球1032在尖端附近聚合，并不断地沿着尖端方向聚合堆积而渐渐长大，最后在所述第一基底101的表面形成分形纳米结构。
当所述金属单晶小球1032的分形生长进入所述第三阶段时，电源电压由1400伏降至500伏，环境无法为金属单晶小球1032的分形生长提供充足的能量，所以在这一阶段分形纳米结构生长终止。而在所述第三阶段，由于温度升至210摄氏度，210摄氏度基本上是有机聚合物的分解温度，所述光刻胶层105中的光刻胶在这一阶段分解灰化。
第三阶段结束后，将温度快速降至100摄氏度以下，并关闭电源，然后脱模使所述第一基底101及形成在所述第一基底101表面的分形纳米结构109与所述第二基底107分离。
本实施例制备的纳米器件包括所述第一基底101及形成在所述第一基底101表面的分形纳米结构109。
请参见图5，为本实施例制备的纳米器件表面结构的扫描电镜照片，所述纳米器件表面形成了树枝形状的分形图案。
本发明实施例提供的纳米器件的制备方法，具有以下优点：其一，本发明在外加电压、外加压力及高温的作用下，使衬底上的金属纳米材料实现快速分形生长，从而在衬底上形成分形纳米结构；其二，本发明工艺简单，且无需使用掩膜板及昂贵的刻蚀设备，就可在衬底表面形成具有纳米尺寸的结构，可大大降低生产成本，有利于纳米器件在产业上的大规模应用；其三，本发明可以根据实际应用情况为待分形生长的金属纳米材料选择合适的衬底，可制备应用在不同领域的纳米器件，简单、方便；其四，本发明使用的金属膜与金属纳米球的材质可以相同，也可以不同，当两者的材质不同时，可以实现金属纳米杂化材料在衬底上的分形生长；其五，本发明方法制备的纳米器件表面的分形纳米结构能提供大的比表面积及众多纳米级间隙，制备的纳米器件可应用在宽波段光学完美吸收、军事影身成像、金属纳米催化、单分子检测、分形纳米刻蚀等领域，可用于制备光电转换元件、表面增强拉曼散射基底、生化传感器及折射率传感器等。
另外，本领域技术人员还可以在本发明精神内做其他变化，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围内。

Claims (10)

1.一种纳米器件的制备方法，其具体包括以下步骤：
提供一第一基底；
在所述第一基底表面沉积一金属膜，并对所述金属膜进行退火处理，所述金属膜在该第一基底的表面形成多个金属海岛结构；
在形成有所述金属海岛结构的所述第一基底的表面铺设金属纳米球，所述第一基底、所述金属海岛结构以及所述金属纳米球形成一复合结构，将所述复合结构铺设有所述金属纳米球的表面定义为第一表面，并烘烤所述复合结构；
在所述复合结构的第一表面形成一光刻胶层；
提供一第二基底，在所述第二基底表面形成一脱模剂层；及
在惰性气氛或真空环境下，将所述复合结构表面的光刻胶层和所述第二基底表面的脱模剂层压合在一起，分阶段对所述复合结构和所述第二基底进行加热，并在各个阶段对所述第一基底和所述第二基底施加电压，在所述第一基底的表面形成分形纳米结构，制备纳米器件。
2.如权利要求1所述的纳米器件的制备方法，其特征在于，所述分阶段对所述复合结构和所述第二基底进行加热，并在各个阶段对所述第一基底和所述第二基底施加电压，具体包括三个阶段：
第一阶段，将温度升至90摄氏度～140摄氏度，将电压设为200伏～600伏，保温5分钟～20分钟；
第二阶段，将温度升至160摄氏度～200摄氏度，将电压设为1200伏～2000伏，保温10分钟～40分钟；及
第三阶段，将温度升至210摄氏度～250摄氏度，将电压设为200伏～800伏，保温10分钟～40分钟。
3.如权利要求2所述的纳米器件的制备方法，其特征在于，所述第一阶段，将温度升至105摄氏度，将电压设为400伏，保温7分钟；所述第二阶段，将温度升至185摄氏度，将电压设为1400伏，保温20分钟；所述第三阶段，将温度升至210摄氏度，将电压设为500伏，保温30分钟。
4.如权利要求1所述的纳米器件的制备方法，其特征在于，该多个金属海岛结构彼此间隔分散在所述第一基底的表面，且彼此形成间隙。
5.如权利要求4所述的纳米器件的制备方法，在形成有所述金属海岛结构的所述第一基底的表面铺设所述金属纳米球后，所述金属纳米球分布在所述金属海岛结构的表面或所述金属海岛结构的间隙中，当所述间隙的尺寸大于所述金属纳米球的尺寸时，所述金属纳米球直接分布在所述第一基底的表面。
6.如权利要求1所述的纳米器件的制备方法，其特征在于，所述第一基底的表面粗糙度小于1纳米。
7.如权利要求1所述的纳米器件的制备方法，其特征在于，所述金属膜的厚度为1纳米～50纳米。
8.如权利要求1所述的纳米器件的制备方法，其特征在于，对所述金属膜进行退火处理具体包括：在惰性气氛或真空环境下，将所述金属膜加热至140摄氏度～240摄氏度之间并保温5分钟～90分钟，之后冷却至室温。
9.如权利要求1所述的纳米器件的制备方法，其特征在于，所述金属纳米球的直径为2纳米～100纳米。
10.如权利要求1所述的纳米器件的制备方法，其特征在于，在烘烤所述复合结构过程中，所述烘烤温度为140摄氏度～240摄氏度，所述烘烤时间为0.5分钟～1分钟。
CN201710295872.9A 2017-04-28 2017-04-28 一种纳米器件的制备方法 Active CN108793066B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710295872.9A CN108793066B (zh) 2017-04-28 2017-04-28 一种纳米器件的制备方法
TW106118690A TWI626210B (zh) 2017-04-28 2017-06-06 一種奈米器件的製備方法
US15/959,363 US10388621B2 (en) 2017-04-28 2018-04-23 Method for making nanoscale devices with fractal nanostructures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710295872.9A CN108793066B (zh) 2017-04-28 2017-04-28 一种纳米器件的制备方法

Publications (2)

Publication Number Publication Date
CN108793066A CN108793066A (zh) 2018-11-13
CN108793066B true CN108793066B (zh) 2020-02-07

Family

ID=63255752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710295872.9A Active CN108793066B (zh) 2017-04-28 2017-04-28 一种纳米器件的制备方法

Country Status (3)

Country Link
US (1) US10388621B2 (zh)
CN (1) CN108793066B (zh)
TW (1) TWI626210B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101460830A (zh) * 2006-03-27 2009-06-17 E2V生物传感器有限公司 改进的表面增强共振拉曼散射基底
CN102766847A (zh) * 2012-07-18 2012-11-07 上海大学 具有分形团簇的Pd/Ge复合纳米薄膜的制备方法
JP2014164999A (ja) * 2013-02-25 2014-09-08 Pioneer Electronic Corp 発光素子
CN104084597A (zh) * 2014-07-08 2014-10-08 青岛大学 含有金纳米粒子的分形树枝图案聚集体的制备方法
CN104148667A (zh) * 2014-08-14 2014-11-19 青岛大学 一种气体敏感性金属纳米粒子可逆分形聚集体的制备方法
US8962137B2 (en) * 2008-10-07 2015-02-24 Samsung Electronics Co., Ltd. Branched nanowire and method for fabrication of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038264A1 (en) * 2002-05-14 2004-02-26 Souza Glauco R. Fractal dimension analysis of nanoparticle aggregates using angle dependent light scattering for the detection and characterization of nucleic acids and proteins
WO2011106196A1 (en) * 2010-02-24 2011-09-01 Corning Incorporated Oleophobic glass substrates
CN102259832A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列的制备方法
TWI480225B (zh) * 2011-12-22 2015-04-11 Ind Tech Res Inst 分子檢測感測器之微奈米金屬結構及其製作方法
CN104630772A (zh) * 2013-11-12 2015-05-20 中国科学院物理研究所 多层垛积金属纳米球阵列及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101460830A (zh) * 2006-03-27 2009-06-17 E2V生物传感器有限公司 改进的表面增强共振拉曼散射基底
US8962137B2 (en) * 2008-10-07 2015-02-24 Samsung Electronics Co., Ltd. Branched nanowire and method for fabrication of the same
CN102766847A (zh) * 2012-07-18 2012-11-07 上海大学 具有分形团簇的Pd/Ge复合纳米薄膜的制备方法
JP2014164999A (ja) * 2013-02-25 2014-09-08 Pioneer Electronic Corp 発光素子
CN104084597A (zh) * 2014-07-08 2014-10-08 青岛大学 含有金纳米粒子的分形树枝图案聚集体的制备方法
CN104148667A (zh) * 2014-08-14 2014-11-19 青岛大学 一种气体敏感性金属纳米粒子可逆分形聚集体的制备方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Absorption spectroscopy of gold nanoisland films: optical and structural characterization.;G Gupta, D Tanaka, et al.;《Nanotechnology》;20081211;第1-10页 *
Creating electrical contacts between metal particles using directed electrochemical growth.;Jean-Claude Bradley, Hsuing-Ming Chen, et al.;《Nature》;19970918;第268-271页 *
Electrochemical Ostwald Ripening of Colloidal Ag Particles on Conductive Substrates.;Peter L. Redmond, A. J. Hallock, and Louis E. Brus.;《Nano Lett.》;20040412;第131-135页 *
Enhanced Fluorescent Immunoassays on Silver Fractal-like Structures.;Tanya Shtoyko, Evgenia G. Matveeva, et al.;《Anal. Chem.》;20080221;第1962-1966页 *
室温纳米压印制备多尺度金碗-金豆纳米天线阵列.;朱振东.;《微纳电子技术》;20170224;第173-180页 *
锗纳米团簇的金属诱导合成及其微结构与性能特征.;李宝全.;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130615;全文 *

Also Published As

Publication number Publication date
TW201838910A (zh) 2018-11-01
US10388621B2 (en) 2019-08-20
TWI626210B (zh) 2018-06-11
CN108793066A (zh) 2018-11-13
US20180315724A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US8027086B2 (en) Roll to roll nanoimprint lithography
US9202975B2 (en) Light emitting diode including graphene layer
US9190565B2 (en) Light emitting diode
TW200534742A (en) Highly efficient organic light-emitting device using substrate or electrode having nanosized half-spherical convex and method for preparing the same
US20140306256A1 (en) Light emitting diode
JP6240974B2 (ja) 半導体装置
US9269856B2 (en) Method for making light emitting diode
Ackermann et al. Growth of organic semiconductors for hybrid solar cell application
US9362450B2 (en) Light emitting diode
CN108793066B (zh) 一种纳米器件的制备方法
Ohtake et al. DNA nanopatterning with self-organization by using nanoimprint
KR100750942B1 (ko) 귀금속 나노 입자의 형성 방법
Xiao et al. Simple fabrication of highly sensitive photodetectors using MoS2 nanoparticles and Ag nanowires
KR101741313B1 (ko) 이온주입을 통한 지지층 기반의 그래핀의 도핑 방법
KR101976919B1 (ko) 이격구조의 저차원 나노물질층을 포함하는 복합 구조체 및 그의 제조 방법
Hsu et al. Nano-porous MOSLEDs with spatially confined Si quantum dots buried in anodic aluminum oxide membrane
CN1873923A (zh) 常温下构筑高密度均匀分布硅纳米点、纳米线的方法
JP2000077710A (ja) 発光材料およびその製造方法並びにこれを用いた発光素子
JP2011137230A (ja) 凝集現象による自己組織化されたナノ構造薄膜の製造方法
KR20120119162A (ko) 광추출 효율이 향상된 2차원 광결정 구조체 및 이의 제조방법
JP7210370B2 (ja) 硝子成形用型の製造方法
US11141890B2 (en) Substrate including nano/micro structure, method for manufacturing the same, method for refining nano/micro structure, method for manufacturing nano/micro structure network, and manufacturing apparatus therefor
KR101830536B1 (ko) 미세 구조가 형성된 pdms 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지
Emon et al. Suspended nano scale QD-OLED on Si substrate
Emon et al. Fabrication of nanoscale quantum-dot organic light-emitting devices on Si substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant