CN108781195B - 用于提供高速均衡的方法和装置 - Google Patents
用于提供高速均衡的方法和装置 Download PDFInfo
- Publication number
- CN108781195B CN108781195B CN201780017096.4A CN201780017096A CN108781195B CN 108781195 B CN108781195 B CN 108781195B CN 201780017096 A CN201780017096 A CN 201780017096A CN 108781195 B CN108781195 B CN 108781195B
- Authority
- CN
- China
- Prior art keywords
- thresholds
- signal
- symbol
- symbols
- compensation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000004044 response Effects 0.000 claims abstract description 40
- 238000009826 distribution Methods 0.000 claims abstract description 20
- 230000009467 reduction Effects 0.000 claims abstract description 15
- 238000001228 spectrum Methods 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 238000010572 single replacement reaction Methods 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 description 18
- 230000006854 communication Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 11
- 239000000835 fiber Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/023—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse amplitude modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/026—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse time characteristics modulation, e.g. width, position, interval
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0212—Channel estimation of impulse response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
用于降低预补偿单元的复杂性和功率要求的技术,以及采用该技术的均衡器、设备以及***。在用于提供高速均衡的说明性方法中,该方法包括:获取信道响应,该信道响应在具有来自符号集的符号序列的信号中呈现拖尾符号间干扰;对应于具有所述信号集的所述信道响应,确定对于预补偿单元的阈值的分布;从所述分布中导出阈值缩减集;以及利用采用阈值缩减集的复杂性降低预补偿单元来实现判定反馈均衡器。
Description
背景技术
数字通信在发送设备与接收设备之间通过中间通信介质或“信道”(例如,光纤电缆或绝缘铜线)发生。每个发送设备通常以固定的符号率传输符号,而每个接收设备检测(可能损坏的)符号序列并且试图重构所传输的数据。“符号”是持续了被称为“符号间隔”的固定时间段的信道的状态或有效条件。符号可以是例如电压或电流电平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的变化被称为符号转变。每个符号可以表示(即,编码)数据的一个或多个二进制位。可替代地,可以由符号转变或用两个或多个符号的序列来表示数据。
许多数字通信链路对每一符号只使用一个比特;二进制“0”由一个符号(例如,第一范围内的电压或电流信号)来表示,而二进制“1”由另一符号(例如,第二范围内的电压或电流信号)来表示,但是高阶信号星座是已知的并且被频繁使用。在4电平脉冲幅度调制(PAM4)中,每个符号间隔可以承载表示为-3、-1、+1和+3的四个符号中的任何一个。因此,两个二进制位可以由每个符号表示。
信道非理想性产生可以造成每个符号扰乱其邻近符号的分散,造成符号间干扰(ISI)。ISI可使接收设备难以确定在每个间隔中发送了哪些符号,特别是当这种ISI与加性噪声相组合时。
为了对抗噪声和ISI,接收设备可以采用多种均衡技术。线性均衡器一般必须在降低ISI与避免噪声放大之间进行平衡。经常优选判定反馈均衡器(DFE),因为它们能够对抗ISI而不固有地要求噪声放大。顾名思义,DFE采用反馈路径来消除从之前决定的符号中导出的ISI影响。
DFE的标准的教科书式实现采用了大量的级联电路元件来生成反馈信号并将其施加到接收的输入信号,所有这些必须在一个符号间隔之内完成它们的操作。在100皮秒的符号间隔(10千兆符号/秒符号率),利用目前可用的硅半导体处理技术,该实现是非常具有挑战性的。归因于硅基集成电路的性能极限,即使是每秒几个千兆比特的数据率也会难以达到。
相应地,某些被提出的设计(诸如在美国专利8,301,036(高速自适应反馈均衡器,High-speed adaptive decision feedback equalizer)以及美国专利9,071,479(高速并行判定反馈均衡器,High-speed parallel decision feedback equalizer))采用了利用开发预计算模块的使用的替代实现。发明者已发现在许多情况中这样的模块的复杂性和功率要求是过多的,其构成了接收设备的面积要求和功率要求的主要部分(>80%)。
发明内容
相应地,在本文中公开了用于降低预补偿单元的复杂性和功率需求的技术,以及采用该技术的均衡器、设备以及***。在用于提供高速均衡的说明性方法中,所述方法包括:获取信道响应,该信道响应在具有来自符号集的符号序列的信号中呈现拖尾符号间干扰;对应于具有所述符号集的所述信道响应,为预补偿单元确定阈值的分布;从所述分布中导出阈值的缩减集;以及利用采用阈值的缩减集的复杂性降低预补偿单元来实现判定反馈均衡器。在用于提供高速均衡的相关说明性方法中,该方法包括:获取信道响应,该信道响应在具有来自符号集的符号序列的信号中呈现拖尾符号间干扰,信道响应和符号集对应于预补偿单元的阈值的初始分布;导出滤波器,该滤波器将信道响应转换成修改的信道响应,该修改的信道响应和符号集对应于阈值的改良分布,其中改良分布包括较少的不同的阈值或在至少一些相邻值之间的减小的间隔;以及使用采用阈值的改良分布的复杂性降低预补偿单元来实现判定反馈均衡器。
说明性信道接口模块包括接收器,该接收器包括:前端滤波器,该前端滤波器降低接收信号中的超前符号间干扰(以及优选地缩短接收信号的信道响应)以产生经滤波的信号,该经滤波的信号具有来自符号集的符号序列中的拖尾符号间干扰,该拖尾符号间干扰和符号集对应于常规预补偿单元的阈值集;至少一个复杂性降低预补偿单元,该预补偿单元在多个时间间隔中的每个中生成一组初步判定,每个初步判定计算出来自之前的符号判定的假定序列的拖尾符号间干扰的程度;选择元件,该选择元件基于之前的符号判定从各组初步判定中选择出符号判定的序列;以及设备接口,该设备接口向主机节点提供具有从符号判定的序列中导出的接收数据流。
前述实施例中的每一个可以单独或组合地实现,并且可以以任何合适的组合与以下特征中的任何一个或多个一同实现:(1)所述导出包括:在所述分布中对阈值群进行识别;以及组合每个群中的所述阈值以获取该群的替换阈值。(2)所述替换阈值是该群的阈值的平均。(3)所述替换阈值是该群的阈值的范围的中心。(4)所述对群进行识别包括至少一部分基于每个阈值与替换阈值的差异对群成员关系进行确定。(5)所述差异的大小维持在预定限制或低于预定限制。(6)限制是符号集中符号之间的最小间隔的10%。(7)所述采用包括从所述分布中导出阈值的缩减集。(8)前端滤波器对经滤波的信号的频谱进行整形以相对于经最优滤波的信号的频谱提供较少的不同阈值或集合中的至少一些相邻阈值之间的减小的间隔。(9)至少一个复杂性降低预补偿单元包括针对在阈值缩减集中的每个阈值的单个比较器,该缩减集相对于传统预补偿单元的所述阈值集具有较少的独特阈值。(10)传统预补偿单元的阈值集包括阈值群,并且其中至少一个复杂性降低预补偿单元针对在每个所述群中的所述阈值采用单个替换阈值。(11)模块包括将信道信号转换成接收信号的传感器。(12)信道信号是光学信号。(13)信道是信息存储介质。(14)信道信号是经由双绞线对、同轴电缆或背板传输线传达的电磁信号。(15)模块包括从所述符号判定序列中导出所述接收数据的前向纠错解码器。(16)获取的信道响应具有初始频谱并且导出所述滤波器包括至少近似地将修改的信道响应频谱与初始频谱进行匹配。
附图说明
图1示出了说明性计算机网络。
图2是说明性点对点通信链路的功能框图。
图3是说明性光纤接口模块的功能框图。
图4示出了说明性教科书式(现有技术)判定反馈均衡器(DFE)实现。
图5示出了采用单抽头预计算单元的说明性DFE。
图6示出了具有充分展开预计算单元的说明性DFE。
图7示出了产生预计算的信号集的平行阵列的说明性DFE前端。
图8A示出了具有说明性阈值的预计算单元。
图8B在数轴上示出了说明性阈值。
图8C示出了说明性复杂性降低预计算单元;
图9示出对于双抽头PAM4预计算单元的说明性阈值。
图10示出了具有响应整形滤波器的预计算单元的说明性阈值。
图11是用于均衡高速接收设备的说明性方法的流程图。
然而,应理解,附图和详细说明中所给出的特定实施例不限制本公开。相反,它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效物和修改的基础。
具体实施方式
所公开的装置和方法在其进行操作的较大环境的上下文中进行最佳理解。相应地,图1示出了说明性通信网络100,其包括经由路由网络106耦合的移动设备102和计算机***104A-C。路由网络106可以是或者包括例如互联网、广域网或局域网。在图1中,路由网络106包括装备项108的网络,诸如交换机、路由器等。装备项108经由在各个网络部件之间传输数据的点对点通信链路110互相连接,并且连接至计算机***104A-C。
图2是可以表示图1中的链路110的说明性点到点通信链路的图。所展示的实施例包括与第二节点204(“节点B”)通信的第一节点202(“节点A”)。节点A和B各自可以是例如移动设备102、装备项108、计算机***104A至104C或适合于高速率数字数据通信的其他发送/接收设备中的任何一种。
收发器220耦合至节点A,并且收发器222耦合至节点B。通信信道208和214在收发器220与222之间延伸。信道208和214可以包括例如如光纤电缆、双绞线、同轴电缆、背板传输线的传输介质以及无线通信链路。(信道还可以是具有充当发射器和接收器的读写换能器的磁性或光学信息存储介质。)节点A与节点B之间的双向通信可以使用分立的信道208和214来提供,或者在一些实施例中,可以使用在相反方向上传输信号而不具有干扰的单个信道来提供。
收发器220的发射器206从节点A接收数据并且经由信道208向收发器222传输该数据。信道信号可以是例如电压、电流、光学功率水平、波长、频率或相位值。收发器222的接收器210经由信道208接收信号、使用所述信号来重构所传输数据、并且向节点B提供数据。类似地,收发器222的发射器212从节点B接收数据并且经由信道214向收发器220传输该数据。收发器220的接收器216经由信道214接收信号、使用所述信号来重构所传输数据、并且向节点A提供数据。
图3以说明性光纤接口模块的功能框图展示了光纤信令特有的收发器实施例。光纤302耦合至分路器304,所述分路器产生到光纤的两条光学路径:一条用于接收,以及一条用于传输。传感器306被定位在接收路径上,用于将一个或多个接收光信号转换成相应模拟(电)接收信号,所述模拟接收信号由放大器308放大以准备由判定反馈均衡器(DFE)310进行处理。DFE 310将接收信号转换成符号判定序列。设备接口312缓冲符号判定序列,并且在至少一些实施例中,包括前向纠错(FEC)解码和有效载荷提取逻辑,以从符号判定序列中导出接收数据流。然后,设备接口312根据标准I/O总线协议使接收数据流经由内部数据总线可用于主机节点。
相反,用于传输的数据可以由主机节点经由总线传达至设备接口312。在至少一些实施例中,设备接口312以适当的报头和帧结束标记对数据进行包格式化,可选地,添加FEC编码层和/或校验和。驱动器314从接口312接受传输数据流并且为发射器316将传输数据流转换成模拟电气驱动信号,从而使发射器生成经由分路器304耦合至光纤302的光学信道信号。
如之前所提及的,DFE包括在接收链中以对抗由信道中的信号分散产生的符号间干扰(ISI)。图4示出了DFE的说明性“教科书式”实现。在图4中,模拟或数字前端滤波器400对接收信号进行操作以对***的总信道响应进行整形并使当前符号上的超前ISI的影响最小化。作为总信道响应整形的一部分,前端滤波器400也可以设计为缩短经滤波的信号的信道响应以及(如以下解释的)降低多个预计算模块比较器阈值同时使任何伴随噪声增强最小化。加法器402从前端滤波器400的输出减去反馈信号以使当前符号上拖尾ISI的影响最小化。
然后,判定元件404使组合的信号数字化以产生输出数据流(表示为Ak,其中k是时间指标)。在所展示的示例中,假定符号是PAM4(-3、-1、+1,+3),这使比较器406A-406C的判定阈值分别为-2、0以及+2。(出于一般性,省略用于表达符号和阈值的单元,但是为了解释的目的可以假定为伏特。实际上,将会采用比例因子。)可选的数字化仪408将比较器输出转换为二进制数表示,例如00代表-3,01代表-1,10代表+1以及11代表+3。可替代地,可以采用灰度编码表示。
DFE利用具有存储近期输出符号判定(Ak-1…Ak-N,其中N是滤波器系数fi的数量)的延迟元件412(例如,锁存器、触发器或寄存器)的反馈滤波器410生成反馈信号。乘法器组414确定每一符号与相应的滤波器系数之乘积,并且一系列的加法器416将乘积相组合以获得反馈信号。
另外,我们注意到前端滤波器400以及反馈滤波器410的电路能够对模拟信号进行操作,或相反地,能够在可编程处理器中使用数字电路元件和/或软件实现该电路。进一步地,定时恢复单元和滤波器系数适配单元使DFE的操作增加,但在文献中解决了这样的考虑并且对于本技术领域人员是已知的,所以我们在此将不对它们进行详述。
在图4的实施例中,反馈滤波器410必须在一个符号间隔内完成其操作,这是因为其输出部分取决于紧接着的前一个判定。在非常高的数据率下,一个符号间隔不提供足够的时间来完成滤波器相乘以及反馈相减。相应地,在文献中已经提出的一种解决方法是“展开”反馈滤波器。
图5示出了通过一个抽头将反馈滤波器展开的图4的说明性变体。图5的实施例采用了相同的前端滤波器400,但是加法器402减去反馈信号以消除由除了紧接着的前一个符号以外的所有符号所造成的拖尾ISI。对于每个紧接着的前一个符号的可能的值,预补偿单元502提供判定元件504A-504D。判定元件504A投机地假设之前的符号是-3,并且并非减去将会由该符号所导致的ISI(-3*f1,其中f1是教科书式反馈滤波器410中第一抽头的系数),而是已通过加上-3*f1来相对于比较器406A-406C对比较器506A-506C的阈值进行调整,这使得判定元件504A能够基于该投机假设来形成初步符号判定。
相似地,判定元件504B、504C和504D采用具有适当地调整的阈值的比较器,在之前的符号分别是-1、+1和+3的投机假设下提出初步判定。预补偿单元502向乘法器510提供这些初步判定,该乘法器510基于由延迟元件512存储的紧接着的前一个符号判定Ak-1来选择适当的判定。反馈滤波器514具有减少的抽头的数量(滤波器系数),但是除此以外与反馈滤波器410相似地操作。
尽管该展开步骤增加了DFE环路中的元件的数量(即,在包括加法器402、预补偿单元502、延迟元件512和反馈滤波器514的环路中),仅内部环路(即,包括乘法器510以及延迟元件512的环路)需要在一个符号间隔之内完成它们的操作。剩余的DFE环路元件能够花费多达两个符号间隔来完成他们的流水线操作。如果及时完成反馈滤波器操作仍然是一种挑战,可进行进一步展开。
图6示出了说明性变体,在该说明性变体中已经将3抽头反馈滤波器完全展开。该实施例仍然采用前端滤波器400,但是因为已经将反馈滤波器完全展开所以消去了加法器402。该功能彻底地被预补偿单元602所代替,该预补偿单元602为三个之前的符号的每个组合提供单独的判定元件。数字化仪608A-608M向大的乘法器610提供初步判定609,该大的乘法器610基于保存在延迟元件612、613、614中的三个之前的符号判定选择一个初步判定,由此提供符号判定Ak的序列。
其中符号集的基数是P并且反馈滤波器系数的数量是N,预计算单元602中的判定元件的数量是M=PN。因此,对于具有3抽头反馈滤波器的PAM4***(即,P=4),判定元件的数量将会是43=64。因为每个判定元件采用P-1比较器,所以预计算单元采用L=(P-1)PN个比较器或针对3抽头PAM4 DFE示例采用192个比较器。因此随着拖尾ISI的长度的每次增加以及符号集基数的每次增加,预计算单元的大小呈指数增长,乘法器610的大小也是如此。
尽管这样的展开能够解决反馈滤波器上的定时限制,在非常高的数据率下,内部环路(乘法器610以及延迟元件612)所需的操作时间可能成为限制因素。换言之,对于任何给定的半导体处理,当数据率增加时对于环路展开方法来说乘法器的传播延迟成为瓶颈。美国专利8,301,036(高速自适应判定反馈均衡器,High-speed adaptive decisionfeedback equalizer)以及美国专利9,071,479(高速并行判定反馈均衡器,High-speedparallel decision feedback equalizer)利用并行化技术解决了这个问题,具体地考虑该并行化技术与本文中公开的复杂性降低计算单元一起使用。为此,由此将这两个专利的公开将其整体引入到本文中。
如图7中所示,能够通过对DFE进行适配对一些这些并行化技术进行采用。将由预补偿单元602所提供的初步判定609的集合供应到具有一系列寄存器703的串行-并行转换器702。寄存器以循环方式锁存以当每个初步判定集可用时捕获每个初步判定集并将其保存后续处理所必须的时间那么长,即,长达Q个符号间隔,其中,Q是寄存器的数量。串行-并行转换单元的其他的实现是已知的且能够使用。一些实现中一旦捕获则将捕获的试探性判定集作为输出来提供,而其他实现可以存储捕获的集合以作为整个群来同时输出。
现在回到预计算单元,现在参考特定的示例对某些用于降低预计算单元的复杂性的技术进行描述。图8A示出了对于0.55的拖尾ISI系数具有12个计算单元和12个对应的阈值的说明性1抽头PAM4预计算单元502。图8B在数轴上示出了这12个说明性阈值。特别注意到数个这些阈值的相近对应。例如,阈值-1.45以及-1.65相距0.2,其仅是符号之间的间隔的10%。如果将其组合成单个替代阈值(例如,通过求平均),能够减少阈值的数量并且因此能够减少比较器的数量。在一些构想的实施例中,替换值是对于该群的阈值的范围的中点。
图8B示出了4个这样的可能的分群810、812、814以及816,其在图8C的预计算单元820中实现8A与8C,显而易见的是比较器506B和506G被具有-1.55的阈值的单个比较器822所替代。比较器506C和506H被具有0.45的阈值的单个比较器824所替代。比较器506E和506J被具有-0.45的阈值的单个比较器826所替代。比较器506F和506I被具有1.55的阈值的单个比较器828所替代。
按这样的方式获得预计算单元820,其相对于预计算单元502的12个比较器仅需要8个比较器。因为经调整的阈值仅偏移了0.1(符号之间的间隔的5%),预期性能影响是最小的。
图9示出了对于具有0.52以及0.05的拖尾ISI系数的信道响应的2抽头PAM4预计算单元的48个阈值。许多这些阈值仅相差0.1或更少,这提供了许多机会来对阈值进行分群并将它们组合成能够利用单个比较器容纳的单个阈值。尽管能够采用不同的分群,但所展示的20个群的集合将所需的比较器的数量从48减少至20而无需使任何阈值偏移超过0.05。
进一步注意到前端滤波器400提供了进一步的机会来降低复杂性同时使对于性能的影响最小化。设计者能够修改由滤波器400所实施的频谱整形以造成不仅仅对超前ISI的最小化和总信道响应的缩短,并且还造成将反馈滤波器系数值最优化至使阈值的重叠最大化。例如,如果使用滤波器400来将用于图8B的系数值(0.55)改变至0.5,12个阈值将会呈现为如图10中所示,即,准确的重叠产生仅8个唯一的阈值。在该情况下,复杂性降低预计算单元将不会对性能造成不良影响。
通过得到满足以下关系的预补偿拖尾ISI系数值fi的和能够实现这样的重叠:
对于i的范围从0到N的ci∈{-(P-1),...,-1,0,1,2,...(P-1)}的一些组合,排除对于所有的ci是0的不重要的解。在1抽头PAM4预补偿单元中,适合的拖尾ISI系数将会是例如f1=±1,±1/2。
图11是用于提供具有基于DFE的均衡的高速接收设备的说明性方法的流程图。开始于框1102,设计者为信道响应确定模型,其可以包括由前端滤波器400进行的匹配的滤波或任何其他的最优滤波操作,可以根据在文献中已知的技术来设计这些操作以产生初始信道响应,该响应是偶然的、首一的、最小的相位响应。(参见例如Cioffi等人的“MMSE判定反馈均衡器以及编码部分I:均衡结果(MMSE Decision-Feedback Equalizers and Coding-Part I:Equalization Results)”,IEEE Trans.Comm.,43(10):2582-2594,1995年11月。)在文献中所讨论的其他适合的最优化标准包括惩罚以减小经滤波的信道响应的长度以及限制噪声增强。
在框1104中,设计者确定信道响应的频谱并且将其与满足等式(1)的潜在适合的反馈滤波器的频谱相比较,并由此提供阈值的缩减集。如果能找到可比较的频谱(例如,具有与信道响应的峰值和零点相匹配的峰值和零点的频谱),设计者可选地对前端滤波器400进行调整使得信道响应与所选反馈滤波器响应相匹配。其他相频谱匹配技术包括与针对噪声增强的惩罚相匹配或不匹配的最小均方误差。
在框1106中,确定预补偿单元的阈值的分布,并且在框1108中对该分布进行查验以确定分群,即能被组合成单个阈值而不需要群中任一个阈值的过度偏移的每个阈值群。
DFE的制造实现开始于框1110中,创建所期望的前端滤波器400以消除超前ISI并重新整形信道响应如所期望的那样。在框1112中,提供预补偿单元,其利用重新整形的信道响应以及任何组合的阈值来经由减少的比较器的数目来获得降低的复杂性。在框1114中,提供可选地以并行方式实现的递归选择元件,来从预计算单元接受初步判定并且导出接收到的符号的序列。
对本领域技术人员来说,一旦完全了解以上公开内容,则众多其替代形式、等效物和修改方案将变得显而易见。例如,能够利用模拟电子部件或利用数字电子部件来实现各种DFE部件。在许多情况中,能改变元件的顺序(例如,在串行-并行转换之后进行预补偿),尽管这使得多个预补偿单元并行地运行成为必需。作为另一个示例,可以从预补偿单元中省略数字化仪,并且如果期望的话可以放置在递归选择元件之后。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。
Claims (26)
1.一种用于提供高速均衡的方法,所述方法包括:
获取信道响应,该信道响应在具有来自符号集的符号序列的信号中呈现拖尾符号间干扰;
对应于具有所述符号集的所述信道响应,确定对于预补偿单元的阈值的分布;
从所述分布中导出阈值的缩减集;以及
利用复杂性降低预补偿单元来实现判定反馈均衡器,其中所述复杂性降低预补偿单元采用所述阈值的缩减集。
2.如权利要求1所述的方法,其中,所述导出包括:
对所述分布内的阈值的群进行识别;以及
组合每个群中的所述阈值以获取对于该群的替换阈值。
3.如权利要求2所述的方法,其中,所述替换阈值是对于该群的阈值的平均。
4.如权利要求2所述的方法,其中,所述替换阈值是对于该群的阈值的范围的中心。
5.如权利要求2所述的方法,其中,对所述群进行识别包括至少一部分基于每个阈值与所述替换阈值的差异对群成员关系进行确定。
6.如权利要求5所述的方法,其中,所述差异的大小维持在预定限制处或低于预定限制。
7.如权利要求6所述的方法,其中,所述限制是符号集中符号之间的最小间隔的10%。
8.一种用于提供高速均衡的方法,所述方法包括:
获取信道响应,该信道响应在具有来自符号集的符号序列的信号中呈现拖尾符号间干扰,所述信道响应以及符号集对应于预补偿单元的阈值的初始分布;
导出滤波器,该滤波器将所述信道响应转换成修改的信道响应,所述修改的信道响应以及符号集对应于阈值的改良分布,其中所述改良分布包括较少的不同阈值或至少一些相邻阈值之间的减小的间隔;以及
利用采用在所述改良分布中的所述阈值的复杂性降低预补偿单元来实现判定反馈均衡器。
9.如权利要求8所述的方法,其中,所述采用包括从所述改良分布中导出阈值的缩减集。
10.如权利要求9所述的方法,其中,所述导出包括:
对所述改良分布内的阈值的群进行识别;以及
组合每个群中的所述阈值以获取对于该群的替换阈值。
11.如权利要求10所述的方法,其中,所述替换阈值是对于该群的阈值的平均。
12.如权利要求10所述的方法,其中,所述替换阈值是对于该群的阈值的范围的中心。
13.如权利要求10所述的方法,其中,所述获取的信道响应具有初始频谱,并且其中所述导出包括提供接近所述初始频谱的修改的信道响应。
14.如权利要求10所述的方法,其中,对所述群进行识别包括至少一部分基于每个阈值与所述替换阈值的差异来确定群成员关系。
15.如权利要求14所述的方法,其中,所述差异的大小维持在预定限制或低于预定限制。
16.如权利要求15所述的方法,其中,所述限制是符号集中符号之间的最小间隔的10%。
17.一种信道接口模块,该信道接口模块包括接收器,该接收器包括:
前端滤波器,该前端滤波器产生经滤波的信号,该经滤波的信号在来自符号集的符号序列中具有拖尾符号间干扰,所述拖尾符号间干扰以及符号集对应于传统预补偿单元的阈值的集;
至少一个复杂性降低预补偿单元,该复杂性降低预补偿单元在多个时间间隔中的每个处产生初步判定的集,每个初步判定根据之前的符号判定的潜在序列计算出拖尾符号间干扰的程度;
选择元件,该选择元件基于符号判定的实际序列中的之前的符号判定,从所述初步判定的多个集中选择符号判定的所述实际序列;以及
设备接口,所述设备接口向主机节点提供从所述符号判定序列中导出的接收到的数据流。
18.如权利要求17所述的模块,其中,所述前端滤波器对所述经滤波的信号的频谱进行整形以相对于经最优滤波的信号的所述频谱提供更少的不同阈值或所述集中的至少一些相邻阈值之间的减小的间隔。
19.如权利要求17所述的模块,其中,所述至少一个复杂性降低预补偿单元包括对于在阈值的缩减集中的每个阈值的单个比较器,所述缩减集相对于传统预补偿单元的所述阈值的集具有更少的唯一阈值。
20.如权利要求17所述的模块,其中,所述传统预补偿单元的所述阈值的集包括所述阈值的群,并且其中所述至少一个复杂性降低预补偿单元对于在每个所述群中的所述阈值采用单个替换阈值。
21.如权利要求20所述的模块,其中,所述替换阈值是对于该群的阈值的平均。
22.如权利要求20所述的模块,其中,所述替换阈值是对于该群的阈值的范围的中心。
23.如权利要求17所述的模块,进一步包括传感器,该传感器将信道信号转换为所述接收信号,其中所述信道信号是光学信号,且其中所述前端滤波器响应于所述接收信号来生成所述经滤波的信号。
24.如权利要求17所述的模块,进一步包括传感器,该传感器将信道信号转换为接收信号,其中所述信道信号是信息存储介质,且其中所述前端滤波器响应于所述接收信号来生成所述经滤波的信号。
25.如权利要求17所述的模块,进一步包括传感器,该传感器将信道信号转换为所述接收信号,其中所述信道信号是经由双绞线对、同轴电缆或背板传输线传达的电磁信号,且其中所述前端滤波器响应于所述接收信号来生成所述经滤波的信号。
26.如权利要求17所述的模块,进一步包括前向纠错解码器,该前向纠错解码器从所述符号判定序列中导出所述接收数据。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/285,272 US9935800B1 (en) | 2016-10-04 | 2016-10-04 | Reduced complexity precomputation for decision feedback equalizer |
US15/285,272 | 2016-10-04 | ||
PCT/US2017/055082 WO2018067666A1 (en) | 2016-10-04 | 2017-10-04 | Reduced complexity precomputation for decision feedback equalizer |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108781195A CN108781195A (zh) | 2018-11-09 |
CN108781195B true CN108781195B (zh) | 2021-02-12 |
Family
ID=61711561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780017096.4A Active CN108781195B (zh) | 2016-10-04 | 2017-10-04 | 用于提供高速均衡的方法和装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9935800B1 (zh) |
CN (1) | CN108781195B (zh) |
WO (1) | WO2018067666A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6926511B2 (ja) * | 2017-02-17 | 2021-08-25 | 富士通株式会社 | 判定帰還型等化器及びインターコネクト回路 |
US10447509B1 (en) * | 2018-08-23 | 2019-10-15 | Credo Technology Group Limited | Precompensator-based quantization for clock recovery |
US11032111B2 (en) | 2018-08-28 | 2021-06-08 | Credo Technology Group Limited | Serdes pre-equalizer having adaptable preset coefficient registers |
US11231740B2 (en) * | 2019-02-06 | 2022-01-25 | Credo Technology Group Limited | Clock recovery using between-interval timing error estimation |
US10728059B1 (en) | 2019-07-01 | 2020-07-28 | Credo Technology Group Limited | Parallel mixed-signal equalization for high-speed serial link |
US11005567B2 (en) * | 2019-07-01 | 2021-05-11 | Credo Technology Group Limited | Efficient multi-mode DFE |
US11018656B1 (en) | 2019-11-21 | 2021-05-25 | Credo Technology Group Limited | Multi-function level finder for serdes |
US11171815B2 (en) * | 2020-01-21 | 2021-11-09 | Credo Technology Group Limited | Digital equalizer with overlappable filter taps |
US11038602B1 (en) | 2020-02-05 | 2021-06-15 | Credo Technology Group Limited | On-chip jitter evaluation for SerDes |
US10880130B1 (en) | 2020-03-30 | 2020-12-29 | Credo Technology Group Limited | SerDes equalization for short, reflective channels |
US10992501B1 (en) | 2020-03-31 | 2021-04-27 | Credo Technology Group Limited | Eye monitor for parallelized digital equalizers |
US10892763B1 (en) * | 2020-05-14 | 2021-01-12 | Credo Technology Group Limited | Second-order clock recovery using three feedback paths |
US11128497B1 (en) * | 2020-07-02 | 2021-09-21 | Credo Technology Group Limited | Decision feedback equalizer with fractional tap unrolling |
US11831473B2 (en) | 2022-03-28 | 2023-11-28 | Credo Technology Group Limited | Reduced-complexity maximum likelihood sequence detector suitable for m-ary signaling |
US11936505B2 (en) | 2022-04-04 | 2024-03-19 | Credo Technology Group Limited | Decision feedback equalization with efficient burst error correction |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101162920A (zh) * | 2007-11-20 | 2008-04-16 | 华为技术有限公司 | 判决反馈均衡器及其实现方法 |
CN103107964A (zh) * | 2011-11-10 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 具有可编程抽头的判定反馈均衡器 |
CN103229473A (zh) * | 2012-12-28 | 2013-07-31 | 华为技术有限公司 | 判决反馈均衡器和接收机 |
CN103634248A (zh) * | 2012-08-24 | 2014-03-12 | 景略半导体(上海)有限公司 | 高速并行判决反馈均衡器、均衡方法及信道接口模块 |
US8699558B1 (en) * | 2011-02-25 | 2014-04-15 | Pmc-Sierra Us, Inc. | Decoupling and pipelining of multiplexer loop in parallel processing decision-feedback circuits |
US8971396B1 (en) * | 2013-08-22 | 2015-03-03 | Pmc-Sierra Us, Inc. | Windowed-based decision feedback equalizer and decision feedback sequence estimator |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420587A (en) | 1993-07-01 | 1995-05-30 | Microunity Systems Engineering, Inc. | Two stage flash analog-to-digital signal converter |
US5936566A (en) | 1997-09-12 | 1999-08-10 | Conexant Systems, Inc. | Auto-reference pseudo-flash analog to digital converter |
US6002356A (en) | 1997-10-17 | 1999-12-14 | Microchip Technology Incorporated | Power saving flash A/D converter |
US6081562A (en) | 1997-10-22 | 2000-06-27 | Hitachi Ltd. | Implementing reduced-state viterbi detectors |
US6192072B1 (en) | 1999-06-04 | 2001-02-20 | Lucent Technologies Inc. | Parallel processing decision-feedback equalizer (DFE) with look-ahead processing |
US7933341B2 (en) | 2000-02-28 | 2011-04-26 | Broadcom Corporation | System and method for high speed communications using digital signal processing |
US6856790B1 (en) | 2000-03-27 | 2005-02-15 | Marvell International Ltd. | Receiver with dual D.C. noise cancellation circuits |
JP2002009633A (ja) | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | 復号回路および復号方法、並びに符号化回路および符号化方法 |
US6870881B1 (en) | 2000-08-24 | 2005-03-22 | Marvell International Ltd. | Feedforward equalizer for DFE based detector |
WO2003044962A2 (en) | 2001-11-16 | 2003-05-30 | Morpho Technologies | Viterbi convolutional coding method and apparatus |
US7239652B2 (en) | 2002-01-28 | 2007-07-03 | Broadcom Corporation | Pipelining of multiplexer loops in a digital circuit |
US7333580B2 (en) | 2002-01-28 | 2008-02-19 | Broadcom Corporation | Pipelined parallel processing of feedback loops in a digital circuit |
US6977492B2 (en) | 2002-07-10 | 2005-12-20 | Marvell World Trade Ltd. | Output regulator |
EP1617578B1 (en) | 2003-04-23 | 2010-07-14 | Mitsubishi Denki Kabushiki Kaisha | Optical receiver and optical transmission system |
US7421041B2 (en) | 2004-03-01 | 2008-09-02 | Qualcomm, Incorporated | Iterative channel and interference estimation and decoding |
US7366260B2 (en) * | 2004-05-21 | 2008-04-29 | Benq Corporation | Efficient MLSE equalizer implementation |
US7574146B2 (en) | 2004-07-09 | 2009-08-11 | Infinera Corporation | Pattern-dependent error counts for use in correcting operational parameters in an optical receiver |
US7522899B1 (en) | 2004-07-15 | 2009-04-21 | Marvell International Ltd. | Image rejection scheme for receivers |
US7158061B1 (en) | 2004-07-28 | 2007-01-02 | Marvell International, Ltd. | A/D converter for wideband digital communication |
US7688968B1 (en) | 2004-09-16 | 2010-03-30 | Marvell International Ltd. | Adaptive analog echo/next cancellation |
US7684778B1 (en) | 2005-02-23 | 2010-03-23 | Marvell International Ltd. | Image cancellation in receivers |
US7646833B1 (en) | 2005-05-23 | 2010-01-12 | Marvell International Ltd. | Channel equalization in receivers |
WO2007014043A2 (en) | 2005-07-21 | 2007-02-01 | Wionics Research | Deinterleaver and dual-viterbi decoder architecture |
US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
WO2007057824A2 (en) | 2005-11-18 | 2007-05-24 | Koninklijke Philips Electronics N.V. | Near-minimum bit-error rate equalizer adaptation |
US7425910B1 (en) | 2006-02-27 | 2008-09-16 | Marvell International Ltd. | Transmitter digital-to-analog converter with noise shaping |
US7936812B2 (en) * | 2007-07-02 | 2011-05-03 | Micron Technology, Inc. | Fractional-rate decision feedback equalization useful in a data transmission system |
US7987396B1 (en) | 2008-09-10 | 2011-07-26 | Marvell International Ltd. | Reducing bit-error rate using adaptive decision feedback equalization |
US20100098042A1 (en) | 2008-10-21 | 2010-04-22 | Paul Wilkinson Dent | Using the same multiplexed radio resource for pilot and information signals |
US8276052B1 (en) | 2009-01-20 | 2012-09-25 | Marvell International Ltd. | Iterative PRBS seed recovery using soft decisions |
US8638886B2 (en) | 2009-09-24 | 2014-01-28 | Credo Semiconductor (Hong Kong) Limited | Parallel viterbi decoder with end-state information passing |
US8301036B2 (en) | 2009-11-15 | 2012-10-30 | Credo Semiconductor (Hong Kong) Limited | High-speed adaptive decision feedback equalizer |
US8457190B2 (en) | 2010-07-30 | 2013-06-04 | Broadcom Corporation | Summer block for a decision feedback equalizer |
US8427353B2 (en) | 2011-02-15 | 2013-04-23 | Credo Semiconductor (Hong Kong) Limited | High-speed flash analog to digital converter |
WO2014107835A1 (en) * | 2013-01-08 | 2014-07-17 | Qualcomm Incorporated | Apparatus and methods for estimating optical ethernet data sequences |
US9319249B2 (en) * | 2014-08-27 | 2016-04-19 | eTopus Technology Inc. | Receiver for high speed communication channel |
US9374250B1 (en) * | 2014-12-17 | 2016-06-21 | Intel Corporation | Wireline receiver circuitry having collaborative timing recovery |
JP6631089B2 (ja) * | 2015-08-21 | 2020-01-15 | 富士通株式会社 | 判定帰還型等化回路及び受信回路 |
US9699007B2 (en) * | 2015-08-31 | 2017-07-04 | Huawei Technologies Co., Ltd. | Pipeline multiplexer loop architecture for decision feedback equalizer circuits |
JP6581894B2 (ja) * | 2015-12-17 | 2019-09-25 | 株式会社日立製作所 | 適応等化器 |
-
2016
- 2016-10-04 US US15/285,272 patent/US9935800B1/en active Active
-
2017
- 2017-10-04 WO PCT/US2017/055082 patent/WO2018067666A1/en active Application Filing
- 2017-10-04 CN CN201780017096.4A patent/CN108781195B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101162920A (zh) * | 2007-11-20 | 2008-04-16 | 华为技术有限公司 | 判决反馈均衡器及其实现方法 |
US8699558B1 (en) * | 2011-02-25 | 2014-04-15 | Pmc-Sierra Us, Inc. | Decoupling and pipelining of multiplexer loop in parallel processing decision-feedback circuits |
CN103107964A (zh) * | 2011-11-10 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 具有可编程抽头的判定反馈均衡器 |
CN103634248A (zh) * | 2012-08-24 | 2014-03-12 | 景略半导体(上海)有限公司 | 高速并行判决反馈均衡器、均衡方法及信道接口模块 |
CN103229473A (zh) * | 2012-12-28 | 2013-07-31 | 华为技术有限公司 | 判决反馈均衡器和接收机 |
US8971396B1 (en) * | 2013-08-22 | 2015-03-03 | Pmc-Sierra Us, Inc. | Windowed-based decision feedback equalizer and decision feedback sequence estimator |
Also Published As
Publication number | Publication date |
---|---|
CN108781195A (zh) | 2018-11-09 |
US9935800B1 (en) | 2018-04-03 |
US20180097669A1 (en) | 2018-04-05 |
WO2018067666A1 (en) | 2018-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108781195B (zh) | 用于提供高速均衡的方法和装置 | |
US9071479B2 (en) | High-speed parallel decision feedback equalizer | |
US9819521B2 (en) | PAM data communication with reflection cancellation | |
US8301036B2 (en) | High-speed adaptive decision feedback equalizer | |
CN112187683B (zh) | 用于高速串行链路的并行混合信号均衡的设备及方法 | |
CN110858824B (zh) | 用于时钟恢复的基于预补偿器的量化 | |
JP2005531989A (ja) | 通信路を等化する方法および装置 | |
KR20010014993A (ko) | 계산 복잡도를 감소시키고 축소 상태 시퀀스 추정 기술의임계 경로를 릴랙싱하는 방법 및 장치 | |
CN113890800B (zh) | 具有部分抽头展开的决策反馈均衡器 | |
CN113973033B (zh) | 具有基于扰动影响的自适应的均衡器 | |
US20060056521A1 (en) | High-speed precoders for communication systems | |
EP4309341A1 (en) | Network transceiver with vga channel specific equalization | |
WO2022103422A1 (en) | Non-linear neural network equalizer for high-speed data channel | |
EP4282078A1 (en) | Ethernet physical layer transceiver with non-linear neural network equalizers | |
CN111294297B (zh) | 温度计编码的展开的dfe选择元件 | |
CN111541633B (zh) | 使用间隔间定时误差估计的改进的时钟恢复 | |
US11005567B2 (en) | Efficient multi-mode DFE | |
US8693532B2 (en) | Communications with adaptive equalization | |
CN115550115A (zh) | 一种信号判决均衡方法以及装置 | |
US11347476B2 (en) | Digital filtering using combined approximate summation of partial products | |
US11831475B1 (en) | Receiver using pseudo partial response maximum likelihood sequence detection | |
CN114208065A (zh) | 用于接收机的噪声消除设备和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |