CN108768619A - 一种基于环形振荡器的强puf电路及其工作方法 - Google Patents

Abstract

本发明提供了一种基于环形振荡器的强PUF电路及其工作方法，属于信息安全与密码学技术领域。所述基于环形振荡器的强PUF电路包括环形振荡器阵列电路、数据选择电路、第一计数器电路、第二计数器电路、数据比较器电路、串并转换电路以及AES加密电路。通过环形振荡器结构结合AES加密电路，实现了强PUF的特性要求。并且最大程度地对电路结构进行复用，大大降低电路开销，其结构灵活、精简，生成的密钥唯一性、可靠性高，能满足强PUF具有海量激励‑响应对的要求。

Description

一种基于环形振荡器的强PUF电路及其工作方法

技术领域

本发明涉及信息安全与密码学技术领域，特别涉及一种基于环形振荡器的强PUF电路及其工作方法。

背景技术

环形振荡器是由一串奇数个串联连接的反相器构成的一个闭环回路，其振荡周期等于从第一阶到最后一阶的全部延迟的总和。因此，数字信号的传播延迟大小是信号在路径上遇到元器件的电子参数的函数。这些元器件电子参数包括MOSFET沟道长度、宽度和阈值电压等，它们都会不同程度的受到制造过程中不可控差异的影响。所以，数字信号的传播延迟将会呈现部分随机性，受到具体物理实体的影响，在测量时呈现出物理不可克隆的特性。

截止目前，国外市场已经有成熟的物理不可克隆函数（PUF）产品商用。美国Intrinsic-ID公司作为行业领导者，近年来，先后将自己的产品应用到智能卡、汽车、FPGA、物流和政府领域，尤其是与NXP、Altera的深度合作。该公司的解决方案不仅为下一代芯片免除了存储密钥对非易失性存储器的需求，还可以应用于现有***。利用PUF，能在需要时从芯片的硬件特性中提取密钥（就像芯片的生物指纹）。因为在电源关闭状态下并没有密钥，黑客便无法破解任何信息，而传统上密钥都是永久存储在非易失性存储器中。

现有数字PUF技术中，主要采用环形振荡器结构、仲裁器结构和SRAM存储器结构等。与强PUF具有海量的激励-响应对的特性相比，上述常规PUF只能产生很少数量的随机比特序列，性能无法达到要求。

发明内容

本发明的目的在于提供一种基于环形振荡器的强PUF电路及其工作方法，以解决现有的PUF电路性能低，生成的密钥不具有唯一性、可靠性差的问题。

为解决上述技术问题，本发明提供一种基于环形振荡器的强PUF电路及其工作方法，所述基于环形振荡器的强PUF电路包括环形振荡器阵列电路、数据选择电路、第一计数器电路、第二计数器电路、数据比较器电路、串并转换电路以及AES加密电路；

其中，所述环形振荡器阵列电路包括N+1路环形振荡器电路，N为不小于128的自然数，每路环形振荡器电路的输出端均与所述数据选择电路的数据输入端连接，每路环形振荡器电路的输入端均接入相同的脉冲信号；

所述数据选择电路的第一输出端与所述第一计数器电路的输入端连接，所述数据选择电路的第二输出端与所述第二计数器电路的输入端连接；

所述第一计数器电路的输出端与所述数据比较器电路的第一输入端连接，所述第二计数器电路的输出端与所述数据比较器电路的第二输入端连接；

所述数据比较器电路的输出端与所述串并转换电路的输入端连接；

所述串并转换电路的输出端与所述AES加密电路的密钥输入端连接。

可选的，每路环形振荡器电路包括依次串联的1个二输入与非门和2*k+1个非门，二输入与非门的其中一个输入端接入脉冲信号，另一个输入端与同路环形振荡器电路中的第2*k个非门的输出端相接，其中，k为大于0的自然数。

可选的，所述第一计数器电路和所述第二计数器电路的复位信号输入端均接入复位信号。

可选的，所述数据选择电路的选择信号输入端接入选择信号。

可选的，所述第一计数器电路和所述第二计数器电路选用M位计数器，M的取值根据时钟信号的频率进行设置。

本发明还提供了一种基于环形振荡器的强PUF电路的工作方法，所述基于环形振荡器的强PUF电路的工作方法包括以下步骤：

步骤1、N+1路环形振荡器电路输入端输入脉冲信号，开始振荡以产生N+1个不同频率的时钟信号；

步骤2、数据选择电路输入选择信号，并将选择信号所对应的相邻两路环形振荡器电路的时钟信号分别输入至第一计数器电路和第二计数器电路；

步骤3、所述第一计数器电路和所述第二计数器电路分别对各自输入的时钟信号进行计数，并将得到的两个计数值输入数据比较器电路；

步骤4、所述数据比较器电路对所述第一计数器电路和所述第二计数器电路输入的计数值进行比较，输出比较结果；

步骤5、依次遍历选择信号，重复执行步骤2~步骤4，直至完成最后一组相邻环形振荡器电路所对应的比较结果的输出；

步骤6、将输出结果组成一组字符串，并从中选取连续的128比特，经过串并转换电路将其转换成并行128位长度的数据，作为密钥输入AES加密电路；

步骤7、所述AES加密电路针对任意一种128位的激励，得到对应的128位响应，从而构成激励-响应对；由于数据位宽足够，能够生成海量激励-响应对。

可选的，所述步骤4具体为：

如果所述第一计数器电路输入的计数值大于所述第二计数器电路输入的计数值时，所述数据比较器电路输出0；那么所述第一计数器电路输入的计数值小于所述第二计数器电路输入的计数值时，所述数据比较器电路输出1；

如果所述第一计数器电路输入的计数值大于所述第二计数器电路输入的计数值时，所述数据比较器电路输出1；那么所述第一计数器电路输入的计数值小于所述第二计数器电路输入的计数值时，所述数据比较器电路输出0。

可选的，所述基于环形振荡器的强PUF电路的工作方法还包括：

当选择信号发生改变时，复位信号输入所述第一计数器电路和所述第二计数器电路使其计数值复位置为0。

可选的，所述AES加密电路的密钥采用128位长度，其激励-响应对也为128位长度。

在本发明中提供了一种基于环形振荡器的强PUF电路及其工作方法，所述基于环形振荡器的强PUF电路包括环形振荡器阵列电路、数据选择电路、第一计数器电路、第二计数器电路、数据比较器电路、串并转换电路以及AES加密电路。通过环形振荡器结构结合AES加密电路，实现了强PUF的特性要求。并且最大程度地对电路结构进行复用，大大降低电路开销，其结构灵活、精简，生成的密钥唯一性、可靠性高，能满足强PUF具有海量激励-响应对的要求。

附图说明

图1是基于环形振荡器的强PUF电路的结构示意图；

图2是环形振荡器阵列电路的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种基于环形振荡器的强PUF电路及其工作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明实施例一提供了一种基于环形振荡器的强PUF电路，如图1所示，以高可靠地生成海量激励-响应对。所述基于环形振荡器的强PUF电路包括环形振荡器阵列电路10、数据选择电路11、第一计数器电路12、第二计数器电路13、数据比较器电路14、串并转换电路15以及AES加密电路16。

具体的，所述环形振荡器阵列电路10包括至少129路环形振荡器电路100，每路环形振荡器电路100的输出端均与所述数据选择电路11的数据输入端连接，每路环形振荡器电路100的输入端均接入相同的脉冲信号。当脉冲信号到来以后，每一路环形振荡器电路100开始振荡产生时钟信号并输出。由于每一路线路延时不同，导致时延长的路径，振荡频率低，时延短的路径，振荡频率高。所述数据选择电路11的第一输出端与所述第一计数器电路12的输入端连接，所述数据选择电路11的第二输出端与所述第二计数器电路13的输入端连接，所述数据选择电路11的选择信号输入端接入选择信号。所述第一计数器电路12的输出端与所述数据比较器电路14的第一输入端连接，所述第二计数器电路13的输出端与所述数据比较器电路14的第二输入端连接；所述第一计数器电路12和所述第二计数器电路13的复位信号输入端均接入复位信号，以便在选择信号发生改变时，对第一计数器电路12和第二计数器电路13中的计数值进行复位置0。所述数据比较器电路14的输出端与所述串并转换电路15的输入端连接；所述串并转换电路15的输出端与所述AES加密电路16的密钥输入端连接。所述串并转换电路15将所述数据比较电路14串行产生的128位数据转换为并行的128位密钥数据输出，所述AES加密电路16密钥采用128位长度，其激励和响应也分别为128位长度。

具体的，为了保证所述第一计数器电路12和所述第二计数器电路13能够对时钟信号进行正确计数，所述第一计数器电路12和所述第二计数器电路13选用M位计数器，在实际应用中，M的取值根据时钟信号的频率进行设置。

请参阅图2，为所述环形振荡器阵列电路10的结构示意图。所述环形振荡器阵列电路10包括N+1个环形振荡器电路100。每路环形振荡器电路100包括依次串联的1个二输入与非门和2*k+1个非门，二输入与非门的其中一个输入端接入脉冲信号，另一个输入端与同路环形振荡器电路中的第2*k个非门的输出端相接，其中，k为大于0的自然数，可以根据实际需求与电路情况进行灵活配置。当输入1位脉冲信号时，将输出N+1位的时钟信号。

另外，在实际电路设计时，各路环形振荡器电路100的布局布线均需要符合相邻排布、对称排布、内部布线的布线规则。

实施例二

基于实施例一提供的基于环形振荡器的强PUF电路，本发明实施例二提供了一种基于环形振荡器的强PUF电路的工作方法，所述环形振荡器阵列电路10包括N+1路环形振荡器电路100，N为大于0的自然数，所述基于环形振荡器的强PUF电路的工作方法包括以下步骤：

步骤一：在N+1路环形振荡器电路100的输入端输入脉冲信号，该N+1路环形振荡器电路100开始振荡以产生N+1个不同频率的时钟信号；

步骤二：向数据选择电路11输入选择信号，所述数据选择电路11将选择信号所对应的相邻两路环形振荡器电路的时钟信号分别输入至第一计数器电路12和第二计数器电路13；具体的，为了便于描述，这里的相邻两路环形振荡器电路可以记为第i个环形振荡器电路100和第i+1个环形振荡器电路100，i为大于0且小于或等于N的自然数。所述数据选择电路11将相邻两路环形振荡器电路中的第i个环形振荡器电路100的时钟信号输入至所述第一计数器电路12，将相邻两路环形振荡器电路中的第i+1个环形振荡器电路100的时钟信号输入至所述第二计数器电路13；

步骤三：所述第一计数器电路12和所述第二计数器电路13分别对各自输入的时钟信号进行计数，并将得到的两个计数值输入数据比较器电路14；对应的，所述第一计数器电路12对所述第i个环形振荡器电路100的时钟信号进行计数，将得到的第一计数值输入至所述数据比较器电路14的第一输入端；所述第二计数器电路13对所述第i+1个环形振荡器电路100的时钟信号进行计数，将得到的第二计数值输入至所述数据比较器电路14的第二输入端。具体的，这里的第一计数值和第二计数值均是以电路信号的形式输送给所述数据比较器电路14；

步骤四：所述数据比较器电路14对所述第一计数器电路12和所述第二计数器电路13输入的计数值进行比较，输出比较结果。具体的，如果所述第一计数值大于所述第二计数值时，所述数据比较器电路14输出0，那么所述第一计数值小于所述第二计数值时，所述数据比较器电路14输出1；如果所述第一计数值大于所述第二计数值时，所述数据比较器电路14输出1，那么所述第一计数值小于所述第二计数值时，所述数据比较器电路14输出0。

步骤五、通过外部电路依次遍历选择信号，重复执行步骤二~步骤四，直至完成最后一组相邻环形振荡器电路所对应的比较结果的输出；具体的，选择信号依次包括0~（N-1），当被遍历到的选择信号为j时，所述数据选择电路11选择第j环形振荡器电路100和第j+1环形振荡器电路100输出的时钟信号，j为大于或等于0，且小于或等于N-1的自然数；

为了保证选择信号改变后，重新选择的两路环形振荡器电路100输出的时钟信号的计数的准确性，当向数据选择电路11输入的选择信号改变时，复位信号输入所述第一计数器电路12和所述第二计数器电路13内控制其计数值复位置为0；

步骤六、通过上述方式，最后得到一组由N个二进制数值组成的字符串，即密钥根字符串。从该字符串中选取连续的128比特，经过串并转换电路15将其转换成并行128位长度的数据，作为密钥输入AES加密电路16；

步骤七、所述AES加密电路16得到密钥输入后，针对任意一种128位的激励，都能得到对应的128位响应，从而构成激励-响应对。由于数据位宽足够，可以生成海量激励-响应对。

具体的，上述密钥根字符串长度N可以根据实际需求与电路情况进行灵活配置。

实施例三

本实施例三以1024位密钥根字符串长度为例，说明在***电路配合下基于环形振荡器的强PUF电路的工作过程。

本实施例三中环形振荡器阵列电路10包含1025路环形振荡器电路100，每个环形振荡器电路100内由1个二输入与非门和9个非门串联而成，与非门的两个输入端分别连接脉冲信号和第8个非门输出的反馈信号。数据选择电路11为2015选2，两个计数器均为32位，数据比较器电路14数据位宽同样也为32位，即在实施例一和实施例二中，N=1024，M=32，k=4。

利用上述电路，基于环形振荡器的强PUF电路的工作步骤如下：

上电初始化后，将脉冲信号短暂置“1”后置“0”，2015路环形振荡器阵列电路100开始振荡产生不同频率输出，首先数据选择电路11输入选择信号10’d0，数据选择电路11选择第0和第1条环形振荡器电路100的输出结果，分别传递给第一计数器12和第二计数器13。此时，两个计数器内数值快速递增，假设第0条环形振荡器电路100路径时延小于第1条环形振荡器电路100路径时延，意味着第0条环振频率高于第1条环振频率，那么，第一计数器12的值必将大于第二计数器13的值。从而，数据比较器电路14产生“1”的输出。

在***电路的控制下，经过1ms后，复位信号置“1”进行两个计数器的复位，并同时将选择信号改变为10d’1，此时，数据选择电路11选择第1和第2条环形振荡器电路100的输出结果，分别传递给第一计数器12和第二计数器13。假设，第1条环形振荡器电路100路径时延大于第2条环形振荡器电路100路径时延，意味着第1条环振频率低于第2条环振，那么，第一计数器12的值必将小于第二计数器13的值。从而，数据比较器电路14产生“0”的输出。

重复以上步骤，选择信号遍历完10d’0至10d’1023以后，电路输出将得到完整的串行比特数据流，包含1024位密钥根字符串。从中任意选取连续的128位，串并转换电路15处理后，生成128位密钥作为AES加密电路16的密钥输入。对任意激励，AES加密电路16可利用密钥加密得到对应响应，构成激励-响应对。整个过程耗时大约1s。

综上所述，通过利用基于环形振荡器PUF电路产生芯片间独一无二的密钥，使得AES加密电路能够产生芯片间独一无二的响应，构成强PUF。并在此基础上最大程度地对电路结构进行复用，大大降低电路开销，其结构灵活、精简，生成的密钥唯一性、可靠性高，能满足强PUF具有海量激励-响应对的要求。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种基于环形振荡器的强PUF电路，其特征在于，包括环形振荡器阵列电路、数据选择电路、第一计数器电路、第二计数器电路、数据比较器电路、串并转换电路以及AES加密电路；

其中，所述环形振荡器阵列电路包括N+1路环形振荡器电路，N为不小于128的自然数，每路环形振荡器电路的输出端均与所述数据选择电路的数据输入端连接，每路环形振荡器电路的输入端均接入相同的脉冲信号；

所述数据选择电路的第一输出端与所述第一计数器电路的输入端连接，所述数据选择电路的第二输出端与所述第二计数器电路的输入端连接；

所述第一计数器电路的输出端与所述数据比较器电路的第一输入端连接，所述第二计数器电路的输出端与所述数据比较器电路的第二输入端连接；

所述数据比较器电路的输出端与所述串并转换电路的输入端连接；

所述串并转换电路的输出端与所述AES加密电路的密钥输入端连接。

2.如权利要求1所述的基于环形振荡器的强PUF电路，其特征在于，每路环形振荡器电路包括依次串联的1个二输入与非门和2*k+1个非门，二输入与非门的其中一个输入端接入脉冲信号，另一个输入端与同路环形振荡器电路中的第2*k个非门的输出端相接，其中，k为大于0的自然数。

3.如权利要求1所述的基于环形振荡器的强PUF电路，其特征在于，所述第一计数器电路和所述第二计数器电路的复位信号输入端均接入复位信号。

4.如权利要求1所述的基于环形振荡器的强PUF电路，其特征在于，所述数据选择电路的选择信号输入端接入选择信号。

5.如权利要求1所述的基于环形振荡器的强PUF电路，其特征在于，所述第一计数器电路和所述第二计数器电路选用M位计数器，M的取值根据时钟信号的频率进行设置。

6.根据权利要求1-5任一所述的基于环形振荡器的强PUF电路的工作方法，其特征在于，所述基于环形振荡器的强PUF电路的工作方法包括以下步骤：

步骤1、N+1路环形振荡器电路输入端输入脉冲信号，开始振荡以产生N+1个不同频率的时钟信号；

步骤2、数据选择电路输入选择信号，并将选择信号所对应的相邻两路环形振荡器电路的时钟信号分别输入至第一计数器电路和第二计数器电路；

步骤3、所述第一计数器电路和所述第二计数器电路分别对各自输入的时钟信号进行计数，并将得到的两个计数值输入数据比较器电路；

步骤4、所述数据比较器电路对所述第一计数器电路和所述第二计数器电路输入的计数值进行比较，输出比较结果；

步骤5、依次遍历选择信号，重复执行步骤2~步骤4，直至完成最后一组相邻环形振荡器电路所对应的比较结果的输出；

步骤6、将输出结果组成一组字符串，并从中选取连续的128比特，经过串并转换电路将其转换成并行128位长度的数据，作为密钥输入AES加密电路；

步骤7、所述AES加密电路针对任意一种128位的激励，得到对应的128位响应，从而构成激励-响应对；由于数据位宽足够，能够生成海量激励-响应对。

7.如权利要求6所述的基于环形振荡器的强PUF电路的工作方法，其特征在于，所述步骤4具体为：

如果所述第一计数器电路输入的计数值大于所述第二计数器电路输入的计数值时，所述数据比较器电路输出0；那么所述第一计数器电路输入的计数值小于所述第二计数器电路输入的计数值时，所述数据比较器电路输出1；

如果所述第一计数器电路输入的计数值大于所述第二计数器电路输入的计数值时，所述数据比较器电路输出1；那么所述第一计数器电路输入的计数值小于所述第二计数器电路输入的计数值时，所述数据比较器电路输出0。

8.如权利要求6所述的基于环形振荡器的强PUF电路的工作方法，所述基于环形振荡器的强PUF电路的工作方法还包括：

当选择信号发生改变时，复位信号输入所述第一计数器电路和所述第二计数器电路使其计数值复位置为0。

9.如权利要求6所述的基于环形振荡器的强PUF电路的工作方法，所述AES加密电路的密钥采用128位长度，其激励-响应对也为128位长度。