CN108766333A - 一种改进的硅基微型显示器及其驱动电路 - Google Patents

Abstract

本发明公开了一种改进的硅基微型显示器的驱动电路，包括呈阵列排布的像素电路构成的像素阵列电路、一组或一组以上的拥有相同或相似结构的列驱动电路、一组或一组以上行驱动电路。像素电路根据连接至像素阵列电路行线的选择信号和连接至所述像素阵列电路列线的数据信号产生微电流或微电压，从而驱动连接至所述像素电路的微发光器件。本发明提供的驱动电路采用了数字比较方式进行视频信号的模数转换，大幅提升了转换的速度和精度以及显示分辨率。本发明提供的驱动电路支持多种发光器件，支持全彩显示，增强了硅基微型显示器的灵活性和适应性，支持顺序扫描和随机行扫描等多种新型驱动方式，支持更高显示分辨率和更加灵活的数据移位方式。

Description

一种改进的硅基微型显示器及其驱动电路

技术领域

本发明涉及平板显示器的技术领域，尤其涉及一种改进的硅基微型显示器及其驱动电路。

背景技术

硅基微型显示器是一种基于硅半导体技术的、自身物理尺寸小、通过光学放大形成大视场的特殊显示器。在硅基微显示器现有的驱动技术中，像素的发光亮度和通过像素的电流或器件两端的电压成比例。而通过像素的电流或器件两端的电压由驱动电路提供。驱动电路通过数模转换器将输入的数字视频信号转化为像素所需要的模拟电压或电流信号。现有驱动电路的方案大多为采样保持电路方案或者斜坡数模转换器方案，在这些方案中，采样保持开关和数模转换器的转换速度和转换精度往往制约了显示器的特性进一步发展，当显示器的分辨率进一步增大、灰度和对比度的要求进一步提升时，传统方案受到限制。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何进一步提升硅基微型显示器的性能，并且简化设计。为实现上述目的，可采用数字比较器方式实现视频信号的快速数模转换。具体而言，本发明提供了一种硅基显示器的驱动电路，包括微发光器件，(1)包括由呈阵列排布的像素电路构成的像素阵列电路、一组或一组以上的拥有相同或相似结构的列驱动电路、一组或一组以上行驱动电路；(2)所述像素电路根据连接至像素阵列电路行线的选择信号和连接至所述像素阵列电路列线的数据信号产生微电流或微电压，所述微电流或微电压用以驱动连接至所述像素电路的微发光器件；(3)所述列驱动电路包括用于接受显示数据的移位寄存器阵列、用于产生循环计数信号的循环计数器、用于完成数据比较的比较器阵列、用于将所述循环计数信号实时转换为模拟信号的数模转换器、用于将所述数模转换器输出的电压传输至列线的传输电路；所述比较器阵列中的比较器将所述循环计数信号和移位寄存器阵列中的寄存器组进行实时比较，当比较结果相等时数模转换器实时输出的模拟信号通过所述传输电路反映至与所述比较器相对应的所述像素阵列电路列线上。(4)所述行驱动电路包括用于驱动所述像素阵列电路行线的电路。

进一步地，所述列驱动电路中每组列驱动电路分别驱动不同色彩分量的像素电路，所述色彩分量包括所述微发光器件发出的红色分量、绿色分量、蓝色分量或白色分量。

进一步地，所述不同色彩分量的像素电路依次重复排列。

进一步地，所述微发光器件为有机电致发光器件、半导体发光器件或液晶显示器件，所述微发光器件的一端连接至像素电路，另一端连接至公共端，所述公共端连接至正电源、地或负电源。

进一步地，所述移位寄存器阵列按组连接，每组寄存器的数据位宽等于像素数据的位宽，且所述移位寄存器阵列经过锁存器连接至比较器，所述锁存器能够被控制用以锁存移位寄存器的输出值。

进一步地，所述移位寄存器阵列具有双向移位功能和/或可由偏移控制器控制的从某一特定寄存器开始移位的功能。

进一步地，所述移位寄存器阵列包含了呈树状结构的时钟缓存器，所述呈树状结构的时钟缓存器使时钟线到达每个触发器的时间均在所述触发器的建立时间和保持时间范围内。

进一步地，所述循环计数器的单次计数周期不超过任何行线某一次连续打开时间，且所述循环计数器按递增或递减方式循环计数。

进一步地，所述循环计数器计数至最小值或最大值后计数方向取反。

进一步地，所述循环计数器和数模转换器之间还包含了映射电路，所述映射电路将所述循环计数器的计数值映射为第二数值，所述数模转换器将所述第二数值转换为模拟电压。

进一步地，所述映射为一种可用函数拟合的输入和输出对应关系，所述函数为指数函数、傅立叶函数、高斯函数、多项式的函数、幂函数或有理函数。

进一步地，当所述比较器的比较结果不相等时，所述传输电路使所述像素阵列电路列线保持高阻状态或者保持禁止输出状态或者输出禁止开通信号至对应列的像素电路。

进一步地，所述列驱动电路还包括信号放大器，所述信号放大器将所述数模转换器的输出信号放大至所述像素电路可接受的范围并驱动列线，且所述信号放大器位于数模转换器周围或分布于列线之间。

进一步地，所述列驱动电路还包括当清屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件熄灭时所需电压的功能，以及当全屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件点亮时所需电压的功能。

进一步地，所述行驱动电路产成按照依次顺序有效或随机顺序有效的行选择信号，所述依次顺序由所述行驱动电路中包括的移位寄存器和/或译码电路决定，所述随机顺序由外部输入和/或内部控制电路决定。

进一步地，还包含了电平转换电路，所述电平转换电路将所述列驱动电路中比较器的输出信号转换为更高的电平，且/或将行驱动电路中的选择信号转换为更高的电平。

进一步地，所述列驱动电路分为奇数列驱动电路和偶数列驱动电路，所述奇数列驱动电路用以驱动奇数列的列线，所述偶数列驱动电路用以驱动偶数列的列线。

进一步地，所述列驱动电路分为上驱动电路和下驱动电路，和/或左驱动电路和右驱动电路，所述上驱动电路用以驱动上半屏的行线和列线，所述下驱动电路用以驱动下半屏的行线和列线，所述左驱动电路用以驱动左半屏的行线和列线，所述右驱动电路用以驱动下半屏的行线和列线。

进一步地，在所述左驱动电路中像素数据从右向左移位，在所述右驱动电路中像素数据的从左向右移位，每一行移位的数据数量按照三角函数或平方函数的规律在上半屏递增且在下半屏递减，构成一个正圆形或椭圆形或不规则四边形的显示区域。

进一步地，还至少包含了以下模块中的一个：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器；所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。

本发明还提供了一种硅基显示器，至少包含了以上所述的硅基显示器的驱动电路，所述显示器的发光器件位于所述像素电路的上方或垂直上方。

本发明与现有技术相比较，具有如下显而易见的实质性特点和显著进步：

(1)本发明提供了一种采用数字比较方式进行视频信号模数转换的方式，大幅提升了转换的速度和精度，从而支持更高显示分辨率。

(2)本发明提供了一种全彩显示方案。

(3)本发明支持多种微发光器件。

(4)本发明提供的列驱动电路支持双向移位、像素偏移、缓存放大、灰度校正、快速清屏、全屏显示等多种功能，增强了微显示器的灵活性和适应性。

(5)本发明支持顺序扫描和随机行扫描方式等多种新型扫描方式，可支持数模融合驱动。

(6)本发明通过扩展方式对驱动电路进行了优化设计，可以支持更高显示分辨率和更加灵活的数据移位方式，例如，支持特殊形态如圆形和椭圆形的显示区域。

附图说明

图1是本发明的顶层框图的一个较佳实施例；

图2是本发明的顶层框图的另一个较佳实施例；

图3是本发明的支持彩色显示的一个较佳实施例；

图4是本发明的时钟树的一个较佳实施例；

图5是本发明的移位寄存器组的一个较佳实施例；

图6是本发明的偏移控制器的另一个较佳实施例；

图7是本发明的移位寄存器组的再一个较佳实施例；

图8是本发明的顶层框图的再一个较佳实施例；

图9是本发明的顶层框图的又一个较佳实施例；

图10是本发明的行选择信号的两种较佳实施例；

图11是本发明的顶层框图的又一个较佳实施例；

图12是本发明的串行二进制码流编码信号的一种较佳实施例；

图13是本发明的列驱动电路和行驱动电路时序方案的一个较佳实施例；

图14是本发明的顶层框图的又一个较佳实施例；

图15是本发明的顶层框图的又一个较佳实施例；

图16是本发明的顶层框图的又一个较佳实施例；

图17是本发明的顶层框图的又一个较佳实施例；

图18是本发明的顶层框图的又一个较佳实施例；

图19是本发明的一个特殊形态显示区域的较佳实施例；

图20是本发明的另一个特殊形态显示区域的较佳实施例。

具体实施方式

以下参考说明书附图介绍本发明的多个优选实施例，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。

在附图中，模块或结构相同的部件以相同数字标号表示，各处模块或结构或功能相似的组件以相似数字标号表示。附图所示的每一组件的尺寸和厚度是任意示出的，在图中并没有限定每个组件的尺寸。为了使图示更清晰，附图中有些地方适当夸大了部件的尺寸。

以下阐述了第一实施例：

结合附图1所示，本发明所提供的硅基微型显示器的驱动电路包含了像素阵列电路101、列驱动电路102、行驱动电路103。像素阵列电路101包含了呈阵列排布的像素电路100(列数为N，行数为M)，每个像素电路100都具有选择信号和数据信号，每行像素电路的选择线都连接至像素阵列电路101的行线112，每列像素的数据信号都连接至像素阵列电路101的列线111。列驱动电路102用以控制并驱动像素电路101的列线111，行驱动电路103用以控制并驱动像素电路100的行线112。像素电路100用于根据连接至行线112的选择信号和连接至列线111的数据信号产生微电流或微电压，所述微电流或微电压用以驱动连接至所述像素电路的微发光器件。

列驱动电路102包括用于接受显示数据的移位寄存器阵列202、用于产生循环计数信号的循环计数器205、用于完成数据比较的比较器阵列203、用于将循环计数器205产生的循环计数信号实时转换为模拟信号的数模转换器206、用于将数模转换器206输出的模拟电压传输至像素阵列电路101列线的传输电路204。

行驱动电路103中包括用于驱动所述像素阵列电路行线的行驱动器401。

附图2示意了进一步的详细方案，移位寄存器阵列202中包含了若干首尾相接的移位寄存器211，比较器阵列203中包含了若干数字比较器212，传输电路204包含有若干模拟电压开关器213。数模转换器206用于将所述循环计数器205的数字计数值实时转换为模拟电压。每一个数字比较器212都将与之相连接的移位寄存器211的输出值与循环计数器205的计数值同时进行实时比较，该比较结果输出至与比较器212相连接的模拟电压开关器213的控制端，比较结果可用比较器输出为低电平或高电平来表示相等或不相等，当比较结果为相等时，该模拟电压开关器213将数模转移器206的实时转换电压输出到对应像素阵列电路的列线111上，当比较结果为不相等时，对应的模拟电压开关器保持高阻状态，对应像素阵列电路的列线111也保持高阻状态，使列线不再影响该列的像素电路。

在一个更加具体的方案中，像素电路100包含了若干个晶体管和至少一个电容器，所述晶体管为金属-氧化物半导体场效应晶体管，所述电容器在下一次被充电或放电之前保留了所述像素电路产生的微电流或微电压的值，使所述像素电路中的晶体管驱动所述微发光器件发光。像素电路100至少包含选择信号和数据信号。在另一个更加具体的方案中，像素电路100还包含了使能信号、控制信号、充电信号和/或清零信号。

以下阐述了第二实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一实施例基本相同，特别之处在于，如附图3所示，驱动电路包含了一组以上拥有相同结构的列驱动电路，每组列驱动电路分别用于驱动不同色彩分量的像素电路，所述色彩分量包括所述微发光器件发出的红色光、绿色光、蓝色光或白色光。各组列驱动电路在电图布局上依次重复排列，使得发出红色光、绿色光、蓝色光或白色光的微发光器件也依次重复排列。特别地，所有不同组的列驱动电路共用同一组行驱动电路。

在一种更具体的方案中，驱动电路包含了三组拥有相同或相似结构的列驱动电路，每组列驱动电路分别用于驱动红色、绿色、蓝色发光器件的色彩分量的像素电路，这三组列驱动电路输出的列线分别依次重复排列，排列顺序例如红色、绿色、蓝色或蓝色、绿色、红色或其他可能的组合。在另一种更具体的方案中，驱动电路包含了四组拥有相同或相似结构的列驱动电路，每组列驱动电路分别用于驱动红色、绿色、蓝色、白色发光器件的色彩分量的像素电路，这四组列驱动电路输出的列线分别依次重复排列，排列顺序例如红色、绿色、蓝色、白色或白色、蓝色、绿色、红色或其他可能的组合。在又一种更具体的方案中，驱动电路仅包含了一组列驱动电路，该组列驱动电路用于驱动红色、绿色、蓝色或白色发光器件的色彩分量的像素电路。

以下阐述了第三实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，所述微发光器件为有机电致发光器件、半导体发光器件或液晶显示器件，所述微发光器件的一端连接至像素电路，另一端连接至公共端，所述公共端连接至正电源、地或负电源。

以下阐述了第四实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，进一步地，在单独的一组列驱动电路102中，移位寄存器组202中包含了N组L位移位寄存器211、N个数字比较器212和N个模拟电压开关器213，每个数字比较器212都将L位移位寄存器211和L位的循环计数器205进行比较，其比较结果作为数字比较器212的输出，连接到一个相应的模拟电压开关器213上。

进一步地，移位寄存器组202中还包含了由树状相连的缓存器860组成的时钟树，图4给出了一个实施例，该时钟树的输出861使时钟线302到达每个移位寄存器211的时间均在该寄存器的建立时间和保持时间范围内。

进一步地，移位寄存器组202还具有双向移位功能。像素数据301为一组L位并行数据，移位寄存器组202中每组L位移位寄存器依次首尾相连接，第一组以及最后一组和像素数据301相连接。在图5给出的实施例中，相邻移位寄存器211的中间均包含了多路选择器220，多路选择器220的一个选择端接至上一级移位寄存器211的输出且另一个选择端接至下一级移位寄存器211的输出，像素数据根据多路选择器220选择从左向右或从右向左并行移位。在其他方案中，移位寄存器211可以完成从左至右、从上至下、从右至左或从下至上的移位功能。

进一步地，移位寄存器组202还具有控制从某一特定移位寄存器开始移位的功能。在图5所示的实施例中，采用了偏移控制器207用于控制移位寄存器的移位起始点。进一步地，偏移控制器207的方案可由数字逻辑生成。图6示意了偏移控制器207的一种优选方案，该偏移控制器207包含了译码器230、L个L位的多路选择器231、L个二位选择器233。232表示第一组移位寄存器，234表示第二组移位寄存器。译码器230用于生成L个L位的控制信号871，每一个L位的控制信号871都输入至一个单独的L位的多路选择器231的选择输入端，多路选择器231从输入像素数据301中选择出一位数据作为第一组移位寄存器232的输入，其选择特征是，根据移位寄存器组202的起始点位置从像素数据301中选择相应的一位数据用于移位，当该位属于起始点或起始点之后的像素时，二位选择器233选择第一组移位寄存器232的输出信号，当该位属于起始点之前像素时，二位选择器233选择多路选择器231输出信号，并且位于起始点之前像素的输出都保持为使像素数据无效的电平。第二组移位寄存器234的输入信号为相应的二位选择器233的输出。进一步地，起始点位置由配置寄存器指定或者定时更新，更新的时间和序列由驱动电路或配置寄存器指定。进一步地，可以使用相似的由右向左的移位方案，本例不再详述。

进一步地，在图7所示的实施例中，L组移位寄存器的输出还经过了锁存器221，锁存器211能够被控制用以锁存所有移位寄存器211的输出值，使移位寄存器组202继续完成移位功能。锁存器211的值输出至各个数字比较器212，与循环计数器205的计数值同时进行比较。

以下阐述了第五实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，循环计数器205所述循环计数器的单次计数周期的时间不超过任何行线某一次连续打开时间，从而使在一行时间内完成一次完成的遍历计数。进一步地，循环计数器205按递增或递减方式循环计数，或按不同步长进行循环计数，所述计数的次数和计数值为一种映射关系。在一个更加具体的方案中，循环计数器205的有效计数位数等于每组移位寄存器211的有效位数，例如4、6、7、8、9、10、12位等。循环计数器205的计数值递增或递减的步长可以进行配置，例如1、2、4、8等。在另一个更加具体的方案中，循环计数器205在一个循环计数的次数等示于灰度级数的最大值，但计数步长每次都不必相同，其计数次数和计数值的关系呈函数上升或下降，例如，指数函数、傅立叶函数、高斯函数、多项式函数、幂函数、有理函数等，所述函数与发光器件电流和亮度形成函数的乘积值保持了线性或基本呈线性的关系。在又一个更加具体的方案中，循环计数器205计数至最小值或最大值后计数方向取反。

进一步地，如图8所示，循环计数器205和数模转换器206之间还包含了映射电路208，所述映射电路用于将循环计数器205的计数值映射为第二数值并输出至数模转换器206进行数模转换。所述映射为一种可用函数拟合的关系，所述函数为指数函数、傅立叶函数、高斯函数、多项式函数、幂函数、有理函数等，所述函数与发光器件电流和亮度形成函数的乘积值保持了线性或基本呈线性的关系。

以下阐述了第六实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图9所示，数模转换器206输出的模拟电压还通过了信号放大器209，信号放大器209将数模转换器206输出的输出电压转换为所述像素电路接受的电压范围并驱动所述像素阵列电路的列线。更具体的，所述电压范围在0～12V之间。信号放大器209可作为一个集中式的组件布局在数模转换器206周围或进一步形成多个分布式的组件210分散在不同列线111上。

以下阐述了第七实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，列驱动电路102还包括当清屏信号有效时将像素阵列电路101的所有列线111立即驱动至使所述微发光器件熄灭时所需电压的功能，通常为最低电平(或最高电平)，以及当全屏信号有效时将像素阵列电路的所有列线111立即驱动至使所述微发光器件点亮时所需电压的功能，通常为最高电平(或最低电平)。所述清屏信号和全屏信号来自于驱动电路的外部控制器或内部的时序发生器。更具体地，所述清屏信号和全屏信号所完成的功能可由移位寄存器阵列202、比较器阵列203或传输电路204提供。进一步地，所述模拟电压开关器213由N型晶体管和/或P型晶体管构成，尤其是可由一种N型晶体管和P型晶体管并联的传输门来实现。

以下阐述了第八实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，行驱动器401生成按照依次顺序的行选择信号501。图10(a)示意了一种从第一行至第M行的示例。在另一种方案中，可以使第M行先有效，然后依次使第M-1行、第M-2行、……、第2行、第1行有效。

以下阐述了第九实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，行驱动器401中还包含了行译码器，所述行译码器生成按照随机顺序有效的行选择信号501。图10(b)示意了一种在第一行至第M行之间行选择信号501随机有效的示例。

在一个行译码器的优选实施例中，行译码器中预先存储了行序列，行选择信号501根据所述行序列依次打开。进一步地，所述行序列可通过只读存储器、随机访问存储器、闪存、一次性编程方式写入行译码器中。进一步地，行译码器401根据内置的计数器依次读出行序列，根据帧起始信号重置所述计数器。

在另一个行译码器的优选实施例中，如图11所示，所述随机顺序由外部输入310决定，外部输入310包括一种串行二进制码流的编码信号，所述串行二进制码流至少包含了编码起始信号、编码数据、编码有效信号。图12示意了一种优选的二进制码流时序，且以下阐述了三种不同的码流时序实施方案：

在第一种码流时序方案中，所述串行二进制码流通过一位数据线和一位时钟线来表示，所述编码起始信号表示为：在时钟线为固定电平时，数据线发生从0到1或从1到0的变化，所述可配置行译码器准备开始译码；所述编码数据表示某一行或多行的行选择信号501有效，当时钟线发生从0到1或从1到0的变化时，编码数据上的电平被串行锁存入行驱动电路，这个串行的数据可表示为某一行或多行的行选择信号501有效；所述编码有效信号表示为：在时钟线为固定电平时，数据线发生从0到1或从1到0的变化，或者当编码数据指定为固定长度时，编码有效信号有效。当编码有效信号有效时，所述可配置行译码器完成译码，使编码数据指定的一行或多行的行选择信号501切换至有效、其余行的选择信号切换至无效。进一步地，编码有效信号的持续时间至少使列数据写入至对应行的像素数据控制电路。进一步地，编码起始信号可隐式地指定，例如，在上一个编码数据后指定的若干个时钟周期或时间内有效。进一步地，编码有效信号可隐式地指定，例如，在编码数据后指定的若干个时钟周期或时间内有效。

在第二种码流时序方案中，所述串行二进制码流通过一位数据线表示，所述编码起始信号表示为：在数据线具有某种的第一特征码流例如01111、011111、0111111、01111111或类似的码流时，所述可配置行译码器准备开始译码；所述编码数据上的电平串行锁存入行驱动电路，这一系列的数据可表示为某一行或多行的行选择信号501有效，长度固定或者配置寄存器指定；所述编码有效信号表示为：在数据线具有某种的第二特征码流例如1000、100000、1000000、10000000或类似的码流时，编码有效信号有效。当编码有效信号有效时，所述可配置行译码器完成译码，使编码数据指定的一行或多行的行选择信号501切换至有效、其余行的选择信号切换至无效。当编码数据中出现所述第一特征码流或第二特征码流时，第一特征码流或第二特征码流之后的固定长度的串行数据被译码为有效的行选择信号501。进一步地，编码有效信号的持续时间至少使列数据写入至对应行的像素数据控制电路。进一步地，编码起始信号可隐式地指定，例如，在上一个编码数据后指定的若干个时钟周期或时间内有效。进一步地，编码有效信号可隐式地指定，例如，在编码数据后指定的若干个时钟周期或时间内有效。

在其他的码流时序方案中，采用其他不同的协议通过一根或多根信号线将所述编码数据传输至可配置行译码器，所述编码数据表示某一行或多行的行选择信号501在编码数据传输至行驱动电路后的若干个时钟周期或时间内有效。

以下阐述了第十实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，行驱动电路103与列驱动电路102交替循环工作。图13示意了一种优选的时序方案，当移位寄存器组202完成移位输出后，模拟电压开关器213将数模转移器206的实时结果输出到对应像素阵列电路的列线111上。数模转换器206将循环计数器205的计数值实时将转换为相应的模拟电压并驱动列线111。列线111上保持了第M行的数据。移位寄存器开始第M+1行数据的移位。此时，行译码器401在行线上112输出第M行的有效的行选择信号501。行选择信号501和列线111上电压信号输入至像素电路。

以下阐述了第十一实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，还包含了列电平转换电路214和行电平转换电路402，列电平转换电路214将列驱动电路102中比较器212的输出信号转换为更高的电平，从而驱动模拟电子开关213使其输出更高的电平至列线111，行电平转换电路402将行驱动电路中的选择信号转换为更高的电平输出至行线112。

以下阐述了第十二实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图15所示，列驱动电路包含了分别位于驱动电路两侧的奇列驱动电路122和偶列驱动电路123，奇列驱动电路122用于驱动所有奇数列，偶列驱动电路123用于驱动所有偶数列。奇列驱动电路122包含奇列移位寄存器组222、奇列数字比较器223、奇列模拟电压开关器224、奇列循环计数器226，奇列数模转换器228，偶列驱动电路123包含偶列移位寄存器组232、偶列向数字比较器233、偶列模拟电压开关器234、偶列循环计数器248，偶列数模转换器246。奇列驱动电路122和偶列驱动电路123的工作方式同第一实施例或第二实施例，所不同的是奇列和偶列的数量都为N/2，本实施例不再细述。

进一步地，奇列驱动电路122和偶列驱动电路123共同一个行驱动电路103。

进一步地，奇列驱动电路122和偶列驱动电路123可互换位置。

以下阐述了第十三实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图16所示，分为上驱动电路和下驱动电路：上驱动电路包含上列驱动电路134和上行驱动电路132，上列驱动电路134用于控制和驱动像素阵列101中上半部分像素电路的列线，上行驱动电路132用于控制和驱动像素阵列101中上半部分像素电路的行线；下驱动电路包含下列驱动电路135和下行驱动电路133，下列驱动电路135用于控制和驱动像素阵列101中下半部分像素电路的列线，下行驱动电路133用于控制和驱动像素阵列101中下半部分像素电路的行线。

进一步地，上列驱动电路134位于像素阵列的上侧，下列驱动电路135位于像素阵列101的下侧。上行驱动电路132和下行驱动电路133位于像素阵列101的左侧或右侧。上列驱动电路114、上行驱动电路132、下列驱动电路115、下行驱动电路133的工作方式同第一实施例或第二实施例，所不同的是上行驱动电路132和下行驱动电路133的行数为M/2，本实施例不再细述。

以下阐述了第十四实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图17所示，分为左驱动电路和右驱动电路：左驱动电路包含左列驱动电路141和左行驱动电路143，左列驱动电路141用于控制和驱动像素阵列101中左半部分像素电路的列线，左行驱动电路143用于控制和驱动像素阵列101中左半部分像素电路的行线；右驱动电路包含右列驱动电路142和右行驱动电路144，右列驱动电路142用于控制和驱动像素阵列101中右半部分像素电路的列线，右行驱动电路144用于控制和驱动像素阵列101中右半部分像素电路的行线。

进一步地，左行驱动电路143位于像素阵列的左侧，右行驱动电路144位于像素阵列的右侧。左列驱动电路141和右列驱动电路142位于像素阵列101的上侧或下侧。所述左列驱动电路141、左行驱动电路143、右列驱动电路142、右行驱动电路144的工作方式同第一实施例或第二实施例，所不同的是左列驱动电路116和右列驱动电路117的列数为N/2，本实施例不再细述。

特别地，在左驱动电路中像素数据从右向左移位，在右驱动电路中像素数据从左向右移位，每一行移位数量不必相同。具体而言，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)等，其中R为显示器的总行数或总列数，自变量为行的序号，函数值为每行的移位数据)的规律在上半屏的时候递增，在下半屏的时候递减，构成一个正圆形或椭圆形的显示区域。

特别地，在左列驱动电路141中像素数据从右向左移位，在右列驱动电路142中像素数据从左向右移位，每一行移位数量不必相同。具体而言，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)或x²/a²+y²/b²＝1等，其中R为显示器的总行数或总列数，a或b为椭圆的参数，自变量x为行的序号，函数值y为每行的移位数据)的规律在上半屏的时候递增、在下半屏的时候递减，构成一个正圆形或椭圆形或不规则四边形的显示区域，如图19阴影部分所示。

以下阐述了第十五实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一或第二实施例基本相同，特别之处在于，如图18所示，分为左上列驱动电路151、左上行驱动电路155、右上列驱动电路152、右上行驱动电路157、左下列驱动电路153、左下行驱动电路156、右下列驱动电路154、右下行驱动电路158。左上列驱动电路151用于控制和驱动像素阵列101中左上半部分像素电路的列线，左上行驱动电路155用于控制和驱动像素阵列101中左上半部分像素电路的行线，右上列驱动电路152用于控制和驱动像素阵列101中右上半部分像素电路的列线，右上行驱动电路157用于控制和驱动像素阵列101中右上半部分像素电路的行线，左下列驱动电路153用于控制和驱动像素阵列101中左下半部分像素电路列线，左下行驱动电路156用于控制和驱动像素阵列101中左下半部分像素电路的行线，右下列驱动电路154用于控制和驱动像素阵列101中右下半部分像素电路的列线，右下行驱动电路158用于控制和驱动像素阵列101中右下半部分像素电路的行线。

进一步地，左上列驱动电路151和左上行驱动电路155位于像素阵列101的左上侧，右上列驱动电路152和右上行驱动电路157位于像素阵列101的右上侧，所述左下列驱动电路153和左下行驱动电路156位于像素阵列101的左下侧，所述右下列驱动电路154和右下行驱动电路158位于像素阵列101的右下侧。左上列驱动电路151、左上行驱动电路155、右上列驱动电路152、右上行驱动电路157、左下列驱动电路153、左下行驱动电路156、右下列驱动电路154、右下行驱动电路158的工作方式同第一实施例或第二实施例，所不同的是左上列驱动电路151、右上列驱动电路152、左下列驱动电路153、右下列驱动电路154的列数为N/2，左上行驱动电路155、右上行驱动电路157、左下行驱动电路156、右下行驱动电路158的行数为M/2，本实施例不再细述。

特别地，在左上驱动电路151和左下驱动电路153中像素数据从右向左移位，在右上驱动电路152和右下驱动电路154中像素数据从左向右移位，每一行移位数量不必相同。具体而言，每一行移位的数量按照各类三角函数或平方函数(例如y＝R*sinx、y＝R*cosx、y＝Sqrt(R²-x²)等，其中R为显示器的总行数或总列数，自变量为行的序号，函数值为每行的移位数据)的规律在上半屏的时候递增、在下半屏的时候递减，构成一个正圆形或椭圆形或不规则四边形的显示区域，如图20阴影部分所示。

以下阐述了第十六实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十五实施例基本相同，特别之处在于，行和列的位置可以放置在像素电路101的左侧或右侧。

以下阐述了第十七实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十五实施例基本相同，特别之处在于，行和列的位置可以互换，从而使显示内容旋转90度或270度。

以下阐述了第十八实施例：

在该实施例中，所述的硅基微型显示器驱动电路与第一至第十七实施例基本相同，特别之处在于，还至少包含了以下模块中的一个：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器，所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。

进一步地，所述视频数据接口包含了按照依次顺序或随机顺序传输视频数据的功能，且采用电平方式或差分方式传输；所述温度传感器用于将驱动电路内部温度转化为电压信号；所述模数传输器将温度传感器输出的电压信号转换为数字信号；所述DC-DC控制器用于产生负电压；所述低压差线性稳压器用于产生驱动电路的工作电压；所述锁相环用于产生高频时钟信号；所述串行配置接口用于以串行方式接受配置数据或将驱动电路的内部数据读出，所述配置寄存器用于存储配置参数，所述嵌入式微处理器用于控制所述驱动电路。

进一步地，所述视频数据接口为的CMOS电平和/或LVDS电平，且包含了按照由上向下或由下向上顺序或按照随机顺序传输视频数据的功能。现有技术中，常用的用于传输视频的接口包含VGA、AV、DVI、HDMI、LVDS、MIPI、DP/EDP。这些接口通过FPGA或专用芯片传送视频数据至所述硅基微型显示器驱动电路。

进一步地，所述LVDS接口为一种低摆幅的差分信号，摆幅不大于800mV，单对线的传输速度大于1Gbps，所述低压差分接口用于将所述低摆幅的差分信号解调成电平信号，通过低压差分接口中的串并转移模块，可将高频串行信号转移为低频并行信号，所述低压差分接口中还包含锁相环和同步信号。

以下阐述了第十九实施例：

本实施例阐述了一种显示器，至少包含了第一至第十七实施例中任何一种硅基显示器的驱动电路，并且显示器的微发光器件位于所述像素电路的上方或垂直上方。

进一步地，所述微发光器件通过驱动电路的金属电极引出，所述金属电极为阳极或阴极。所述微发光器件的另一端通过第三实施例中所述公共端引出，所述公共端连接至正电源、地或负电源。

进一步地，所述微发光器件的点距不大于15微米。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (21)

1.一种改进的硅基显示器的驱动电路，包括微发光器件，其特征在于：

包括由呈阵列排布的像素电路构成的像素阵列电路、一组或一组以上的拥有相同或相似结构的列驱动电路、一组或一组以上行驱动电路；

所述像素电路根据连接至像素阵列电路行线的选择信号和连接至所述像素阵列电路列线的数据信号产生微电流或微电压，所述微电流或微电压用以驱动连接至所述像素电路的微发光器件；

所述列驱动电路包括用于接受显示数据的移位寄存器阵列、用于产生循环计数信号的循环计数器、用于完成数据比较的比较器阵列、用于将所述循环计数信号实时转换为模拟信号的数模转换器、用于将所述数模转换器输出的电压传输至列线的传输电路；所述比较器阵列中的比较器将所述循环计数信号和移位寄存器阵列中的寄存器组进行实时比较，当比较结果相等时数模转换器实时输出的模拟信号通过所述传输电路反映至与所述比较器相对应的所述像素阵列电路列线上；

所述行驱动电路包括用于驱动所述像素阵列电路行线的电路。

2.如权利要求1所述的驱动电路，其特征在于，所述列驱动电路中每组列驱动电路分别驱动不同色彩分量的像素电路，所述色彩分量包括所述微发光器件发出的红色分量、绿色分量、蓝色分量或白色分量。

3.如权利要求2所述的驱动电路，其特征在于，所述不同色彩分量的像素电路依次重复排列。

4.如权利要求1所述的驱动电路，其特征在于，所述微发光器件为有机电致发光器件、半导体发光器件或液晶显示器件，所述微发光器件的一端连接至像素电路，另一端连接至公共端，所述公共端连接至正电源、地或负电源。

5.如权利要求1所述的驱动电路，其特征在于，所述移位寄存器阵列按组连接，每组寄存器的数据位宽等于像素数据的位宽，且所述移位寄存器阵列经过锁存器连接至比较器，所述锁存器能够被控制用以锁存移位寄存器的输出值。

6.如权利要求1所述的驱动电路，其特征在于，所述移位寄存器阵列具有双向移位功能和/或可由偏移控制器控制的从某一特定寄存器开始移位的功能。

7.如权利要求1所述的驱动电路，其特征在于，所述移位寄存器阵列包含了呈树状结构的时钟缓存器，所述呈树状结构的时钟缓存器使时钟线到达每个触发器的时间均在所述触发器的建立时间和保持时间范围内。

8.如权利要求1所述的驱动电路，其特征在于，所述循环计数器的单次计数周期不超过任何行线某一次连续打开时间，且所述循环计数器按递增或递减方式循环计数。

9.如权利要求8所述的驱动电路，其特征在于，所述循环计数器计数至最小值或最大值后计数方向取反。

10.如权利要求1所述的驱动电路，其特征在于，所述循环计数器和数模转换器之间还包含了映射电路，所述映射电路将所述循环计数器的计数值映射为第二数值，所述数模转换器将所述第二数值转换为模拟电压。

11.如权利要求10所述的驱动电路，其特征在于，所述映射为一种可用函数拟合的输入和输出对应关系，所述函数为指数函数、傅立叶函数、高斯函数、多项式的函数、幂函数或有理函数。

12.如权利要求1所述的驱动电路，其特征在于，当所述比较器的比较结果不相等时，所述传输电路使所述像素阵列电路列线保持高阻状态或者保持禁止输出状态或者输出禁止开通信号至对应列的像素电路。

13.如权利要求1所述的驱动电路，其特征在于，所述列驱动电路还包括信号放大器，所述信号放大器将所述数模转换器的输出信号放大至所述像素电路可接受的范围并驱动列线，且所述信号放大器位于数模转换器周围或分布于列线之间。

14.如权利要求1所述的驱动电路，其特征在于，所述列驱动电路还包括当清屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件熄灭时所需电压的功能，以及当全屏信号有效时将像素阵列电路的所有列线立即驱动至使所述微发光器件点亮时所需电压的功能。

15.如权利要求1所述的驱动电路，其特征在于，所述行驱动电路产成按照依次顺序有效或随机顺序有效的行选择信号，所述依次顺序由所述行驱动电路中包括的移位寄存器和/或译码电路决定，所述随机顺序由外部输入和/或内部控制电路决定。

16.如权利要求1所述的驱动电路，其特征在于，还包含了电平转换电路，所述电平转换电路将所述列驱动电路中比较器的输出信号转换为更高的电平，且/或将行驱动电路中的选择信号转换为更高的电平。

17.如权利要求1所述的驱动电路，其特征在于，所述列驱动电路分为奇数列驱动电路和偶数列驱动电路，所述奇数列驱动电路用以驱动奇数列的列线，所述偶数列驱动电路用以驱动偶数列的列线。

18.如权利要求1所述的驱动电路，其特征在于，所述列驱动电路分为上驱动电路和下驱动电路，和/或左驱动电路和右驱动电路，所述上驱动电路用以驱动上半屏的行线和列线，所述下驱动电路用以驱动下半屏的行线和列线，所述左驱动电路用以驱动左半屏的行线和列线，所述右驱动电路用以驱动下半屏的行线和列线。

19.如权利要求18所述的驱动电路，其特征在于，在所述左驱动电路中像素数据从右向左移位，在所述右驱动电路中像素数据的从左向右移位，每一行移位的数据数量按照三角函数或平方函数的规律在上半屏递增且在下半屏递减，构成一个正圆形或椭圆形或不规则四边形的显示区域。

20.如权利要求1所述的驱动电路，其特征在于，还至少包含了以下模块中的一个：视频数据接口、数据处理器、温度传感器、模数转换器、DC-DC控制器、低压差线性稳压器、锁相环、串行配置接口、配置寄存器、嵌入式微处理器；所述数据处理器至少实现了以下功能中的一种：图像数据格式转换、亮度调整、对比度调整、色彩饱和度调整、灰度抖动算法、图像缩放、测试图像产生。

21.一种硅基微型显示器，其特征在于，至少包括如权利要求1-20所述的驱动电路，所述显示器的发光器件位于所述像素电路的上方或垂直上方。