CN108738367A - 电子模块 - Google Patents
电子模块 Download PDFInfo
- Publication number
- CN108738367A CN108738367A CN201780003611.3A CN201780003611A CN108738367A CN 108738367 A CN108738367 A CN 108738367A CN 201780003611 A CN201780003611 A CN 201780003611A CN 108738367 A CN108738367 A CN 108738367A
- Authority
- CN
- China
- Prior art keywords
- electronic component
- heat dissipating
- insulating substrate
- separation unit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
- H05K7/205—Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
- H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Thermal Sciences (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明的电子模块,包括:绝缘基板60;配置在绝缘基板60上的导体层20;配置在导体层20上的电子元件40;以及配置在绝缘基板60的电子元件40的相反侧的散热层10,其中,散热层10具有在面方向上被划分的多个散热层图形15。
Description
技术领域
本发明涉及电子模块。
背景技术
以往,为了对内置在被称为压铸功率模块(Transfer Power module)的电子模块中的电子元件进行冷却,一般是在电子模块的背面配置由铜等材料构成的散热板(散热层)(例如,特开2015-211524号公报)。像这样一旦配置了散热层,就可以通过导体层、绝缘层以及散热层来作为电容器(Condenser发挥功能(会形成电容器功能)。而一旦形成电容器功能,电子模块内的电子元件所产生的噪声(Noise)就会通过散热层被释放至电子模块的外部。
鉴于上述问题,本发明的目的是提供一种能够降低噪声的电子模块。
发明内容
本发明的一种形态涉及的电子模块,可以包括:
绝缘基板;
配置在所述绝缘基板上的导体层;
配置在所述导体层上的电子元件;以及
配置在所述绝缘基板的所述电子元件的相反侧的散热层,
其中,所述散热层具有在面方向上被划分的多个散热层图形(Pattern)。
在本发明的一种形态涉及的电子模块中,可以是:
所述电子元件包含开关元件。
在本发明的一种形态涉及的电子模块中,可以是:
从所述散热层图形一侧观看时,所述散热层图形包含整个配置有所述电子元件的部位。
在本发明的一种形态涉及的电子模块中,可以是:
从所述散热层图形一侧观看时,所述散热层图形中的至少一部分覆盖多个电子元件的整体。
在本发明的一种形态涉及的电子模块中,可以是:
所述绝缘基板具有第一绝缘基板以及第二绝缘基板,
所述电子元件具有第一电子元件以及第二电子元件,
所述散热层具有第一散热层以及第二散热层,
所述第一绝缘基板的一侧配置有第一电子元件,
所述第一绝缘基板的另一侧配置有第一散热层,
所述第一电子元件的一侧配置有第二电子元件,
所述第二电子元件的一侧配置有第二绝缘基板,
所述第二绝缘基板的一侧配置有第二散热层,
所述第一电子元件以及所述第二电子元件中的至少任意一方具有开关元件,在所述第一电子元件具有开关元件的情况下,所述第一散热层具有在面方向上被划分的多个第一散热层图形,在所述第二电子元件具有开关元件的情况下,所述第二散热层具有在面方向上被划分的多个第二散热层图形。
在本发明的一种形态涉及的电子模块中,可以是:
所述导体层具有从所述绝缘基板分离的分离部。
在本发明的一种形态涉及的电子模块中,可以是:
所述分离部上未配置有所述电子元件。
在本发明的一种形态涉及的电子模块中,可以是:
所述分离部与接地端子或电源端子相连接。
在本发明的一种形态涉及的电子模块中,可以是:
所述分离部上配置有所述电子元件。
在本发明的一种形态涉及的电子模块中,可以是:
所述绝缘基板具有第一绝缘基板以及第二绝缘基板,
所述电子元件具有第一电子元件以及第二电子元件,
所述第一绝缘基板的一侧配置有第一电子元件,
所述第一电子元件的一侧配置有第二电子元件,
所述第二电子元件的一侧配置有第二绝缘基板,
所述第一电子元件以及所述第二电子元件中的至少任意一方具有开关元件,在所述第一电子元件具有开关元件的情况下,所述分离部具有从所述第一绝缘基板分离的第一分离部,在所述第二电子元件具有开关元件的情况下,所述分离部具有从所述第二绝缘基板分离的第二分离部。
发明效果
在本发明中,散热层具有在面方向上被划分的多个散热层图形。因此,通过缩小散热层的面内方向上的面积,就能够减小由例如散热层、导体层以及绝缘基板所形成的电容器功能的容量(电容器的电容)。其结果就是,能够抑制噪声的产生。
简单附图说明
图1是本发明第一实施方式涉及的电子模块的纵截面图。
图2是从本发明第一实施方式涉及的电子模块的底面侧观看时的图,图中使用虚线对原本看不见的部件进行了标示。
图3(a)是从本发明第一实施方式的变形例一涉及的电子模块的底面侧观看时的图,图中使用虚线对原本看不见的部件进行了标示。图3(b)是从本发明第一实施方式的变形例二涉及的电子模块的底面侧观看时的图,图中使用虚线对原本看不见的部件进行了标示。
图4是本发明第二实施方式涉及的电子模块的纵截面图。
图5是本发明第二实施方式的变形例一涉及的电子模块的纵截面图。
图6是本发明第二实施方式的变形例二涉及的电子模块的纵截面图。
图7(a)是以图7(c)中的直线A-A进行切割后的本发明第三实施方式涉及的电子模块的纵截面图。图7(b)是以图7(c)中的直线B-B进行切割后的本发明第三实施方式涉及的电子模块的纵截面图。图7(c)是展示本发明第三实施方式涉及的电子模块的封装部内构成的平面图。
图8是本发明第三实施方式的变形例一涉及的电子模块的纵截面图,其与图7(a)相对应。
图9是本发明第三实施方式的变形例二涉及的电子模块的纵截面图,其与图7(b)相对应。
图10(a)是本发明第四实施方式涉及的电子模块的纵截面图,其与图7(a)相对应。图10(b)是本发明第四实施方式涉及的电子模块的纵截面图,其与图7(b)相对应。
图11(a)是本发明第四实施方式的变形例一涉及的电子模块的纵截面图,其与图10(a)相对应。图11(b)是本发明第四实施方式的变形例一涉及的电子模块的纵截面图,其与图10(b)相对应。
图12(a)是本发明第四实施方式的变形例二涉及的电子模块的纵截面图,其与图10(a)相对应。图12(b)是本发明第四实施方式的变形例二涉及的电子模块的纵截面图,其与图10(b)相对应。
图13是本发明第四实施方式的变形例三涉及的电子模块的纵截面图,其与图10(b)相对应。
图14是本发明第四实施方式的变形例四涉及的电子模块的纵截面图,其与图10(b)相对应。
图15是本发明第四实施方式的变形例五涉及的电子模块的纵截面图,其与图10(b)相对应。
图16是本发明第四实施方式的变形例六涉及的电子模块的纵截面图,其与图10(b)相对应。
图17是本发明第四实施方式的变形例七涉及的电子模块的纵截面图,其与图10(b)相对应。
具体实施方式
第一实施方式
《构成》
如图1所示,本实施方式的电子模块可以包括:绝缘基板60;配置在绝缘基板60的正面侧的导体层20;配置在导体层20上的电子元件40;以及配置在绝缘基板60的背面侧(电子元件40的相反侧)的散热层10。散热层10具有在面方向上被划分的多个散热层图形15。
在本实施方式中,作为一例电子模块可以例举半导体模块,作为一例电子元件40可以例举半导体元件。不过,又不仅限于此,没有必要非要使用“半导体”。
另外,绝缘基板60、导体层20以及电子元件40可以通过由封装树脂等构成的封装部90来覆盖。如图1所示,封装部90的背面与绝缘基板60的背面可以处于同一高度位置上。在图1中,虽然散热层10被配置在绝缘基板60的背面,并且从封装部90的背面突出,但又不仅限于此形态。也可以是,绝缘基板60被埋设在封装部90内,并且散热层10的背面与封装部90的背面处于同一高度位置上。
电子元件40可以包含开关元件。作为开关元件,例如可以例举的有:MOSFET等FET、双极晶体管、以及IGBT等。而作为典型例,可以例举的是MOSFET。
导体层20可以通过图形化(Paterning)在绝缘基板60上形成电路。散热层10可以是金属板。导体层20以及散热层10例如可以由铜构成。
从散热层图形15一侧观看时,散热层图形15中的至少一部分可以覆盖一个或多个电子元件40的整体。作为一例,在从散热层图形15一侧观看时,图2中左上、左下以及右上的散热层图形15覆盖多个电子元件40的整体。
从散热层图形15一侧观看时,散热层图形15中的至少一部分可以包含整个配置有导体层20的部位。作为一例,在从散热层图形15一侧观看时,图2中左上以及左下的散热层图形15包含整个配置有导体层20的部位。
如图3(a)所示,散热层图形15可以被设置为格子状。如图3(a)所示,散热层图形15可以被配置为与电子元件40以及导体层20的位置毫不相关。也就是说,可以按照预先设定的图形来配置散热层图形15,不用考虑散热层图形15是否会位于覆盖电子元件40或导体层20的位置上。在采用这种形态的情况下,有利于方便地配置散热层图形15。另外,在图3(a)中,未图示有导体层20。
散热层图形15的形状可以互不相同,也可以是相同的形状。如图2以及图3(a)所示,散热层图形15可以呈矩形,如图3(b)所示,多个散热层图形15中的至少一个可以呈L字型。
《作用·效果》
接下来,将对具有上述构成的本实施方式的未进行过说明的作用·效果进行说明。另外,《作用·效果》中所记载的所有构成均可被采用。
在采用散热层10具有在面方向上被划分的多个散热层图形15的形态的情况下,通过缩小散热层10的面内方向上的面积,就能够减小由散热层10、导体层20以及绝缘基板60所形成的电容器功能的容量(电容器的电容)。其结果就是,能够抑制噪声的产生。另外,在平行板电容器的电容C被作为公式表示为:C=εS/d(“S”为平行板的面积、“d”为平行板的间距、“ε”为存在于平行板之间的绝缘体的介电常数)时,通过采用多个散热层图形15,就能够减小“S”的值。
特别是在电子元件40具有开关元件的情况下,开关元件处所产生的噪声就会通过疑似由散热层10、导体层20以及绝缘基板60所形成的电容器,被释放至电子模块的外部。在本实施方式中,通过减小这种被疑似形成的电容器的电容,就能够抑制噪声的产生。另外,在本实施方式中,“电子元件40”(包含后述的“第一电子元件41”以及“第二电子元件42”)为一个或多个电子元件的总称。因此,“电子元件40具有开关元件”指的是电子元件40中的至少一个为开关元件。
在采用从散热层图形15一侧观看时,散热层图形15包含整个配置有电子元件40的部位的形态的情况下,有利于更加容易地将电子元件40所产生的热量通过散热层图形15进行释放。
在采用从散热层图形15一侧观看时,散热层图形15中的至少一部分覆盖多个电子元件40的整体的形态的情况下(作为一例,在图2中左上、左下以及右上的散热层图形15),有利于通过该散热层图形15容易地将电子元件40所产生的热量进行释放。
散热层图形15与导体层20可以是相同的形状,并且散热层图形15可以各自与对应的导体层20相对配置。在采用这种形态的情况下,有利于高效的将经由导体层20传递的热量散热至散热层图形15。
在采用从散热层图形15一侧观看时,散热层图形15中的至少一部分覆盖整个配置有导体层20的部位的形态的情况下(作为一例,在图2中左上以及左下的散热层图形15),有利于将经由导体层20传递的由电子元件40产生的热量高效地散热至散热层图形15。
第二实施方式
接下来,对本发明的第二实施方式进行说明。第二实施方式中使用同一符号来表示与第一实施方式相同的部件,并且省略了其说明。
在第二实施方式中,电子元件40被叠层配置,因而具有叠层(Stack)构造。具体来说,如图4所示,绝缘基板60可以具有第一绝缘基板61以及第二绝缘基板62,电子元件40可以具有第一电子元件41以及第二电子元件42,散热层10可以具有第一散热层11以及第二散热层12。第一绝缘基板61的一侧(图4中的上侧)可以配置有第一电子元件41,第一绝缘基板61的另一侧(图4中的下侧)可以配置有第一散热层11。第一电子元件41的一侧可以配置有第二电子元件42,第二电子元件42的一侧可以配置有第二绝缘基板62,第二绝缘基板62的一侧可以配置有第二散热层12。另外,导体层20可以具有第一导体层21以及第二导体层22,第一导体层21的一侧可以配置有第一电子元件41,第二导体层22的一侧可以配置有第二电子元件42。
第一电子元件41以及第二电子元件42中的至少任意一方可以具有开关元件。并且,在第一电子元件41具有开关元件的情况下,第一散热层11可以具有在面方向上被划分的多个第一散热层图形16(参照图4)。在第二电子元件42具有开关元件的情况下,第二散热层12可以具有在面方向上被划分的多个第二散热层图形17(参照图5)。
在图4以及图5的形态中,第一电子元件41的一侧配置有导体柱29,导体柱29的一侧(图4以及图5中的上侧)配置有第二导体层22。
如上述般,在电子元件40具有开关元件的情况下,噪声会趋于变大。因此,通过采用至少在配置有开关元件的一侧上的散热层10在面方向上被划分为多个散热层图形15的形态,就能够抑制因开关元件而导致的噪声。
另外,无论第一电子元件41以及第二电子元件42是否具有开关元件,散热层10均可以是在面方向上被划分为多个散热层图形15的形态。也就是说,无论第一电子元件41是否具有开关元件,或者第二电子元件42是否具有开关元件,可以是仅第一散热层11具有在面方向上被划分的多个第一散热层图形16(参照图4),也可以是仅第二散热层12具有在面方向上被划分的多个第二散热层图形17(参照图5),还可以是不仅第一散热层11具有在面方向上被划分的多个第一散热层图形16,而且第二散热层12具有在面方向上被划分的多个第二散热层图形17(参照图6)。
另外,可以将开关元件集中于一侧或另一侧,并在开关元件集中的一侧配置多个散热层图形15。具体来说,在第一电子元件41具有开关元件而第二电子元件42不具有开关元件的情况下,如图4所示,可以配置有多个第一散热层图形16,并且配置有一个第二散热层12。在第二电子元件42具有开关元件而第一电子元件41不具有开关元件的情况下,如图5所示,可以配置有多个第二散热层图形17,并且配置有一个第一散热层11。
在本实施方式中,可以采用第一实施方式中进行说明的任何构成(包含变形例)。
第三实施方式
接下来,对本发明的第三实施方式进行说明。第三实施方式中使用同一符号来表示与第一实施方式或第二实施方式相同的部件,并且省略了其说明。
如图7(b)(c)所示,在第三实施方式中,导体层20可以具有从绝缘基板60分离的分离部25。通过设置这样的分离部25,就能够增大散热层10与分离部25之间的距离,从而减小由散热层10、导体层20、绝缘基板60以及封装部90所形成的电容器功能的容量(电容器的电容)。如已述般,在平行板电容器的电容C被作为公式表示为:C=εS/d(“S”为平行板的面积、“d”为平行板的间距、“ε”为存在于平行板之间的绝缘体的介电常数)时,通过采用分离部25,就能够增大“d”的值,其结果就是,能够抑制噪声的产生。
分离部25上可以配置有电子元件40。通过采用这样的形态,电子元件40所发出的热量就能够通过配置在绝缘基板60上的的(并非是分离部25)导体层20高效地进行散热(参照图7(a))。另一方面,还能够通过未配置有电子元件40的分离部25来减小电容器功能的容量(参照图7(b))。
另外,也可以是将所有未配置电子元件40的导体层20变为分离部25。在采用这种形态的情况下,就能够将原本几乎不具备将来自电子元件40的热量进行散热的功能的所有导体层20作为分离部25利用于电容器功能容量的减小。
如图7(c)所示,在分离部25上未配置有电子元件40的情况下,分离部25可以与接地端子或电源端子连接。图7(c)中的符号70表示接地端子或电源端子。在配置有两个或以上的分离部25时,可以是一个分离部25与接地端子连接,另一个分离部25与电源端子连接。另外,分离部25与电子元件40也可以通过连接件或焊线等连结部71来连接。此情况下,电子元件40与分离部25可以通过连结部71直接连接(参照图7(c)中左侧显示的连结部71),也可以通过配置在电子元件40上的导体层20来连接(参照图7(c)中右侧显示的连结部71)。
另外,如图8所示,可以采用分离部25上配置有电子元件40的形态。此情况下,虽然电子元件40的热量进行散热的功能会有所下降,但在另一方面则有利于减小电容器功能的容量。
另外,如图9所示,散热层10如第一实施方式和第二实施方式所示般,可以具有在面方向上被划分的多个散热层图形15。此情况下,通过减少散热层10的面内方向上的面积“S”,并且增大散热层10与分离部25之间的距离“d”,就能够减小由散热层10、导体层20、绝缘基板60以及封装部90所形成的电容器功能的容量(电容器的电容)。这样,就能够更加切实地抑制噪声的产生。
在本实施方式中,可以采用第一实施方式以及第二实施方式中进行说明的任何构成(包含变形例)。
第四实施方式
接下来,对本发明的第四实施方式进行说明。第四实施方式中使用同一符号来表示与第一实施方式、第二实施方式或第三实施方式相同的部件,并且省略了其说明。
如图10所示,在第四实施方式中,与第二实施方式一样,电子元件40被叠层配置,从而具有叠层构造。具体来说,绝缘基板60可以具有第一绝缘基板61以及第二绝缘基板62,电子元件40可以具有第一电子元件41以及第二电子元件42,散热层10可以具有第一散热层11以及第二散热层12。第一绝缘基板61的一侧(图10中的上侧)可以配置有第一电子元件41,第一绝缘基板61的另一侧(图10中的下侧)可以配置有第一散热层11。第一电子元件41的一侧可以配置有第二电子元件42,第二电子元件42的一侧可以配置有第二绝缘基板62,第二绝缘基板62的一侧可以配置有第二散热层12。
第一电子元件41以及第二电子元件42中的至少任意一方可以具有开关元件。并且,在第一电子元件41具有开关元件的情况下,分离部25可以具有从第一绝缘基板61处分离的第一分离部26(参照图10(b))。在第二电子元件42具有开关元件的情况下,分离部25可以具有从第二绝缘基板62处分离的第二分离部27(参照图11(b))。
如上述般,在电子元件40具有开关元件的情况下,噪声会趋于变大。因此,通过采用至少在配置有开关元件的一侧上的散热层10在面方向上被划分为多个散热层图形15的形态,就能够抑制因开关元件而导致的噪声。
另外,无论第一电子元件41以及第二电子元件42是否具有开关元件,均可以配置有分离部25。也就是说,无论第一电子元件41是否具有开关元件,或者第二电子元件42是否具有开关元件,可以是不配置第二分离部27而仅配置第一分离部26(参照图10),也可以不配置第一分离部26而仅配置第二分离部27(参照图11),还可以同时配置第一分离部26以及第二分离部27(参照图12)。
如上述般,不仅仅配置第一分离部26以及第二分离部27中的任意一方,而是同时配置第一分离部26以及第二分离部27(参照图12)。这样,在同时配置有第一分离部26以及第二分离部27的情况下,就能够进一步减少电容器功能的容量(电容器电容),从而更加切实地抑制噪声的产生。
另外,在如图10(a)、图11(a)以及图12(a)所示的形态中,第一导体层21的一侧(图10(a)、图11(a)以及图12(a)中的上侧)配置有第一电子元件41,第一电子元件41的一侧配置有导体柱29,导体柱29的一侧配置有第二电子元件42,第二电子元件42的一侧配置有第二导体层22。不过又不仅限于此形态,如图4至图6所示的第二实施方式般,也可以配置有导体柱29、第二导体层22以及第二电子元件42。也就是说,也可以是在第一导体层21的一侧配置有第一电子元件41,导体柱29的一侧配置有第二导体层22,第二导体层22的一侧配置有第二电子元件42。或是相反的,第二实施方式也可以如图10(a)、图11(a)以及图12(a)所示的形态般,配置有导体柱29、第二导体层22以及第二电子元件42。
另外,可以将开关元件集中于一侧或另一侧,并在开关元件集中的一侧配置分离部25。具体来说,在第一电子元件41具有开关元件而第二电子元件42不具有开关元件的情况下,如图10(b)所示,可以配置有第一分离部26,而不配置第二分离部27。在第二电子元件42具有开关元件而第一电子元件41不具有开关元件的情况下,如图11(b)所示,可以配置有第二分离部27,而不配置第一分离部26。
配置有分离部25的形态可以与散热层10具有多个散热层图形15的形态进行适宜的组合。例如,可以在具有开关元件的一侧配置有分离部25以及多个散热层图形15。此情况下,由于能够减小C=εS/d中的“S”并加大“d”,因此有利于更加切实地抑制开关元件所产生的噪声。具体来说,可以(例如第一电子元件41具有开关元件的情况下)图13所示般,配置有第一分离部26以及多个第一散热层图形16。也可以(例如第二电子元件42具有开关元件的情况下)图14所示般,配置有第二分离部27以及多个第二散热层图形17。还可以(例如第一电子元件41以及第二电子元件42具有开关元件的情况下)图15所示般,第一分离部26以及多个第一散热层图形16连同第二分离部27以及多个第二散热层图形17同时配置。
另外,可以将开关元件集中于一侧或另一侧,并在开关元件集中的一侧配置分离部25以及多个散热层图形15。具体来说,在第一电子元件41具有开关元件而第二电子元件42不具有开关元件的情况下,如图13所示,可以配置有第一分离部26,而不配置第二分离部27,并且,配置有多个第一散热层图形16以及一个第二散热层12。在第二电子元件42具有开关元件而第一电子元件41不具有开关元件的情况下,如图14所示,可以配置有第二分离部27,而不配置第一分离部26,并且,配置有多个第二散热层图形17以及一个第一散热层11。
另外,分离部25与多个散热层图形15也可以配置在不同的一侧。例如,根据噪声的大小等,可以在一侧配置多个散热层图形15来抑制噪声,而在另一侧配置分离部25来抑制噪声。具体来说,如图16般,可以采用配置有第一分离部26以及多个第二散热层图形17的形态。也可以如图17般,采用配置有第二分离部27以及多个第一散热层图形16的形态。
在本实施方式中,与第一实施方式、第二实施方式以及第三实施方式一样,可以采用第一实施方式、第二实施方式以及第三实施方式中进行说明的任何构成(包含变形例)。
上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例,因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。本申请最初的权利要求项中的记载仅仅是一个示例,可以根据说明书、附图等的记载对权利要求项中的记载进行适宜的变更。
符号说明
10 散热层
11 第一散热层
12 第二散热层
15 散热层图形
16 第一散热层图形
20 导体层
25 分离部
26 第一分离部
27 第二分离部
40 电子元件
41 第一电子元件
42 第二电子元件
60 绝缘基板
61 第一绝缘基板
62 第二绝缘基板
70 接地端子或电源端子
Claims (10)
1.一种电子模块,其特征在于,包括:
绝缘基板;
配置在所述绝缘基板上的导体层;
配置在所述导体层上的电子元件;以及
配置在所述绝缘基板的所述电子元件的相反侧的散热层,
其中,所述散热层具有在面方向上被划分的多个散热层图形。
2.根据权利要求1所述的电子模块,其特征在于:
其中,所述电子元件包含开关元件。
3.根据权利要求1或2所述的电子模块,其特征在于:
其中,从所述散热层图形一侧观看时,所述散热层图形包含整个配置有所述电子元件的部位。
4.根据权利要求3所述的电子模块,其特征在于:
其中,从所述散热层图形一侧观看时,所述散热层图形中的至少一部分覆盖多个电子元件的整体。
5.根据权利要求1至4中任意一项所述的电子模块,其特征在于:
其中,所述绝缘基板具有第一绝缘基板以及第二绝缘基板,
所述电子元件具有第一电子元件以及第二电子元件,
所述散热层具有第一散热层以及第二散热层,
所述第一绝缘基板的一侧配置有第一电子元件,
所述第一绝缘基板的另一侧配置有第一散热层,
所述第一电子元件的一侧配置有第二电子元件,
所述第二电子元件的一侧配置有第二绝缘基板,
所述第二绝缘基板的一侧配置有第二散热层,
所述第一电子元件以及所述第二电子元件中的至少任意一方具有开关元件,在所述第一电子元件具有开关元件的情况下,所述第一散热层具有在面方向上被划分的多个第一散热层图形,在所述第二电子元件具有开关元件的情况下,所述第二散热层具有在面方向上被划分的多个第二散热层图形。
6.根据权利要求1至5中任意一项所述的电子模块,其特征在于:
其中,所述导体层具有从所述绝缘基板分离的分离部。
7.根据权利要求6所述的电子模块,其特征在于:
其中,所述分离部上未配置有所述电子元件。
8.根据权利要求7所述的电子模块,其特征在于:
其中,所述分离部与接地端子或电源端子相连接。
9.根据权利要求6所述的电子模块,其特征在于:
其中,所述分离部上配置有所述电子元件。
10.根据权利要求6至9中任意一项所述的电子模块,其特征在于:
其中,所述绝缘基板具有第一绝缘基板以及第二绝缘基板,
所述电子元件具有第一电子元件以及第二电子元件,
所述第一绝缘基板的一侧配置有第一电子元件,
所述第一电子元件的一侧配置有第二电子元件,
所述第二电子元件的一侧配置有第二绝缘基板,
所述第一电子元件以及所述第二电子元件中的至少任意一方具有开关元件,在所述第一电子元件具有开关元件的情况下,所述分离部具有从所述第一绝缘基板分离的第一分离部,在所述第二电子元件具有开关元件的情况下,所述分离部具有从所述第二绝缘基板分离的第二分离部。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/005155 WO2018146815A1 (ja) | 2017-02-13 | 2017-02-13 | 電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108738367A true CN108738367A (zh) | 2018-11-02 |
CN108738367B CN108738367B (zh) | 2022-03-15 |
Family
ID=63107406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780003611.3A Active CN108738367B (zh) | 2017-02-13 | 2017-02-13 | 电子模块 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200258851A1 (zh) |
JP (1) | JP6494855B2 (zh) |
CN (1) | CN108738367B (zh) |
NL (1) | NL2020395B1 (zh) |
WO (1) | WO2018146815A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7403220B2 (ja) * | 2018-12-05 | 2023-12-22 | 日立Astemo株式会社 | 電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1825685A (zh) * | 2005-01-31 | 2006-08-30 | 阿尔卑斯电气株式会社 | 非可逆电路元件、及使用了该非可逆电路元件的发送接收模块 |
JP2008042124A (ja) * | 2006-08-10 | 2008-02-21 | Fuji Electric Holdings Co Ltd | 半導体パワーモジュール |
US20160322342A1 (en) * | 2014-01-15 | 2016-11-03 | Panasonic Intellectual Property Management Co. Lt | Semiconductor device |
WO2016174698A1 (ja) * | 2015-04-28 | 2016-11-03 | 新電元工業株式会社 | 半導体モジュール |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294826A (en) * | 1993-04-16 | 1994-03-15 | Northern Telecom Limited | Integrated circuit package and assembly thereof for thermal and EMI management |
JP4086963B2 (ja) * | 1997-06-25 | 2008-05-14 | 三菱電機株式会社 | パワーモジュール |
JP3575478B2 (ja) * | 2002-07-03 | 2004-10-13 | ソニー株式会社 | モジュール基板装置の製造方法、高周波モジュール及びその製造方法 |
JPWO2013105456A1 (ja) * | 2012-01-13 | 2015-05-11 | 住友ベークライト株式会社 | 回路基板および電子デバイス |
JP2013157550A (ja) * | 2012-01-31 | 2013-08-15 | Rohm Co Ltd | パワーモジュール半導体装置およびその製造方法 |
WO2015005181A1 (ja) * | 2013-07-08 | 2015-01-15 | 株式会社 村田製作所 | 電力変換部品 |
WO2016067383A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
JP6435794B2 (ja) * | 2014-11-12 | 2018-12-12 | 富士電機株式会社 | 半導体装置 |
-
2017
- 2017-02-13 CN CN201780003611.3A patent/CN108738367B/zh active Active
- 2017-02-13 US US15/763,062 patent/US20200258851A1/en not_active Abandoned
- 2017-02-13 JP JP2018500751A patent/JP6494855B2/ja active Active
- 2017-02-13 WO PCT/JP2017/005155 patent/WO2018146815A1/ja active Application Filing
-
2018
- 2018-02-07 NL NL2020395A patent/NL2020395B1/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1825685A (zh) * | 2005-01-31 | 2006-08-30 | 阿尔卑斯电气株式会社 | 非可逆电路元件、及使用了该非可逆电路元件的发送接收模块 |
JP2008042124A (ja) * | 2006-08-10 | 2008-02-21 | Fuji Electric Holdings Co Ltd | 半導体パワーモジュール |
US20160322342A1 (en) * | 2014-01-15 | 2016-11-03 | Panasonic Intellectual Property Management Co. Lt | Semiconductor device |
WO2016174698A1 (ja) * | 2015-04-28 | 2016-11-03 | 新電元工業株式会社 | 半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
US20200258851A1 (en) | 2020-08-13 |
JPWO2018146815A1 (ja) | 2019-02-14 |
JP6494855B2 (ja) | 2019-04-03 |
WO2018146815A1 (ja) | 2018-08-16 |
NL2020395B1 (en) | 2018-10-29 |
CN108738367B (zh) | 2022-03-15 |
NL2020395A (en) | 2018-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8358017B2 (en) | Semiconductor package featuring flip-chip die sandwiched between metal layers | |
US7800213B2 (en) | Power semiconductor circuit with busbar system | |
US10096562B2 (en) | Power module package | |
US20100093132A1 (en) | Chip module for complete power train | |
US11823996B2 (en) | Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same | |
CN103782381A (zh) | 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件 | |
CN111261598B (zh) | 封装结构及其适用的电源模块 | |
US11716813B2 (en) | Module | |
US7911051B2 (en) | Electronic circuit arrangement and method for producing an electronic circuit arrangement | |
WO2006012167A1 (en) | Bottom heat spreader | |
US6115255A (en) | Hybrid high-power integrated circuit | |
US20070013045A1 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
US7525182B2 (en) | Multi-package module and electronic device using the same | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP2007027404A (ja) | 半導体装置 | |
JP2006120996A (ja) | 回路モジュール | |
CN108738367A (zh) | 电子模块 | |
US9978671B2 (en) | Power semiconductor device | |
EP1950805A1 (en) | Electronic element, package having same, and electronic device | |
EP1531494A2 (en) | Double-sided multi-chip circuit component | |
JP2004247589A (ja) | 半導体装置 | |
US8890313B2 (en) | Through-hole electronic device with double heat-sink | |
US10861766B1 (en) | Package structures | |
JP2007027403A (ja) | 半導体装置 | |
TW200605306A (en) | Micro-electronic package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |