CN108738227A - 一种pcb设计中信号隔离的方法 - Google Patents
一种pcb设计中信号隔离的方法 Download PDFInfo
- Publication number
- CN108738227A CN108738227A CN201810585304.7A CN201810585304A CN108738227A CN 108738227 A CN108738227 A CN 108738227A CN 201810585304 A CN201810585304 A CN 201810585304A CN 108738227 A CN108738227 A CN 108738227A
- Authority
- CN
- China
- Prior art keywords
- signal
- ground
- ground level
- pcb
- sensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种PCB设计中信号隔离的方法,属于PCB设计领域,本发明通过改进地平面的布线设计来阻止高速信号产生的高频干扰通过地平面耦合到其他敏感信号上,改善敏感信号的信号质量。具体包括在原理图设计时不同的地信号之间加隔离器件和在PCB设计时对地平面的敷铜区进行处理,使敏感信号的回流地和信号地仅仅通过隔离器件或者小面积铜皮进行连接,阻止了高频干扰通过大面积的地平面耦合到敏感信号地上,保证了敏感信号的信号质量。
Description
技术领域
本发明涉及PCB设计技术,尤其涉及一种PCB设计中信号隔离的方法。
背景技术
PCB(Printed Circuit Board),中文名称为印制线路板,简称印制板,是电子工业的重要部件之一。几乎每种电子设备,小到电子手表、计算器,大到计算机,通讯电子设备,军用武器***,只要有集成电路等电子元器件,为了它们之间的电气互连,都要使用印制板。在较大型的电子产品研究过程中,最基本的成功因素是该产品的印制板的设计、文件编制和制造。印制板的设计和制造质量直接影响到整个产品的质量和成本,甚至导致商业竞争的成败。
在传统的PCB设计中,信号速率不高(信号速率往往小于10MHz)。PCB布线时,由于地平面的阻抗很小,不同信号和地平面形成环路时,信号和器件间的相互影响也较小。随着信号工作频率的提高,地平面的阻抗变的越来越大,不同的信号和地形成回流环路时,信号之间的影响变得不可忽略。
发明内容
为了解决以上技术问题,本发明提出了一种PCB设计中信号隔离的方法。可以把敏感信号如模拟信号及对外接口信号和高速数字信号进行隔离,保证在PCB设计中敏感信号不被高速数字信号干扰,提高PCB***设计的稳定性。
本发明的技术方案是:
一种PCB设计中信号隔离的方法,通过改进地平面的布线设计来阻止高速信号产生的高频干扰通过地平面耦合到其他敏感信号上,改善敏感信号的信号质量。具体包括在原理图设计时不同的地信号之间加隔离器件和在PCB设计时对地平面的敷铜区进行处理,使敏感信号的回流地和信号地仅仅通过隔离器件或者小面积铜皮进行连接,阻止了高频干扰通过大面积的地平面耦合到敏感信号地上,保证了敏感信号的信号质量。
隔离元件是电阻或磁珠。隔离元件的两端分别是敏感信号地和高速信号的数字地,两个地通过隔离元件进行隔离;隔离元件的存在使得电路在工作时,数字地上的高频干扰无法通过PCB内层的敷铜直接耦合到敏感信号地上。
PCB的地平面不是直接连接在一起,而是通过20mil以上宽度的GAP进行隔离,从PCB布线方面阻止高速数字地产生的干扰扩散到敏感信号地上。
本发明的有益效果是
通过采用本方法,可以在高速低速混合电路的PCB设计中有效的消除高速电路对低速电路的影响,确保电路工作稳定。
附图说明
图1是本发明的原理图设计的标识示意图。
其中,R1的左边是敏感信号地地,右边是数字地。
具体实施方式
下面对本发明的内容进行更加详细的阐述:
本发明的一种PCB设计中信号隔离的方法,主要通过改进地平面的布线设计来阻止高速信号产生的高频干扰通过地平面耦合到其他敏感信号上,改善敏感信号的信号质量。具体包括在原理图设计时不同的地信号之间加隔离器件和在PCB设计时对地平面的敷铜区进行处理,使敏感信号的回流地和信号地仅仅通过隔离器件或者小面积铜皮进行连接,阻止了高频干扰通过大面积的地平面耦合到敏感信号地上,保证了敏感信号的信号质量。
其中,
1. R1可以是电阻、磁珠或其他隔离元件。R1的两端分别是敏感信号地和高速信号的数字地,两个地通过隔离元件进行隔离。由于有隔离元件的存在,电路在工作时,数字地上的高频干扰无法通过PCB内层的敷铜直接耦合到敏感信号地上,保证了敏感信号和地的环路上没有干扰信号量。
2. PCB的地平面不是直接连接在一起,而是通过20mil以上宽度的GAP进行隔离,从PCB布线方面阻止高速数字地产生的干扰扩散到敏感信号地上。
3. 经过验证,本方法合理有效。通过采用本方法,可以在高速低速混合电路的PCB设计中有效的消除高速电路对低速电路的影响,确保电路工作稳定。
Claims (5)
1.一种PCB设计中信号隔离的方法,其特征在于,
通过改进地平面的布线设计来阻止高速信号产生的高频干扰通过地平面耦合到其他敏感信号上,改善敏感信号的信号质量。
2.根据权利要求1所述的方法,其特征在于,
在原理图设计时,不同的地信号之间加隔离器件;在PCB设计时,对地平面的敷铜区进行处理,使敏感信号的回流地和信号地仅通过隔离器件或者小面积铜皮进行连接,阻止了高频干扰通过大面积的地平面耦合到敏感信号地上。
3.根据权利要求2所述的方法,其特征在于,
隔离元件的两端分别是敏感信号地和高速信号的数字地,两个地通过隔离元件进行隔离;隔离元件的存在使得电路在工作时,数字地上的高频干扰无法通过PCB内层的敷铜直接耦合到敏感信号地上。
4.根据权利要求3所述的方法,其特征在于,
隔离元件是电阻或磁珠。
5.根据权利要求2所述的方法,其特征在于
PCB的地平面不是直接连接在一起,而是通过20mil以上宽度的GAP进行隔离,从PCB布线方面阻止高速数字地产生的干扰扩散到敏感信号地上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810585304.7A CN108738227A (zh) | 2018-06-08 | 2018-06-08 | 一种pcb设计中信号隔离的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810585304.7A CN108738227A (zh) | 2018-06-08 | 2018-06-08 | 一种pcb设计中信号隔离的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108738227A true CN108738227A (zh) | 2018-11-02 |
Family
ID=63932571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810585304.7A Pending CN108738227A (zh) | 2018-06-08 | 2018-06-08 | 一种pcb设计中信号隔离的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108738227A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745962A (ja) * | 1993-07-28 | 1995-02-14 | Fujitsu Ltd | 多層プリント板の電波対策パターン |
CN203084092U (zh) * | 2012-11-29 | 2013-07-24 | 吉林大学 | 智能化太阳能充放电调试仪 |
CN105162318A (zh) * | 2015-08-25 | 2015-12-16 | 山东超越数控电子有限公司 | 一种改善vga信号显示质量的方法 |
-
2018
- 2018-06-08 CN CN201810585304.7A patent/CN108738227A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745962A (ja) * | 1993-07-28 | 1995-02-14 | Fujitsu Ltd | 多層プリント板の電波対策パターン |
CN203084092U (zh) * | 2012-11-29 | 2013-07-24 | 吉林大学 | 智能化太阳能充放电调试仪 |
CN105162318A (zh) * | 2015-08-25 | 2015-12-16 | 山东超越数控电子有限公司 | 一种改善vga信号显示质量的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107896418B (zh) | 一种光模块 | |
US20070251720A1 (en) | Tailoring impedances of conductive traces in a circuit board | |
US20070080436A1 (en) | System and Method for Noise Reduction in Multi-Layer Ceramic Packages | |
US7217889B1 (en) | System and method for reducing crosstalk between vias in a printed circuit board | |
CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
CN105657962B (zh) | 一种多层pcb电路板 | |
JP2000200949A (ja) | プリント回路板の多層モジュ―ル構造 | |
CN103906350A (zh) | 一种减小高速串扰的走线方法 | |
CN206559720U (zh) | 一种优化过孔信号质量的pcb结构 | |
US7375979B2 (en) | Method and apparatus for routing a differential pair on a printed circuit board | |
CN207969077U (zh) | 一种印制电路板 | |
WO2015196673A1 (zh) | Pcb板及电子装置 | |
JP6611555B2 (ja) | プリント回路板及び電子機器 | |
US7209368B2 (en) | Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making | |
CN108738227A (zh) | 一种pcb设计中信号隔离的方法 | |
CN107734833A (zh) | 一种优化高速信号过孔处回流路径的方法 | |
CN209343306U (zh) | 触摸屏控制板及触控显示装置 | |
CN208987216U (zh) | Pcb板 | |
KR100633062B1 (ko) | 6층 인쇄회로기판 | |
CN203015272U (zh) | 印制电路板 | |
US10999920B1 (en) | Apparatus, system, and method for mitigating crosstalk in ball grid array devices | |
CN215073128U (zh) | 一种数模混合电路板中的地平面结构 | |
CN113709962B (zh) | 一种差分信号传输多层pcb板结构 | |
JPS61131498A (ja) | 終端回路配線構造 | |
TW201611675A (zh) | 電路板結構之改良方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181102 |