CN108735667B - 器件芯片的制造方法 - Google Patents

器件芯片的制造方法 Download PDF

Info

Publication number
CN108735667B
CN108735667B CN201810324299.4A CN201810324299A CN108735667B CN 108735667 B CN108735667 B CN 108735667B CN 201810324299 A CN201810324299 A CN 201810324299A CN 108735667 B CN108735667 B CN 108735667B
Authority
CN
China
Prior art keywords
wafer
film
passivation film
along
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810324299.4A
Other languages
English (en)
Other versions
CN108735667A (zh
Inventor
田渕智隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN108735667A publication Critical patent/CN108735667A/zh
Application granted granted Critical
Publication of CN108735667B publication Critical patent/CN108735667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

提供器件芯片的制造方法，能够低成本地制造出粘贴有粘片膜的器件芯片。一种器件芯片的制造方法，对在正面侧形成有钝化膜的晶片进行加工而制造出器件芯片，其中，该器件芯片的制造方法包含如下的步骤：钝化膜去除步骤，沿着分割预定线将钝化膜去除；晶片支承步骤，使划片带隔着粘贴于晶片的背面的粘片膜对晶片进行支承；分割步骤，将钝化膜作为掩模而从晶片的正面侧实施使用氟系气体的等离子蚀刻，对晶片沿着分割预定线进行分割；以及粘片膜去除步骤，将钝化膜作为掩模而从晶片的正面侧实施使用氧系气体的等离子蚀刻，去除粘片膜的沿着分割预定线的一部分或全部。

Description

器件芯片的制造方法
技术领域
本发明涉及器件芯片的制造方法，对在正面侧具有多个器件的晶片进行加工而制造出与各器件对应的多个器件芯片。
背景技术
在对组装到各种电子设备中的器件芯片进行制造时，首先，在由多条分割预定线(间隔道)划分的晶片的各区域内形成IC(Integrated Circuit：集成电路)等器件。将该晶片例如利用切削装置或激光加工装置等沿着分割预定线切断，从而得到与各器件对应的多个器件芯片。
但是，在使用上述的切削装置的器件芯片的制造方法中，由于利用旋转的切削刀具将晶片击碎并切断，所以容易在器件芯片中产生亏缺(崩边)等破损，其抗折强度往往不足。并且，由于必须使切削刀具分别切入多条分割预定线，所以直至加工完成需要比较长的时间。
与此相对，在使用激光加工装置的器件芯片的制造方法中，由于不用以机械方式切削晶片便将晶片切断，所以能够抑制亏缺等的产生，提高抗折强度，切断所需的宽度(切削裕度)也变小(变窄)。但是，在该制造方法中，由于相邻的芯片的间隔变窄，所以在进行搬送等时有时芯片会彼此接触而产生亏缺等破损。
近年来，还提出了利用等离子蚀刻将晶片切断的制造方法(例如，参照专利文献1、2)。在该制造方法中，由于能够通过等离子蚀刻对晶片整体进行一次性加工，所以即使晶片的直径变大或器件(器件芯片)的尺寸变小，也不必延长加工所需的时间。并且，由于并不是以机械方式切削晶片，所以还能够抑制亏缺等的产生，提高抗折强度。
专利文献1：日本特开2006-114825号公报
专利文献2：日本特开2009-187975号公报
但是，在利用上述的等离子蚀刻将晶片切断的制造方法中，需要在晶片上形成抗蚀剂掩模，该抗蚀剂掩模用于保护器件芯片不受等离子的影响。由于为了进行抗蚀剂掩模的形成会使用容易增加成本的光刻等方法，所以在该制造方法中，无法将器件芯片的价格抑制得足够低。
并且，在上述的制造方法中较多地采用的使用氟系气体的等离子蚀刻中，无法对用于芯片接合的粘片膜(DAF：Die Attach Film)进行加工。因此，在粘片膜被粘贴于晶片的情况下，需要另外利用切削装置或激光加工装置将重叠于分割预定线的粘片膜去除。
发明内容
本发明是鉴于该问题点而完成的，其目的在于，提供器件芯片的制造方法，能够低成本地制造出粘贴有粘片膜的器件芯片。
根据本发明的一个方式，提供器件芯片的制造方法，对在由设定成格子状的分割预定线划分的正面侧的各区域内具有器件并在该正面侧形成有覆盖该器件的钝化膜的晶片进行加工而制造出与该器件对应的多个器件芯片，该器件芯片的制造方法的特征在于，具有如下的步骤：钝化膜去除步骤，沿着该分割预定线将该钝化膜去除；晶片支承步骤，在晶片的背面上粘贴粘片膜，并且使安装于环状的框架的划片带隔着该粘片膜对该晶片进行支承；晶片分割步骤，在实施了该钝化膜去除步骤和该晶片支承步骤之后，将该钝化膜作为掩模而从该晶片的该正面侧实施使用氟系气体的等离子蚀刻，将该晶片沿着该分割预定线分割成各个器件芯片，并且使该粘片膜沿着该分割预定线露出；以及粘片膜去除步骤，在实施了该晶片分割步骤之后，将该钝化膜作为掩模而从该晶片的该正面侧实施使用氧系气体的等离子蚀刻，去除该粘片膜的沿着该分割预定线的一部分或全部。
在上述的本发明的一个方式中，在该钝化膜去除步骤中，也可以沿着该分割预定线照射对于该晶片具有吸收性的波长的激光束，在该晶片的该正面侧形成槽，从而沿着该分割预定线将该钝化膜去除。
并且，在上述的本发明的一个方式中，在该钝化膜去除步骤中，也可以使切削刀具沿着该分割预定线切入，在该晶片的该正面侧形成槽，从而沿着该分割预定线将该钝化膜去除。
并且，在上述的本发明的一个方式中，该划片带也可以具有伸展性，该器件芯片的制造方法还具有如下的粘片膜断裂步骤：在实施了该粘片膜去除步骤之后，通过对该划片带进行伸展，从而使该粘片膜沿着该分割预定线断裂。
在本发明的一个方式的器件芯片的制造方法中，将晶片的正面侧的钝化膜沿着分割预定线去除，在晶片的背面上粘贴粘片膜，之后，将该钝化膜作为掩模而从正面侧实施使用氟系气体的等离子蚀刻，接着，将钝化膜作为掩模而从正面侧实施使用氧系气体的等离子蚀刻，因此不需要如以往方法那样形成抗蚀剂掩模。
并且，通过使用氟系气体的等离子蚀刻将晶片沿着分割预定线去除，通过使用氧系气体的等离子蚀刻将粘片膜的一部分沿着分割预定线去除，因此不需要通过其他方法将重叠于分割预定线的粘片膜去除。因此，根据本发明的一个方式的器件芯片的制造方法，能够低成本地制造出粘贴有粘片膜的器件芯片。
附图说明
图1的(A)是示意性地示出钝化膜去除步骤后的晶片的例子的立体图，图1的(B)是示意性地示出钝化膜去除步骤后的晶片的例子的剖视图。
图2的(A)是用于说明钝化膜去除步骤的第1方式的剖视图，图2的(B)是用于说明钝化膜去除步骤的第2方式的剖视图。
图3的(A)是用于说明晶片支承步骤的立体图，图3的(B)是用于说明晶片支承步骤的剖视图。
图4是示意性地示出在等离子蚀刻中使用的等离子蚀刻装置的结构例的局部剖视图。
图5的(A)是用于说明晶片分割步骤的剖视图，图5的(B)是用于说明粘片膜去除步骤的剖视图，图5的(C)是用于说明粘片膜断裂步骤的剖视图。
标号说明
11：晶片；11a：正面；11b：背面；11c：槽；11d：切口(切开口)；13：分割预定线(间隔道)；15：器件；17：钝化膜；17a：钝化膜；17b：一部分；19：粘片膜；21：划片带；23：框架；25：器件芯片；27：粘片膜；2：激光照射单元；2a：激光束；4：切削刀具；6：等离子蚀刻装置；8：处理空间；10：真空腔；10a：底壁；10b：上壁；10c：第1侧壁；10d：第2侧壁；10e：第3侧壁；12：开口；14：门；16：开闭机构；18：气缸；20：活塞杆；22：支架；24：排气口；26：排气单元；28：下部电极；30：上部电极；32：保持部；34：支承部；36：开口；38：绝缘部件；40：高频电源；42：工作台；42a：吸引路；42b：电极；44：吸引路；46：吸引源；48：冷却流路；50：制冷剂导入路；52：制冷剂循环单元；54：制冷剂排出路；56：气体喷出部；58：支承部；60：开口；62：绝缘部件；64：高频电源；66：升降机构；68：支承臂；70：喷出口；72：气体流路；74：气体流路；76：SF6提供源；78：C4F8提供源；80：O2提供源；82：控制单元。
具体实施方式
参照附图对本发明的一个方式的实施方式进行说明。在本实施方式的器件芯片的制造方法中，对在由分割预定线划分的正面侧的各区域内具有器件的晶片进行加工而制造出与各器件对应的器件芯片。另外，在该晶片的正面侧设置有覆盖器件的钝化膜，各器件被该钝化膜保护。
具体来说，首先，沿着分割预定线将覆盖器件的钝化膜从晶片去除(钝化膜去除步骤)。然后，在晶片的背面上粘贴粘片膜，并且使安装于环状的框架的划片带隔着粘片膜对晶片进行支承(晶片支承步骤)。
之后，将钝化膜作为掩模而从晶片的正面侧实施使用氟系气体的等离子蚀刻，将晶片沿着分割预定线分割成各个器件芯片，并且使粘片膜沿着分割预定线露出(晶片分割步骤)。
接着，将钝化膜作为掩模而从晶片的正面侧实施使用氧系气体的等离子蚀刻，去除粘片膜的沿着分割预定线的一部分或全部(粘片膜去除步骤)。以下，对本实施方式的器件芯片的制造方法进行详述。
在本实施方式的器件芯片的制造方法中，首先，进行钝化膜去除步骤，沿着分割预定线将覆盖器件的钝化膜从晶片去除。图1的(A)是示意性地示出钝化膜去除步骤后的晶片11的立体图，图1的(B)是示意性地示出钝化膜去除步骤后的晶片11的剖视图。
如图1的(A)和图1的(B)所示，晶片11例如由硅(Si)等材料形成为圆盘状。该晶片11的正面11a侧被呈格子状设定的分割预定线(间隔道)13划分成多个区域，在各区域中设置有IC(Integrated Circuit)等器件15。
并且，在晶片11的正面11a侧形成有覆盖器件15的钝化膜17。例如，使用氧化硅(SiO2)、氮化硅(SiN)、氧化氮化硅(SiOxNy)等材料形成钝化膜17，以上材料对于使用氟系气体的等离子蚀刻和使用氧系气体的等离子蚀刻具有某种程度的耐性。
该钝化膜17的一部分被沿着分割预定线13而去除。也就是说，在晶片11的正面11a侧，存在覆盖各器件15的多个钝化膜17a。图2的(A)是用于说明沿着分割预定线13去除钝化膜17的钝化膜去除步骤的第1方式的剖视图。
如图2的(A)所示，在第1方式中，从配置于晶片11的正面11a侧的激光照射单元2照射对于晶片11具有吸收性的波长的激光束2a(烧蚀加工)。更具体来说，沿着分割预定线13照射激光束2a，在晶片11的正面11a侧形成槽11c。由此，沿着分割预定线13的钝化膜17的一部分17b被去除，覆盖各器件15的多个钝化膜17a残留。
图2的(B)是用于说明沿着分割预定线13去除钝化膜17的钝化膜去除步骤的第2方式的剖视图。如图2的(B)所示，在第2方式中，使旋转的切削刀具4沿着分割预定线13切入，在晶片11的正面11a侧形成槽11c。由此，沿着分割预定线13的钝化膜17的一部分17b被去除，覆盖各器件15的多个钝化膜17a残留。
另外，在本实施方式中，使用由硅等材料形成为圆盘状的晶片11，但晶片11的材质、形状、构造、大小等没有限制。只要晶片11构成为至少能够通过使用氟系气体的等离子蚀刻进行加工即可。
并且，钝化膜17的材质、构造、厚度等也没有限制。只要钝化膜17至少对使用氟系气体的等离子蚀刻和使用氧系气体的等离子蚀刻具有耐性即可。同样，器件15的种类、数量、形状、构造、大小、配置等也没有限制。
在钝化膜去除步骤之后，进行晶片支承步骤，使安装于环状的框架的划片带支承晶片。图3的(A)是用于说明晶片支承步骤的立体图，图3的(B)是用于说明晶片支承步骤的剖视图。
在晶片支承步骤中，首先，在晶片11的背面11b粘贴粘片膜(DAF：Die AttachFilm)19。粘片膜19例如是直径比晶片11稍大的圆形的膜，具有规定的粘接力。主要使用聚酰亚胺类树脂或环氧类树脂来形成该粘片膜19。但是，粘片膜19的材质、形状、构造、大小等没有限制。
之后，将直径比设置于晶片11的背面11b侧的粘片膜19大的圆形的划片带21的中央部分粘贴在该粘片膜19上。同时，将划片带21的外周部分粘贴在围绕晶片11和粘片膜19的环状的框架23上。
即，使安装于环状的框架23的划片带21隔着粘片膜19对晶片11进行支承。另外，在本实施方式中，在钝化膜去除步骤之后进行晶片支承步骤，但也可以在钝化膜去除步骤之前进行晶片支承步骤。
在钝化膜去除步骤和晶片支承步骤之后，进行晶片分割步骤，通过使用氟系气体的等离子蚀刻将晶片11沿着分割预定线13分割成各个器件芯片。图4是示意性地示出在等离子蚀刻中使用的等离子蚀刻装置6的结构例的局部剖视图，图5的(A)是用于说明晶片分割步骤的剖视图。另外，在图4中，将一部分构成要素用功能块示出。
如图4所示，等离子蚀刻装置6具有形成处理空间8的真空腔10。真空腔10形成为长方体状，其包含底壁10a、上壁10b、第1侧壁10c、第2侧壁10d、第3侧壁10e以及第4侧壁(未图示)，在第2侧壁10d上设置有用于对晶片11进行搬入、搬出的开口12。
在开口12的外侧设置有用于对开口12进行开闭的门14。该门14通过配置在其下方的开闭机构16来进行上下移动。开闭机构16包含气缸18和活塞杆20。气缸18经由支架22固定在真空腔10的底壁10a上，活塞杆20的前端与门14的下部连结。
利用开闭机构16将门14打开，从而能够通过开口12将晶片11搬入到真空腔10的处理空间8中，或者将晶片11从真空腔10的处理空间8搬出。在真空腔10的底壁10a形成有排气口24。该排气口24与真空泵等排气单元26连接。
下部电极28和上部电极30以对置的方式配置在真空腔10的处理空间8中。下部电极28由导电性的材料形成，包含圆盘状的保持部32和从保持部32的下表面中央向下方延伸的圆柱状的支承部34。
支承部34在形成于真空腔10的底壁10a的开口36中穿过。在开口36内，在底壁10a与支承部34之间配置有环状的绝缘部件38，真空腔10与下部电极28被绝缘。下部电极28在真空腔10的外部与高频电源40连接。
在保持部32的上表面形成有凹部，在该凹部中设置有用于保持晶片11的绝缘性的工作台42。在工作台42中形成有吸引路42a，该吸引路42a经由形成于下部电极28的内部的吸引路44等与吸引源46连接。
在工作台42的内部埋入有多个电极42b。例如，通过对该电极42b提供电力，从而对各电极42b与晶片11之间作用电子力(代表性的是静电引力)而能够对晶片11进行吸附、保持。当真空腔10的处理空间8被减压时，无法利用吸引源46的负压来保持晶片11。因此，使用该电子力来保持晶片11。
并且，在保持部32的内部形成有冷却流路48。冷却流路48的一端经由形成于支承部34的制冷剂导入路50而与制冷剂循环单元52连接，冷却流路48的另一端经由形成于支承部34的制冷剂排出路54而与制冷剂循环单元52连接。当使该制冷剂循环单元52进行动作时，制冷剂按照制冷剂导入路50、冷却流路48、制冷剂排出路54的顺序流动，对下部电极28进行冷却。
上部电极30由导电性的材料形成，其包含圆盘状的气体喷出部56和从气体喷出部56的上表面中央向上方延伸的圆柱状的支承部58。支承部58从形成于真空腔10的上壁10b的开口60中穿过。在开口60内，在上壁10b与支承部58之间配置有环状的绝缘部件62，真空腔10与上部电极30被绝缘。
上部电极30在真空腔10的外部与高频电源64连接。并且，在支承部56的上端部安装有与升降机构66连结的支承臂68，通过该升降机构66和支承臂68使上部电极30上下移动。
在气体喷出部56的下表面设置有多个喷出口70。该喷出口70经由形成于气体喷出部56的气体流路72和形成于支承部58的气体流路74与SF6(氟系气体)提供源76、C4F8提供源78以及O2(氧系气体)提供源80连接。由该SF6提供源76、C4F8提供源78、O2提供源80、气体流路72、74以及喷出口70构成将气体导入到真空腔10内的气体导入部。
开闭机构16、排气单元26、高频电源40、吸引源46、制冷剂循环单元52、高频电源64、升降机构66、SF6提供源76、C4F8提供源78以及O2提供源80等与控制单元82连接。
例如，从排气单元26向控制单元82通知与处理空间8的压力相关的信息。并且，从制冷剂循环单元52向控制单元82通知与制冷剂的温度相关的信息(即，与下部电极28的温度相关的信息)。
此外，从SF6提供源76、C4F8提供源78、O2提供源80向控制单元82通知与各气体的流量相关的信息。控制单元82根据这些信息以及由用户输入的其他信息等而输出用于控制上述各构成要素的控制信号。
在晶片分割步骤中，首先，利用开闭机构16使门14下降。接着，通过开口12将被划片带21支承的晶片11搬入到真空腔10的处理空间8中，并载置在下部电极28的工作台42上。具体来说，以使正面11a侧位于上方的方式将晶片11载置在工作台42上。
另外，在搬入晶片11时，利用升降机构66使上部电极30上升。之后，使吸引源46的负压发挥作用。同时，对电极42b提供电力。由此，晶片11被固定在工作台42上。另外，在将晶片11固定于工作台42之后，可以将吸引源46的负压切断。
并且，利用开闭机构16使门14上升而将处理空间8密封。接着，利用升降机构66使上部电极30下降，以便使上部电极30和下部电极28处于适合等离子蚀刻的规定的位置关系。然后，使排气单元26进行动作，对处理空间8进行减压。
当在该状态下一边以规定的流量提供蚀刻用的气体一边对下部电极28和上部电极30提供规定的高频电力时，在下部电极28和上部电极30之间产生包含自由基和离子的等离子。其结果是，未被作为掩模而发挥功能的钝化膜17a覆盖的晶片11的正面11a侧暴露在该等离子中。
在本实施方式的晶片分割步骤中，反复进行蚀刻、保护膜形成和清洁这三个步骤，如图5的(A)所示，沿着分割预定线13形成从晶片11的正面11a到背面11b的切口(切开口)11d。
在蚀刻的步骤中，一边从SF6提供源76按照规定的流量(例如，1000sccm)提供SF6(氟系气体)，一边对下部电极28和上部电极30赋予规定的高频电力(例如，下部电极28为100W，上部电极30为2600W)。并且，将处理空间8的压力保持为大致恒定(例如，180mTorr)。
由此，能够将晶片11的未被钝化膜17a覆盖的区域暴露在以SF6为原料的自由基和离子等的等离子中而将该区域去除。另外，蚀刻的时间(暴露在等离子中的时间)被设为不会将切口11d的侧壁过度去除的程度。例如，可以为6.0秒左右。
在保护膜形成的步骤中，一边从C4F8提供源78按照规定的流量(例如，700sccm)提供C4F8，一边对下部电极28和上部电极30赋予规定的高频电力(例如，下部电极28为50W，上部电极30为2600W)。并且，将处理空间8的压力保持为大致恒定(例如，60mTorr)。
由此，能够使氟系材料堆积在切口11d中而形成保护膜。由该氟系的材料形成的保护膜对使用SF6等的等离子蚀刻具有某种程度的耐性。另外，保护膜形成的时间(堆积的时间)没有特别的限制，但当保护膜过厚时，无法通过清洁的工序将形成于切口11d的底部的保护膜完全去除。因此，堆积时间例如可以为2.0秒左右。
在清洁的步骤中，一边从SF6提供源76按照规定的流量(例如，1000sccm)提供SF6，一边对下部电极28和上部电极30赋予规定的高频电力(例如，下部电极28为250W，上部电极30为2600W)。并且，将处理空间8的压力保持为大致恒定(例如，180mTorr)。
当增大提供给下部电极28的电力时，等离子蚀刻的各向异性提高。由此，能够通过以SF6为原料的自由基及离子等的等离子将形成于切口11d的底部的保护膜去除，仅使保护膜存留在侧壁上。其结果是，能够在蚀刻的步骤中沿深度方向对切口11d进行加工。另外，清洁的时间根据保护膜的厚度等来设定，例如可以为1.5秒左右。
当沿着分割预定线13将晶片11分割成各个器件芯片25并使粘片膜19的上表面19a在切口11d的底部露出时，结束晶片分割步骤。另外，在该晶片分割步骤中，由于使用SF6等氟系气体来产生等离子，所以粘片膜19几乎不被加工。
因此，在晶片分割步骤之后，进行粘片膜去除步骤，通过使用氧系气体的等离子蚀刻来去除粘片膜19的沿着分割预定线13的一部分或全部。图5的(B)是用于说明粘片膜去除步骤的剖视图。
在粘片膜去除步骤中，一边从O2提供源70按照规定的流量(例如，200sccm)提供O2(氧系气体)，一边对下部电极28和上部电极30赋予规定的高频电力(例如，下部电极28为0W，上部电极30为3500W)。并且，将处理空间8的压力保持为大致恒定(例如，5mTorr)。
由此，能够将在切口11d的底部露出的粘片膜19暴露在包含臭氧(O3)的等离子中而去除其一部分或全部。在该粘片膜去除步骤中，可以将在切口11d的底部露出的粘片膜19全部去除而将粘片膜19断开，也可以如图5的(B)所示，将粘片膜19的一部分去除而形成凹部19b。
当在粘片膜去除步骤中在粘片膜19上形成了凹部19b的情况下，接着，可以进行粘片膜断裂步骤，对划片带21进行伸展而使粘片膜19沿着分割预定线13断裂。不过，在该情况下，需要使用具有伸展性的划片带21。
图5的(C)是用于说明粘片膜断裂步骤的剖视图。在该粘片膜断裂步骤中，沿着晶片11的径向对划片带21进行伸展(扩展)而对粘片膜19施加晶片11的径向的力。
如上述那样，在本实施方式中，在粘片膜19上形成有凹部19b。因此，当对划片带21进行伸展而对粘片膜19施加径向的力时，粘片膜19以凹部19b为起点发生断裂。也就是说，粘片膜19沿着分割预定线13被分割成与各器件芯片25对应的粘片膜27。由此，完成了粘贴有粘片膜27的器件芯片25。
另外，在晶片分割步骤和粘片膜去除步骤中作为掩模使用的钝化膜17a仍残留在器件芯片25上，对器件15进行保护。即，在本实施方式中，将成为器件芯片25的一部分的钝化膜17a用作晶片分割步骤和粘片膜去除步骤的掩模。
如以上那样，在本实施方式的器件芯片的制造方法中，将晶片11的正面11a侧的钝化膜17沿着分割预定线13去除，并在晶片11的背面11b上粘贴粘片膜19，之后，将该钝化膜17作为掩模而从正面11a侧实施使用氟系气体的等离子蚀刻，然后，将钝化膜17作为掩模而从正面11a侧实施使用氧系气体的等离子蚀刻，因此不需要如以往的方法那样形成抗蚀剂掩模。
并且，在使用氟系气体的等离子蚀刻中将晶片11沿着分割预定线13去除，在使用氧系气体的等离子蚀刻中将粘片膜19的一部分沿着分割预定线13去除，因此也不需要通过其他方法将重叠于分割预定线13的粘片膜19去除。因此，根据本发明的一个方式的器件芯片的制造方法，能够低成本地制造出粘贴有粘片膜27的器件芯片25。
另外，本发明并不限定于上述实施方式的记载，能够进行各种变更而实施。例如，也可以在晶片支承步骤之前通过磨削等方法使晶片11变薄。在该情况下，能够形成较薄的器件芯片25，并且还能够缩短晶片分割步骤所需的时间。
并且，在上述实施方式的晶片分割步骤中，反复进行蚀刻、保护膜形成和清洁这三个步骤，但在本发明的晶片分割步骤中，至少能够通过使用氟系气体的等离子蚀刻将晶片11沿着分割预定线13分割即可。
另外，上述实施方式的构造、方法等能够在不脱离本发明的目的的范围内适当变更而实施。

Claims (4)

1.一种器件芯片的制造方法，对在由设定成格子状的分割预定线划分的正面侧的各区域内具有器件并在该正面侧形成有覆盖该器件的钝化膜的晶片进行加工而制造出与该器件对应的多个器件芯片，该钝化膜至少对使用氟系气体的等离子蚀刻和使用氧系气体的等离子蚀刻具有耐性，该器件芯片的制造方法的特征在于，具有如下的步骤：
钝化膜去除步骤，沿着该分割预定线将该钝化膜去除；
晶片支承步骤，在晶片的背面上粘贴粘片膜，并且使安装于环状的框架的划片带隔着该粘片膜对该晶片进行支承；
晶片分割步骤，在实施了该钝化膜去除步骤和该晶片支承步骤之后，将该钝化膜作为掩模而从该晶片的该正面侧实施使用氟系气体的等离子蚀刻，将该晶片沿着该分割预定线分割成各个器件芯片，并且使该粘片膜沿着该分割预定线露出；以及
粘片膜去除步骤，在实施了该晶片分割步骤之后，仍然将该钝化膜作为掩模而从该晶片的该正面侧实施使用氧系气体的等离子蚀刻，去除该粘片膜的沿着该分割预定线的一部分或全部。
2.根据权利要求1所述的器件芯片的制造方法，其特征在于，
在该钝化膜去除步骤中，沿着该分割预定线照射对于该晶片具有吸收性的波长的激光束，在该晶片的该正面侧形成槽，从而沿着该分割预定线将该钝化膜去除。
3.根据权利要求1所述的器件芯片的制造方法，其特征在于，
在该钝化膜去除步骤中，使切削刀具沿着该分割预定线切入，在该晶片的该正面侧形成槽，从而沿着该分割预定线将该钝化膜去除。
4.根据权利要求1至3中的任意一项所述的器件芯片的制造方法，其特征在于，
该划片带具有伸展性，
该器件芯片的制造方法还具有如下的粘片膜断裂步骤：在实施了该粘片膜去除步骤之后，通过对该划片带进行伸展，从而使该粘片膜沿着该分割预定线断裂。
CN201810324299.4A 2017-04-19 2018-04-12 器件芯片的制造方法 Active CN108735667B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017082561A JP6903375B2 (ja) 2017-04-19 2017-04-19 デバイスチップの製造方法
JP2017-082561 2017-04-19

Publications (2)

Publication Number Publication Date
CN108735667A CN108735667A (zh) 2018-11-02
CN108735667B true CN108735667B (zh) 2023-12-15

Family

ID=63854692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810324299.4A Active CN108735667B (zh) 2017-04-19 2018-04-12 器件芯片的制造方法

Country Status (6)

Country Link
US (1) US10468303B2 (zh)
JP (1) JP6903375B2 (zh)
KR (1) KR102512596B1 (zh)
CN (1) CN108735667B (zh)
SG (1) SG10201802809TA (zh)
TW (1) TWI744503B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
JP7281709B2 (ja) * 2019-05-30 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2022082361A (ja) * 2020-11-20 2022-06-01 パナソニックＩｐマネジメント株式会社 素子チップの製造方法、およびプラズマ処理方法
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1569931A (en) * 1976-04-14 1980-06-25 Ates Componenti Elettron Manufacture of semiconductor devices
EP1418617A2 (en) * 2002-11-05 2004-05-12 Shinko Electric Co. Ltd. Semiconductor device and method of manufacturing the same
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
CN103582943A (zh) * 2011-06-15 2014-02-12 应用材料公司 多步骤和非对称塑形的激光束划线
CN103903974A (zh) * 2012-12-26 2014-07-02 株式会社迪思科 晶片的加工方法
JP2015133438A (ja) * 2014-01-15 2015-07-23 株式会社ディスコ ウェーハの分割方法
CN105359256A (zh) * 2013-07-02 2016-02-24 应用材料公司 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
CN106057738A (zh) * 2015-04-17 2016-10-26 株式会社迪思科 晶片的分割方法
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
JP2017059766A (ja) * 2015-09-18 2017-03-23 株式会社ディスコ ウエーハの加工方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP5224837B2 (ja) 2008-02-01 2013-07-03 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US10020285B2 (en) * 2014-09-04 2018-07-10 Infineon Technologies Austria Ag Method of producing a semiconductor device and a semiconductor device
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1569931A (en) * 1976-04-14 1980-06-25 Ates Componenti Elettron Manufacture of semiconductor devices
EP1418617A2 (en) * 2002-11-05 2004-05-12 Shinko Electric Co. Ltd. Semiconductor device and method of manufacturing the same
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
CN103582943A (zh) * 2011-06-15 2014-02-12 应用材料公司 多步骤和非对称塑形的激光束划线
CN103903974A (zh) * 2012-12-26 2014-07-02 株式会社迪思科 晶片的加工方法
CN105359256A (zh) * 2013-07-02 2016-02-24 应用材料公司 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
JP2015133438A (ja) * 2014-01-15 2015-07-23 株式会社ディスコ ウェーハの分割方法
CN106057738A (zh) * 2015-04-17 2016-10-26 株式会社迪思科 晶片的分割方法
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
JP2017059766A (ja) * 2015-09-18 2017-03-23 株式会社ディスコ ウエーハの加工方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Also Published As

Publication number Publication date
CN108735667A (zh) 2018-11-02
US20180308755A1 (en) 2018-10-25
JP2018182179A (ja) 2018-11-15
TW201903872A (zh) 2019-01-16
TWI744503B (zh) 2021-11-01
KR102512596B1 (ko) 2023-03-21
US10468303B2 (en) 2019-11-05
SG10201802809TA (en) 2018-11-29
KR20180117545A (ko) 2018-10-29
JP6903375B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
CN108735667B (zh) 器件芯片的制造方法
JP2006179768A (ja) 半導体チップの製造方法
JP2003179005A (ja) 半導体素子分離方法及び半導体素子分離装置
JP2018137405A (ja) 素子チップおよびその製造方法
US9368406B2 (en) Method for manufacturing semiconductor chip
JP6524534B2 (ja) 素子チップの製造方法
CN110364482B (zh) 晶片的加工方法
CN110364481B (zh) 晶片的加工方法
JP6564669B2 (ja) デバイスの製造方法
CN107180787B (zh) 元件芯片及其制造方法
KR100995024B1 (ko) 반도체 웨이퍼의 가공방법
JP7170261B2 (ja) 素子チップの製造方法
JP7139065B2 (ja) ウェーハの加工方法
JP2017055013A (ja) デバイスの製造方法
JP2015220366A (ja) ウェーハの加工方法
JP6573803B2 (ja) 半導体ウエーハの分割方法
TWI846946B (zh) 晶圓加工方法
JP7210100B2 (ja) ウェーハの加工方法
JP7229631B2 (ja) ウェーハの加工方法
US11456213B2 (en) Processing method of wafer
JP7213477B2 (ja) 素子チップの製造方法
JP2006324367A (ja) プラズマエッチング装置
JP2006032465A (ja) 半導体ウェハの分割方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant