CN108733529B - Axi交叉开关的间插功能的验证方法与装置 - Google Patents

Axi交叉开关的间插功能的验证方法与装置 Download PDF

Info

Publication number
CN108733529B
CN108733529B CN201710258450.4A CN201710258450A CN108733529B CN 108733529 B CN108733529 B CN 108733529B CN 201710258450 A CN201710258450 A CN 201710258450A CN 108733529 B CN108733529 B CN 108733529B
Authority
CN
China
Prior art keywords
transmitted
data
identifier
data packet
data packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710258450.4A
Other languages
English (en)
Other versions
CN108733529A (zh
Inventor
张晓辉
王朋宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Loongson Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Loongson Technology Corp Ltd filed Critical Loongson Technology Corp Ltd
Priority to CN201710258450.4A priority Critical patent/CN108733529B/zh
Publication of CN108733529A publication Critical patent/CN108733529A/zh
Application granted granted Critical
Publication of CN108733529B publication Critical patent/CN108733529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明实施例提供一种AXI交叉开关的间插功能的验证方法与装置。该方法包括:向待测AXI交叉开关发送第一间插数据,接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识;根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包;确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同;若相同,则确定所述待测AXI交叉开关的间插功能正常,进而实现对待测AXI交叉开关的间插功能的准确验证。

Description

AXI交叉开关的间插功能的验证方法与装置
技术领域
本发明实施例涉及计算机技术,尤其涉及一种AXI交叉开关的间插功能的验证方法与装置。
背景技术
AXI(Advanced eXtensible Interface,高级可扩展接口)是一种总线协议,主要描述了主设备和从设备之间的数据传输方式,在一个主设备与多个从设备之间进行交互的过程中需要设置AXI交叉开关,该AXI交叉开关起到路由的作用,即根据不同的传输数据所携带的标识,将不同传输数据发送给对应的设备,进而完成数据的交叉传输。
在实际使用时,当不同的从设备在同一时间向同一主设备发送不同的数据时,不同从设备对应的数据可以以间插数据的形式在AXI总线中进行传输。例如,从设备A向主设备B传输数据的过程中,从设备C也开始向主设备B传输数据,此时,两个数据在AXI总线中以间插数据的形式进行传输,即从设备A的传输数据和从设备C的传输数据均以BEAT数据包为单位按照时间顺序在AXI总线中进行交叉排列传输。该间插数据通过AXI交叉开关传输到主设备,主设备根据间插数据中每个BEAT数据包携带的标识,获得从设备A对应的数据和从设备C对应的数据。
由上述可知,为了保证AXI交叉开关可以准确地接收和传输间插数据,则AXI交叉开关的间插功能必须正常。但是,现有技术在AXI交叉开关的开发生产过程中,没有对AXI交叉开关的间插功能进行验证,进而无法保证AXI交叉开关可以准确地收发间插数据。
发明内容
本发明实施例提供一种AXI交叉开关的间插功能的验证方法与装置,用于解决现有技术在AXI交叉开关的开发生产过程中,没有对AXI交叉开关的间插功能进行验证,进而无法保证AXI交叉开关可以准确地收发间插数据的问题。
第一方面,本发明实施例提供一种AXI交叉开关的间插功能的验证方法,包括:
向待测AXI交叉开关发送第一间插数据,所述第一间插数据为将至少两个待传输数据包拆分成多个待传输BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列获得的,其中,所述待传输数据包对应的每个待传输BEAT数据包携带所述待传输数据包的标识;
接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识;
根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包;
确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同;
若相同,则确定所述待测AXI交叉开关的间插功能正常。
在第一方面的一种可能的实现方式中,所述向待测AXI交叉开关发送第一间插数据之前,所述方法还包括:
根据预设的控制指令,获取所述第一间插数据,所述控制指令用于指示获取所述第一间插数据的方式,所述方式包括通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
在第一方面的另一种可能的实现方式中,所述根据预设的控制指令,获取所述第一间插数据,具体包括:
根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求,每个读请求携带所述读请求的标识和所述读请求的地址;
接收所述待测AXI交叉开关发送的所述至少两个读请求,并根据每个所述读请求的地址获取每个所述读请求对应的待传输数据包,其中,每个待传输数据包括多个携带所述待传输数据包的标识的待传输BEAT数据包,所述待传输数据包的标识为所述读请求的标识;
根据每个待传输数据包,获得所述第一间插数据。
在第一方面的另一种可能的实现方式中,所述根据每个待传输数据包,获得所述第一间插数据之前,所述方法还包括:
根据所述读请求的标识,为每个读请求设置一个第一缓冲区,所述第一缓冲区包括所述读请求的标识;
所述根据每个待传输数据包,获得所述第一间插数据,具体包括:
根据每个待传输数据包携带的所述读请求的标识,将所述待传输数据包保存至所述读请求的标识对应的第一缓冲区中;
将每个第一缓冲区中保存的所述待传输数据包拆分成多个待传输BEAT数据包;
根据预设的读取顺序,从每个所述第一缓冲区中读取待传输BEAT数据包,获得所述第一间插数据;所述读取顺序指示出从不同的读请求的标识对应的第一缓冲区中读取所述待传输BEAT数据包的顺序。
在第一方面的另一种可能的实现方式中,所述已传输数据包的标识为所述读请求的标识;所述根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求之前,所述方法还包括:
根据所述读请求的标识,为每个读请求设置一个第二缓冲区,所述第二缓冲区包括所述读请求的标识和所述读请求的地址;
所述根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包,具体包括:
根据所述不同的第二缓冲区所对应的读请求的标识、每个已传输BEAT数据包的读请求的标识以及每个第二缓冲区中所保存的所述读请求的地址,获得属于同一个读请求的标识的已传输数据包。
在第一方面的另一种可能的实现方式中,所述方法还包括:
根据当前时刻发送的所述第一间插数据中每个待传输BEAT数据包携带的待传输数据包的标识,获得当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目;
根据当前时刻接收的所述第二间插数据中每个已传输BEAT数据包携带的已传输数据包的标识,获得当前时刻每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目;
判断同一个标识下的所述第一数目是否与所述第二数目相等且均等于预设阈值;
若是,则根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包。
第二方面,本发明实施例提供一种AXI交叉开关的间插功能的验证装置,包括:
发送模块,用于向待测AXI交叉开关发送第一间插数据,所述第一间插数据为将至少两个待传输数据包拆分成多个待传输BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列获得的,其中,所述待传输数据包对应的每个待传输BEAT数据包携带所述待传输数据包的标识;
接收模块,用于接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识;
处理模块。用于根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包;
判断模块,用于确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同;
确定模块,用于所述判断模块判断待传输数据包和所述已传输数据包相同时,确定所述待测AXI交叉开关的间插功能正常。
在第二方面的一种可能的实现方式中,所述装置还包括获取模块,
所述获取模块,用于根据预设的控制指令,获取所述第一间插数据,所述控制指令用于指示获取所述第一间插数据的方式,所述方式包括通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
在第二方面的另一种可能的实现方式中,所述发送模块,还用于根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求,每个读请求携带所述读请求的标识和所述读请求的地址;
所述接收模块,还用于接收所述待测AXI交叉开关发送的所述至少两个读请求;
所述获取模块,具体用于根据每个所述读请求的地址获取每个所述读请求对应的待传输数据包,并根据每个待传输数据包,获得所述第一间插数据;其中,每个待传输数据包括多个携带所述待传输数据包的标识的待传输BEAT数据包,所述待传输数据包的标识为所述读请求的标识。
在第二方面的另一种可能的实现方式中,所述装置还包括第一设置模块,所述获取模块包括第一保存单元、拆分单元和获取单元;
所述第一设置模块,用于在所述获取模块根据每个待传输数据包获得所述第一间插数据之前,根据所述读请求的标识,为每个读请求设置一个第一缓冲区,所述第一缓冲区包括所述读请求的标识;
所述第一保存单元,用于根据每个待传输数据包携带的所述读请求的标识,将所述待传输数据包保存至所述读请求的标识对应的第一缓冲区中;
所述拆分单元,用于将每个第一缓冲区中保存的所述待传输数据包拆分成多个待传输BEAT数据包;
所述获取单元,用于根据预设的读取顺序,从每个所述第一缓冲区中读取待传输BEAT数据包,获得所述第一间插数据;所述读取顺序指示出从不同的读请求的标识对应的第一缓冲区中读取所述待传输BEAT数据包的顺序。
在第二方面的另一种可能的实现方式中,所述装置还包括第二设备模块,
第二设备模块,用于在所述发送模块根据预设的控制指令向所述待测AXI交叉开关发送至少两个读请求之前,根据所述读请求的标识,为每个读请求设置一个第二缓冲区,所述第二缓冲区包括所述读请求的标识和所述读请求的地址;所述已传输数据包的标识为所述读请求的标识;
所述处理模块,具体用于根据所述不同的第二缓冲区所对应的读请求的标识、每个已传输BEAT数据包的读请求的标识以及每个第二缓冲区中所保存的所述读请求的地址,获得属于同一个读请求的标识的已传输数据包。
在第二方面的另一种可能的实现方式中,所述获取模块,还用于根据当前时刻发送的所述第一间插数据中每个待传输BEAT数据包携带的待传输数据包的标识,获得当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目;并根据当前时刻接收的所述第二间插数据中每个已传输BEAT数据包携带的已传输数据包的标识,获得当前时刻每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目;
所述判断模块,还用于判断同一个标识下的所述第一数目是否与所述第二数目相等且均等于预设阈值;
所述处理模块,用于在所述判断模块确定同一个标识下的所述第一数目与所述第二数目相等且均等于预设阈值时,则根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包。
本发明实施例提供的AXI交叉开关的间插功能的验证方法与装置,通过向待测AXI交叉开关发送第一间插数据,接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包,并确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同,若相同,则确定所述待测AXI交叉开关的间插功能正常。进而实现对待测AXI交叉开关的间插功能准确验证,提高了AXI交叉开关的工作可靠性,同时本实施例的方法适用于任何型号的AXI交叉开关,具有较好的复用性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的AXI交叉开关的间插功能的验证方法实施例一的流程示意图;
图2为本发明提供的AXI交叉开关的间插功能的验证方法实施例二的流程示意图;
图2a为UVM验证平台示意图;
图3为本发明提供的AXI交叉开关的间插功能的验证方法实施例四的流程示意图;
图4为本发明提供的AXI交叉开关的间插功能的验证装置实施例一的结构示意图;
图5为本发明提供的AXI交叉开关的间插功能的验证装置实施例二的结构示意图;
图6为本发明提供的AXI交叉开关的间插功能的验证装置实施例三的结构示意图;
图7为本发明提供的AXI交叉开关的间插功能的验证装置实施例四的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
随着芯片规模的增大,芯片的验证的工作量已经占到整个芯片研发周期的70%到80%,因此,提高芯片验证的效率已变得至关重要。
本发明提供的AXI交叉开关的间插功能的验证方法,适用于AXI交叉开关的验证阶段,例如适用于UVM(Universal Verification Methodology)验证平台,可以准确验证AXI交叉开间的间插功能,进而提高了AXI交叉开关的可靠性。
需要说明的是,本文中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明提供的AXI交叉开关的间插功能的验证方法实施例一的流程示意图。本实施涉及的是向待测AXI交叉开关发送第一间插数据,接收通过待测AXI交叉开关的第二间插数据,判断第一间插数据对应的待传输数据包与第二间插数据对应的已传输数据包是否相同进而确定待测AXI交叉开关的间插功能是否正常的具体过程。如图1所示,本实施例可以包括:
S101、向待测AXI交叉开关发送第一间插数据,所述第一间插数据为将至少两个待传输数据包拆分成多个待传输BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列获得的,其中,所述待传输数据包对应的每个待传输BEAT数据包携带所述待传输数据包的标识;
本实施例的执行主体可以是具有验证AXI交叉开关的间插功能的验证装置(以下简称验证装置),该验证装置可以为测试设备的一部分,也可以是单独的设备。
本实施例中,不同的待传输数据包携带不同的待传输数据包的标识,将每个待传输数据包拆分成BEAT粒度的BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列,形成第一间插数据,进而使得第一间插数据包括多个携带不同的待传输数据包的标识的待传输BEAT数据包。
例如,假设待传输数据包A的标识为a,待传输数据包A包括3个待传输BEAT数据包,每个待传输BEAT数据包携带待传输数据包A的标识a,此时待传输数据包A对应的3个待传输BEAT数据包可以记为{1a,2a,3a}。假设待传输数据包B的标识为b,待传输数据包B包括4个待传输BEAT数据包,每个待传输BEAT数据包携带待传输数据包B的标识b,此时待传输数据包B对应的4个待传输BEAT数据包可以记为{1b,2b,3b,4b},其下标为待传输数据包的标识。这样,根据待传输数据包A和待传输数据包B获得的第一间插数据可以是将待传输数据包A中的每个待传输BEAT数据包和待传输数据包B中的每个待传输BEAT数据包按照地址顺序交叉排列获得的,例如获得第一间插数据可以是:1a、1b、2a、2b、3a、3b、4b,也可以是:1b、1a、2a、2b、3a、3b、4b,或者是1b、2b、1a、2a、3b、3a、4b等。
需要说明的是,上述将不同的待传输数据包的待传输BEAT数据包进行交叉排列获得第一间插数据的排列方式可以是随机,只要保证属于同一个待传输数据包的待传输BEAT数据包在第一间插数据中的排列顺序与地址顺序一致即可。例如待传输数据包A包括的3个待传输BEAT数据包的地址顺序为{1a,2a,3a},则在第一间插数据中上述3个待传输BEAT数据包的排列顺序依然为1a、2a、3a。
可选的,上述待传输数据包的标识可以是待传输数据包的地址,第一间插数据包可以根据携带的地址,将属于同一地址的待传输BEAT数据包根据传输时间排列,进而获得该地址(即待传输数据包的标识)对应的待传输数据包。可选的,该待传输数据包的标识还可以是请求的标识,例如当第一间插数据为根据读请求获得的时,该待传输数据包的标识可以是读请求的标识,其具体过程在下列的具体实施例中阐述,在此不再赘述。
S102、接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识。
S103、根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包。
具体的,本实施例的待测AXI交叉开关起到数据转接的过程,即将验证装置发出的第一间插数据再发送给验证装置,在此过程中,对第一间插数据不做任何处理。当待测AXI交叉开关的间插功能正常时,该待测AXI交叉开关可以将第一间插数据完整地发送给验证装置。当该待测AXI交叉开关的间插功能不正常时,则该待测AXI交叉开关无法将第一间插数据正确地发送给验证装置,例如发给验证装置的间插数据丢失第一间插数据中的部分信息等。因此,验证装置可以根据待测AXI交叉开关收发间插数据的完整情况来判断该待测AXI交叉开关的间插功能是否正常。
验证装置接收待测AXI交叉开关根据第一间插数据获得的第二间插数据,由于该第二间插数据由第一间插数据获得,因此,该第二间插数据包括第一间插数据的所有信息,即第二间插数据包括多个不同的已传输数据包的标识对应的已传输BEAT数据包。验证装置根据第二间插数据中的每个已传输BEAT数据包的已传输数据包的标识,获取属于同一个已传输数据包的标识的已传输BEAT数据包,进而形成已传输数据包。
S104、确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同。
S105、若相同,则确定所述待测AXI交叉开关的间插功能正常。
验证装置根据上述方法获得每个待传输数据包的标识对应的待传输数据包和每个已传输数据包的标识对应的已传输数据包。接着,验证每个标识相同(即待传输数据包的标识和已传输数据包的标识相同)的待传输数据包和已传输数据包是否相同,若相同,则确定该待测AXI交叉开关的间插功能正常。例如,验证装置对待传输数据包中的待传输BEAT数据包与已传输数据包中的已传输BEAT数据包按照地址顺序逐一匹配,若每个地址对应的待传输BEAT数据包与已传输BEAT数据包相同,则说明待传输数据包与已传输数据包相同。
若相同标识的待传输数据包和已传输数据包不相同,则确定该待测AXI交叉开关的间插功能不正常。进一步的,本实施例的验证装置可以显示该待测AXI交叉开关的错误代码的位置,例如当待测AXI交叉开关的代码为为RTL(Register Transfer Level,暂存器转移层次)代码时,验证装置可以显示RTL代码的错误代码段。
本发明实施例提供的AXI交叉开关的间插功能的验证方法,通过向待测AXI交叉开关发送第一间插数据,接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包,并确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同,若相同,则确定所述待测AXI交叉开关的间插功能正常。进而实现对待测AXI交叉开关的间插功能准确验证,提高了AXI交叉开关的工作可靠性,同时本实施例的方法适用于任何型号的AXI交叉开关,具有较好的复用性。
在本发明的一种可能的实现方式中,在上述S101之前,本实施例可以根据S100的方法获取第一间插数据:
S100、根据预设的控制指令,获取所述第一间插数据,所述控制指令用于指示获取所述第一间插数据的方式,所述方式包括通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
具体的,验证装置向待测AXI交叉开关发送第一间插数据之前,需要根据预设的控制指令获取该第一间插数据,例如验证装置可以通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
验证装置从预设的传输数据包集合中获取第一间插数据的具体过程可以是,验证装置根据预设的控制指令,获得至少两个待传输数据包。例如,验证装置中保存有不同的待传输数据包,当验证装置接收到控制指令后获取至少两个待传输数据包。接着,验证装置将获取的至少两个待传输数据包进行拆分,拆分成BEAT粒度的待传输BEAT数据包,并根据不同的待传输BEAT数据包携带的待传输数据包的标识,将待传输BEAT数据包进行交叉排列,获得所述第一间插数据。可选的,验证装置还可以根据其他的方法获取第一间插数据,例如操作人员直接向验证装置输入第一间插数据。
图2为本发明提供的AXI交叉开关的间插功能的验证方法实施例二的流程示意图。在上述实施例的基础上,本实施例涉及的是当获取第一间插数据的方法为通过向所述待测AXI交叉开关发送读请求获取时,验证装置确定待测AXI交叉开关是否正常的具体过程。如图2所示,本实施例的方法可以包括:
S201、根据所述读请求的标识,为每个读请求设置一个第二缓冲区,所述第二缓冲区包括所述读请求的标识和所述读请求的地址。
在验证装置中设置有多个第二缓冲区,在不同的第二缓冲区中保持有不同的读请求的地址和标识。在验证装置向待测AXI交叉开关发送至少两个读请求之前,验证装置需要获取不同的第二缓冲区所对应的读请求的标识。
S202、根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求,每个读请求携带所述读请求的标识和所述读请求的地址。
S203、接收所述待测AXI交叉开关发送的所述至少两个读请求,并根据每个所述读请求的地址获取每个所述读请求对应的待传输数据包,其中,每个待传输数据包括多个携带所述待传输数据包的标识的待传输BEAT数据包,所述待传输数据包的标识为所述读请求的标识。
在本实施例中,验证装置模拟两个设备(即设备A和设备B),即模拟设备A通过待测AXI交叉开关向设备B发送至少两个读请求。具体的,验证装置(相当于设备A)根据预设的控制指令,向待测的AXI交叉开关发送至少两个读请求,待测AXI交叉开关接收该至少两个读请求后再将该至少两个读请求发送给验证装置(相当于设备B)。验证装置(相当于设备B)根据每个读请求的地址获取每个读请求对应的待传输数据包。每个待传输数据包携带其对应的读请求的标识,每个待传输数据包中的每个BEAT数据包也携带对应的读请求的标识,即在本实施例在,待传输数据包的标识为读请求的标识。
可选的,本实施例的待传输数据包还可以包括每个读请求的地址。
S204、根据每个待传输数据包,获得所述第一间插数据。
验证装置(相当于设备B)将每个待传输数据包拆分成BEAT粒度的BEAT数据包,每个BEAT数据包携带其对应的读请求的标识,对携带不同的读请求标识的数据包进行交叉排列,获得第一间插数据。可选的,验证装置还可以根据其他的方法获取第一间插数据,本实施例对此不做限制,只要是验证装置根据每个待传输数据包获取的即可。
在本实施例的一种可能的实现方式中,本实施例的验证装置还根据所述读请求的标识,为每个读请求设置一个第一缓冲区,所述第一缓冲区包括所述读请求的标识。即本实施例的验证装置设置有多个第一缓冲区,不同的第一缓冲区用于保存不同待传输数据包,其中不同第一缓冲区包括不同的读请求的标识。
在这样情况下,则上述S204具体可以包括:
S2041、根据每个待传输数据包携带的所述读请求的标识,将所述待传输数据包保存至所述读请求的标识对应的第一缓冲区中。
S2042、将每个第一缓冲区中保存的所述待传输数据包拆分成多个待传输BEAT数据包。
S2043、根据预设的读取顺序,从每个所述第一缓冲区中读取待传输BEAT数据包,获得所述第一间插数据;所述读取顺序指示出从不同的读请求的标识对应的第一缓冲区中读取所述待传输BEAT数据包的顺序。
具体的,将根据每个读请求获取的待传输数据包保存至对应的第一缓存区中,并将每个缓冲区中的待传输数据包拆分成多个待传输BEAT数据包。其中,每个传输BEAT数据包携带其所属的标识,并且同一个标识的传输BEAT数据包在缓冲区中按照地址顺序排列。
接着,验证装置根据预设读取顺序从每个第一缓冲区中按照地址顺序读取待传输BEAT数据包,由于读取顺序为从不同的第一缓冲区中读取待传输BEAT数据包的顺序,因此根据读取顺序获得的待传输BEAT数据包即可形成第一间插数据。
S205、向待测AXI交叉开关发送第一间插数据。
S206、接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据。
验证装置(相当于设备B)将第一间插数据通过待测的AXI交叉开关发送给验证装置(相当于设备A)。此时,由于不确定待测AXI交叉开关的间插功能是否正常,因此,将通过待测AXI交叉开关的间插数据记为第二间插数据。该第二间插数据中包括携带不同的已传输数据包的标识的BEAT数据包。
可选的,上述第一间插数据和第二间插数据可以包括每个读请求的地址。验证装置根据每个已传输数据包的标识的BEAT数据包,获得每个已传输数据包的标识对应的已传输数据包。接着,验证装置判断同一个标识对应的待传输数据包和已传输数据包是否相同,进而确定待测AXI交叉开关的间插功能是否正常。
S207、根据所述不同的第二缓冲区所对应的读请求的标识、每个已传输BEAT数据包的读请求的标识以及每个第二缓冲区中所保存的所述读请求的地址,获得属于同一个读请求的标识的已传输数据包。
验证装置(相当于设备A)根据第二间插数据中携带的已传输BEAT数据包的传输顺序和每个已传输BEAT数据包携带的已传输数据包的标识(该已传输数据包的标识也为读请求的标识),将已传输数据包的标识对应的已传输BEAT数据包保存到已传输数据包的标识对应的第二缓冲区中,并与该第二缓冲区保存的读请求的地址一起构成已传输数据包。该已传输数据包包括不同的读请求对应的读数据和读地址。根据该方法可以获得属于同一个读请求的标识的已传输数据包。
下面举例对上述各步骤进行进一步阐释:
假设本实施例的验证模块为如图2a所示的UVM验证平台,该UVM验证平台包括Master VIP(主验证模块)、Slave VIP(从验证模块)和Scoreboard(计分板)。将待测AXI交叉开关的RTL代码写入DUT(Design Under Test,待测试模块)中,此时DUT相当于待测AXI交叉开关,使用UVM验证平台对DUT的间插功能进行验证。其中,Master VIP可以是用Systemverilog(***verilog)语言编写,包括transactor(转发器)、driver1(驱动器1)、receiver(接收器)及一些反馈buffers(缓冲区)。Slave VIP则是基于UVM的验证环境,包括monitor(监视器)、sequencer(序列器)和driver2(驱动器2)等标准组件。
假设Master VIP发送两个读请求,在driver1中定义两个buffer分别为buffer0和buffer1,用于分别存放两个读请求的地址。transactor根据预设的控制指令,生成两个读请求,并将两个读请求发送给driver1。driver1将每个读请求的地址分别保存在上述buffer0和buffer1中。接着,driver1将两个读请求发给DUT,DUT再将两个读请求发送给Slave VIP。Slave VIP中的monitor根据读请求的地址,获得读请求的地址对应的读数据,将每个读数据记为每个读请求的标识对应的待传输数据包。同时,Slave VIP的driver2中定义两个buffer分别为buffer2和buffer3,monitor通过sequencer将每个待传输数据包发送给driver2,driver2将这两个待传输数据包分别保存在buffer2和buffer3中。对buffer2和buffer3中保存的待传输数据包拆分成待传输BEAT数据包,其中每个待传输BEAT数据包携带其所属的待传输数据包的标识。driver2根据预设的读取顺序从buffer2和buffer3中读取待传输BEAT数据,例如driver2均匀交叉从buffer2和buffer3中读取待传输BEAT数据,进而成第一间插数据。该第一间插数据中不包括读请求的地址。
接着,driver2将第一间插数据发送给DUT,DUT根据该第一间插数据获得第二间插数据(如果DUT正常则第一间插数据与第二间插数据完全相同,若DUT的间插功能不正常,则DUT可能丢失第一间插数据中的部分数据,或者改变第一间插数据)。DUT将第二间插数据发送给Master VIP中的driver1,driver1根据第二间插数据中的每个已传输BEAT数据包携带的已传输数据包的标识,将每个已传输BEAT数据包保存到对应的buffer中,并与buffer中保存的读请求的地址构成已传输数据包。driver1通过receiver将已传输数据包发送给scoreboard中的master_compare(主对比模块),以使master_compare判断待传输数据包和已传输数据包是否相同,若相同,则显示DUT的间插功能正常,若不相同,则显示DUT中的RTL的错误位置,以便工作人员进行修改。
本发明实施例提供的AXI交叉开关的间插功能的验证方法,通过向待测AXI交叉开关发送至少两个读请求来获取第一间插数据,进而丰富了获取第一间插数据的形式。
图3为本发明提供的AXI交叉开关的间插功能的验证方法实施例四的流程示意图。本实施例涉及的是判断待传输数据包和已传输数据包是否完成传输的具体过程。如图3所示,在上述S103之前,本实施例的方法可以包括:
S301、根据当前时刻发送的所述第一间插数据中每个待传输BEAT数据包携带的待传输数据包的标识,获得当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目。
在本实施例中,验证装置在第一间插数据全部发送给待测AXI交叉开关和待测AXI交叉开关完全将第二间插数据发送给验证装置后,验证装置才判断待传输数据包与已传输数据包是否相同,进而避免了由于第一间插数据或者第二间插数据没有传输完而造成的待传输数据包与已传输数据包不相同,造成对待测AXI交叉开关的间插功能判断不准确的问题产生。
S302、根据当前时刻接收的所述第二间插数据中每个已传输BEAT数据包携带的已传输数据包的标识,获得当前时刻每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目。
S303、判断同一个标识下的所述第一数目是否与所述第二数目相等且均等于预设阈值。
S304、若是,则根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包。
验证装置,判断当前时刻同一个标识对应的第一目标是否与第二数目相同且等于预设阈值时,若不相同,则说明待测AXI交叉开关丢失了对应的第一间插数据中的待传输BEAT数据包或者改变了第一间插数据,即可确定待测AXI交叉开关的间插功能不正常。验证装置判断当前时刻同一个标识对应的第一目标和第二数目相同且等于预设阈值时,才执行上述S103的步骤:判断所述待传输数据包和所述已传输数据包是否相同。
参照上述例子,假设该验证装置为如图2a所示的UVM验证平台,则Slave VIP中的monitor监测当前时刻DUT传输的第一间插数据中的同一个待传输数据包的标识对应的待传输BEAT数据包的第一数目。待第一数目等于预设阈值时,driver2的rlast信号置起,说明第一间插数据传输完成。接着,将待传输数据包和第一数目发送给scoreboard中的slave-check(从检测模块)。同时,Master VIP中的driver1监测接收到的第二间插数据中的同一个已传输数据包的标识对应的已传输BEAT数据包的第二数目。待第二数目等于预设阈值时,driver1的rlast信号置起,说明第二间插数据传输完成,同时将已传输数据包和第二数目发送给scoreboard中的slave-compare,以使slave-compare判断同一个标识下的第一数目是否与第二数目相同。若slave-compare判断同一个标识下的第一数目与第二数目相同且等于预设阈值时,再根据所从属的已传输数据包的标识,将多个已传输BEAT数据包整理成至少两个已传输数据包,并判断同一标识对应的待传输数据包与已传输数据包是否相同,进而提高了判断待测AXI交叉开关的间插功能的可靠性。
本发明实施例的AXI交叉开关的间插功能的验证方法,通过获取当前时刻传输的第一间插数据中同一个待传输数据包的标识的待传输BEAT数据包的第一数目和当前时刻传输的第二间插数据中同一个已传输数据包的标识的已传输BEAT数据包的第二数目,在判断同一标识下得第一数目与第二数目相同且等于预设阈值时,才判断待传输数据包与已传输数据包是否相同,进而提高了判断待测AXI交叉开关的间插功能的可靠性。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
图4为本发明提供的AXI交叉开关的间插功能的验证装置实施例一的结构示意图。本实施例的验证装置可以通过软件、硬件或者软硬结合的方式实现。如图4所示,本实施例的验证装置可以包括:
发送模块10,用于向待测AXI交叉开关发送第一间插数据,所述第一间插数据为将至少两个待传输数据包拆分成多个待传输BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列获得的,其中,所述待传输数据包对应的每个待传输BEAT数据包携带所述待传输数据包的标识。
接收模块20,用于接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识。
处理模块30,用于根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包。
判断模块40,用于确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同。
确定模块50,用于所述判断模块40判断待传输数据包和所述已传输数据包相同时,确定所述待测AXI交叉开关的间插功能正常。
本实施例的验证装置,可以用于执行上述所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
图5为本发明提供的AXI交叉开关的间插功能的验证装置实施例二的结构示意图。在上述实施例的基础上,本实施例的装置还可以包括:
获取模块60,用于根据预设的控制指令,获取所述第一间插数据,所述控制指令用于指示获取所述第一间插数据的方式,所述方式包括通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
在本实施例的一种可能的实现方式中,发送模块10,还用于根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求,每个读请求携带所述读请求的标识和所述读请求的地址;
所述接收模块20,还用于接收所述待测AXI交叉开关发送的所述至少两个读请求;
所述获取模块60,具体用于根据每个所述读请求的地址获取每个所述读请求对应的待传输数据包,并根据每个待传输数据包,获得所述第一间插数据;其中,每个待传输数据包括多个携带所述待传输数据包的标识的待传输BEAT数据包,所述待传输数据包的标识为所述读请求的标识。
本实施例的验证装置,可以用于执行上述所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
图6为本发明提供的AXI交叉开关的间插功能的验证装置实施例三的结构示意图。在上述实施例的基础上,所述装置还包括第一设置模块70,所述获取模块60包括第一保存单元61、拆分单元62和获取单元63;
所述第一设置模块70,用于在所述获取模块根据每个待传输数据包获得所述第一间插数据之前,根据所述读请求的标识,为每个读请求设置一个第一缓冲区,所述第一缓冲区包括所述读请求的标识;
所述第一保存单元61,用于根据每个待传输数据包携带的所述读请求的标识,将所述待传输数据包保存至所述读请求的标识对应的第一缓冲区中;
所述拆分单元62,用于将每个第一缓冲区中保存的所述待传输数据包拆分成多个待传输BEAT数据包;
所述获取单元63,用于根据预设的读取顺序,从每个所述第一缓冲区中读取待传输BEAT数据包,获得所述第一间插数据;所述读取顺序指示出从不同的读请求的标识对应的第一缓冲区中读取所述待传输BEAT数据包的顺序。
本实施例的验证装置,可以用于执行上述所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
图7为本发明提供的AXI交叉开关的间插功能的验证装置实施例四的结构示意图。在上述实施例的基础上,所述装置还包括第二设备模块80,
第二设备模块80,用于在所述发送模块根据预设的控制指令向所述待测AXI交叉开关发送至少两个读请求之前,根据所述读请求的标识,为每个读请求设置一个第二缓冲区,所述第二缓冲区包括所述读请求的标识和所述读请求的地址;所述已传输数据包的标识为所述读请求的标识;
所述处理模块30,具体用于根据所述不同的第二缓冲区所对应的读请求的标识、每个已传输BEAT数据包的读请求的标识以及每个第二缓冲区中所保存的所述读请求的地址,获得属于同一个读请求的标识的已传输数据包。
进一步的,所述获取模块60,还用于根据当前时刻发送的所述第一间插数据中每个待传输BEAT数据包携带的待传输数据包的标识,获得当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目;并根据当前时刻接收的所述第二间插数据中每个已传输BEAT数据包携带的已传输数据包的标识,获得当前时刻每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目;
所述判断模块40,还用于判断同一个标识下的所述第一数目是否与所述第二数目相等且均等于预设阈值;
所述处理模块30,用于在所述判断模块40确定同一个标识下的所述第一数目与所述第二数目相等且均等于预设阈值时,则根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包。
本实施例的验证装置,可以用于执行上述所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种高级可扩展接口AXI交叉开关的间插功能的验证方法,其特征在于,包括:
向待测AXI交叉开关发送第一间插数据,所述第一间插数据为将至少两个待传输数据包拆分成多个待传输BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列获得的,其中,所述待传输数据包对应的每个待传输BEAT数据包携带所述待传输数据包的标识;
接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识;
获取当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目和每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目;
判断同一个标识下的所述第一数目是否与所述第二数目相等且均等于预设阈值,若是,则根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包;
确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同;
若相同,则确定所述待测AXI交叉开关的间插功能正常。
2.根据权利要求1所述的方法,其特征在于,所述向待测AXI交叉开关发送第一间插数据之前,所述方法还包括:
根据预设的控制指令,获取所述第一间插数据,所述控制指令用于指示获取所述第一间插数据的方式,所述方式包括通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
3.根据权利要求2所述的方法,其特征在于,所述根据预设的控制指令,获取所述第一间插数据,具体包括:
根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求,每个读请求携带所述读请求的标识和所述读请求的地址;
接收所述待测AXI交叉开关发送的所述至少两个读请求,并根据每个所述读请求的地址获取每个所述读请求对应的待传输数据包,其中,每个待传输数据包括多个携带所述待传输数据包的标识的待传输BEAT数据包,所述待传输数据包的标识为所述读请求的标识;
根据每个待传输数据包,获得所述第一间插数据。
4.根据权利要求3所述的方法,其特征在于,所述根据每个待传输数据包,获得所述第一间插数据之前,所述方法还包括:
根据所述读请求的标识,为每个读请求设置一个第一缓冲区,所述第一缓冲区包括所述读请求的标识;
所述根据每个待传输数据包,获得所述第一间插数据,具体包括:
根据每个待传输数据包携带的所述读请求的标识,将所述待传输数据包保存至所述读请求的标识对应的第一缓冲区中;
将每个第一缓冲区中保存的所述待传输数据包拆分成多个待传输BEAT数据包;
根据预设的读取顺序,从每个所述第一缓冲区中读取待传输BEAT数据包,获得所述第一间插数据;所述读取顺序指示出从不同的读请求的标识对应的第一缓冲区中读取所述待传输BEAT数据包的顺序。
5.根据权利要求3所述的方法,其特征在于,所述已传输数据包的标识为所述读请求的标识;
所述根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求之前,所述方法还包括:
根据所述读请求的标识,为每个读请求设置一个第二缓冲区,所述第二缓冲区包括所述读请求的标识和所述读请求的地址;
所述根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包,具体包括:
根据不同的第二缓冲区所对应的读请求的标识、每个已传输BEAT数据包的读请求的标识以及每个第二缓冲区中所保存的所述读请求的地址,获得属于同一个读请求的标识的已传输数据包。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述获得当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目和每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目,包括:
根据当前时刻发送的所述第一间插数据中每个待传输BEAT数据包携带的待传输数据包的标识,获得当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目;
根据当前时刻接收的所述第二间插数据中每个已传输BEAT数据包携带的已传输数据包的标识,获得当前时刻每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目。
7.一种高级可扩展接口AXI交叉开关的间插功能的验证装置,其特征在于,包括:
发送模块,用于向待测AXI交叉开关发送第一间插数据,所述第一间插数据为将至少两个待传输数据包拆分成多个待传输BEAT数据包,并将不同待传输数据包对应的待传输BEAT数据包按照地址顺序进行交叉排列获得的,其中,所述待传输数据包对应的每个待传输BEAT数据包携带所述待传输数据包的标识;
接收模块,用于接收所述待测AXI交叉开关根据所述第一间插数据获得的第二间插数据,所述第二间插数据包括多个已传输BEAT数据包,每个已传输BEAT数据包携带所从属的已传输数据包的标识;
获取模块,用于获取当前时刻每个待传输数据包的标识对应的待传输BEAT数据包的第一数目和每个所述已传输数据包的标识对应的已传输BEAT数据包的第二数目;
判断模块,用于判断同一个标识下的所述第一数目是否与所述第二数目相等且均等于预设阈值;
处理模块,用于在所述判断模块确定同一个标识下的所述第一数目与所述第二数目相等且均等于预设阈值时,根据所述所从属的已传输数据包的标识,将所述多个已传输BEAT数据包整理成至少两个已传输数据包;
判断模块,用于确定所述至少两个待传输数据包与所述至少两个已传输数据包是否相同;
确定模块,用于所述判断模块判断待传输数据包和所述已传输数据包相同时,确定所述待测AXI交叉开关的间插功能正常。
8.根据权利要求7所述的装置,其特征在于,所述获取模块,还用于根据预设的控制指令,获取所述第一间插数据,所述控制指令用于指示获取所述第一间插数据的方式,所述方式包括通过向所述待测AXI交叉开关发送读请求获取、或者从预设的传输数据包集合中获取。
9.根据权利要求8所述的装置,其特征在于,
所述发送模块,还用于根据预设的控制指令,向所述待测AXI交叉开关发送至少两个读请求,每个读请求携带所述读请求的标识和所述读请求的地址;
所述接收模块,还用于接收所述待测AXI交叉开关发送的所述至少两个读请求;
所述获取模块,具体用于根据每个所述读请求的地址获取每个所述读请求对应的待传输数据包,并根据每个待传输数据包,获得所述第一间插数据;其中,每个待传输数据包括多个携带所述待传输数据包的标识的待传输BEAT数据包,所述待传输数据包的标识为所述读请求的标识。
10.根据权利要求9所述的装置,其特征在于,所述装置还包括第一设置模块,所述获取模块包括第一保存单元、拆分单元和获取单元;
所述第一设置模块,用于在所述获取模块根据每个待传输数据包获得所述第一间插数据之前,根据所述读请求的标识,为每个读请求设置一个第一缓冲区,所述第一缓冲区包括所述读请求的标识;
所述第一保存单元,用于根据每个待传输数据包携带的所述读请求的标识,将所述待传输数据包保存至所述读请求的标识对应的第一缓冲区中;
所述拆分单元,用于将每个第一缓冲区中保存的所述待传输数据包拆分成多个待传输BEAT数据包;
所述获取单元,用于根据预设的读取顺序,从每个所述第一缓冲区中读取待传输BEAT数据包,获得所述第一间插数据;所述读取顺序指示出从不同的读请求的标识对应的第一缓冲区中读取所述待传输BEAT数据包的顺序。
CN201710258450.4A 2017-04-19 2017-04-19 Axi交叉开关的间插功能的验证方法与装置 Active CN108733529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710258450.4A CN108733529B (zh) 2017-04-19 2017-04-19 Axi交叉开关的间插功能的验证方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710258450.4A CN108733529B (zh) 2017-04-19 2017-04-19 Axi交叉开关的间插功能的验证方法与装置

Publications (2)

Publication Number Publication Date
CN108733529A CN108733529A (zh) 2018-11-02
CN108733529B true CN108733529B (zh) 2021-08-10

Family

ID=63924817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710258450.4A Active CN108733529B (zh) 2017-04-19 2017-04-19 Axi交叉开关的间插功能的验证方法与装置

Country Status (1)

Country Link
CN (1) CN108733529B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112257381B (zh) * 2020-10-26 2024-01-12 广州安凯微电子股份有限公司 一种AXI Crossbar设计电路验证方法和***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110706A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd AXIプロトコルを適用したNoCシステム
CN101950279A (zh) * 2010-09-30 2011-01-19 华为技术有限公司 均衡数据信息流量的方法、总线***和译码器
CN103530211A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种基于uvm平台的pcie回环自检测的方法
CN105095254A (zh) * 2014-05-07 2015-11-25 深圳市中兴微电子技术有限公司 一种实现数据一致性的方法及装置
CN102801600B (zh) * 2011-05-24 2016-04-20 清华大学 片上网络中缓存一致性的维护方法和片上网络路由

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064774B (zh) * 2013-01-16 2016-08-10 北京君正集成电路股份有限公司 一种应用于嵌入式***的总线监控方法及装置
CN105912492B (zh) * 2016-04-01 2019-05-14 西北工业大学 Axi互联总线的扩展方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110706A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd AXIプロトコルを適用したNoCシステム
CN101950279A (zh) * 2010-09-30 2011-01-19 华为技术有限公司 均衡数据信息流量的方法、总线***和译码器
CN102801600B (zh) * 2011-05-24 2016-04-20 清华大学 片上网络中缓存一致性的维护方法和片上网络路由
CN103530211A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种基于uvm平台的pcie回环自检测的方法
CN105095254A (zh) * 2014-05-07 2015-11-25 深圳市中兴微电子技术有限公司 一种实现数据一致性的方法及装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AXI协议中的模棱两可的含义的解释;南方铁匠;《https://blog.csdn.net/hit_shaoqi/article/details/53243173》;20161120;全文 *
IP可重用的AMBA AXI总线验证平台设计与实现;侯秋菊等;《计算机工程与设计》;20080416;第1713页至1753页 *
侯秋菊等.IP可重用的AMBA AXI总线验证平台设计与实现.《计算机工程与设计》.2008,第1713页至1753页. *
面向SoC应用的AXI总线设计;任文婷;《中国优秀硕士学位论文全文数据库(信息科技辑)》;20150415;第I137-76页 *

Also Published As

Publication number Publication date
CN108733529A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
CN109634258B (zh) 一种用于硬件在环测试的总线报文校验方法、装置及***
KR101459867B1 (ko) 시스템 테스트 장치
KR101459868B1 (ko) 통신 테스트 장치 및 방법
CN111858306A (zh) 一种芯片验证方法、装置、芯片及存储介质
CN108628734B (zh) 一种功能程序调试方法和终端
CN111880508A (zh) 一种T-box参数自动标定和测试方法和装置
CN115184764A (zh) 一种芯片测试方法、装置、电子设备及存储介质
CN113133041B (zh) 动态间隔列控车载中车车通信功能的测试方法及装置
US9201750B2 (en) Test apparatus and test module
CN108733529B (zh) Axi交叉开关的间插功能的验证方法与装置
US20130231885A1 (en) Test apparatus and test module
CN110261758B (zh) 待测器件验证装置及相关产品
WO2011080667A1 (en) Method for providing a real time to an application running on a virtual platform
CN115345098B (zh) Soc验证方法、装置、电子设备及存储介质
US20130231886A1 (en) Test apparatus and test module
CN114666103B (zh) 可信度量装置、设备、***及可信身份认证方法
US9223670B2 (en) Test apparatus and test module
CN112989740B (zh) 一种仿真方法、装置、计算机设备和存储介质
CN114970428A (zh) 用于SoC中Flexray总线控制器的验证***及方法
CN112804115B (zh) 一种虚拟网络功能的异常检测方法、装置及设备
CN111240302B (zh) 一种信号验证方法、装置、电子设备及存储介质
JP2012113502A (ja) 半導体集積回路の検証装置
CN110347606B (zh) 一种自动化测试方法、装置、设备及存储介质
CN114444423B (zh) 基于验证平台的数据处理方法、***及电子设备
CN116436723B (zh) 总线识别方法、确定方法和执行方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Applicant after: Loongson Zhongke Technology Co.,Ltd.

Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant