CN108712787A - 多路并发下行的物联网LoRa基站 - Google Patents

Abstract

本发明公开了一种多路并发下行的物联网LoRa基站，包括LoRa无线数据传输单元、CPU核心处理单元、MCU核心处理单元、以太网数据传输单元和GPS定位单元；LoRa无线数据传输单元设有多路上行信道和多路下行信道，LoRa无线数据传输单元与CPU核心处理单元连接，CPU核心处理单元与GPS定位单元连接，CPU核心处理单元与MCU核心处理单元连接，MCU核心处理单元与LoRa无线数据传输单元连接，本发明不仅实现了全双工通信，还实现了双向对称８+8信道，另增加了２路下行信道，可以实现双向对等通信，减少丢包，通信可靠，降低重传，及时掉网判断，最终达到广域覆盖的能力，实现城市级覆盖。

Description

多路并发下行的物联网LoRa基站

技术领域

本发明涉及一种无线通信基站，具体涉及一种多路并发下行的物联网LoRa基站。

背景技术

在低功耗广域网（LPWAN）应用领域里，LoRa是最热门的技术之一。伴随着物联网低功耗长距离连接的需求，LoRa以其开放性和灵活性，使得嵌入式无线通信领域，发生了彻底的改变。LoRa技术融合了数字扩频、数字信号处理和前向纠错编码技术，用较低的功耗，实现远距离的传输，改变了传输功耗和传输距离之间的平衡，在以电池供电的无线通信场景中，采用LoRa作数据传输，优势十分明显，它给人们呈现了一个能实现远距离、长池寿命、大***容量、低硬件成本的全新通信技术，而这正是物联网(IOT)所需要的。

目前，普遍使用的LoRa基站(网关或集中器)，基本上是8+1信道的半双工基站，从信道数量上看，上行与下行严重不对称，从工作模式上看，都是半双工通信，即基站下行发送数据时，不能接收终端的上行数据包，下行１包数据的时间越长，丢包的可能性就越大，以SF12发送64字节的下行包为例，发送时间达到2.8秒，极易产生丢包。不对称的信道，终端的发送得不到应答，不能及时感知数据包是否传送成功，整个通信链路是开环的，通信极不可靠。在物联网中，终端发包频次本身就低，如果１个数据包丢失，就意味着１天，甚至更长时间没有数据，如果网络异常，或服务器重启，引起后续包校验出错，按照LoRaWAN规范，可能半个月，甚至更长时间没有感知道掉网，导致基于该数据的后续业务无法展开，所以整个***是不可靠的、不完备的。

发明内容

本发明所要解决的技术问题是针对上述现有技术的不足提供一种多路并发下行的物联网LoRa基站，本多路并发下行的物联网LoRa基站不仅实现了全双工通信，还实现了面向CLASS-A应用的双向对称８+8信道，而且还在此基础上，增加了２路下行信道，具有广播能力、支持CLASS-B、C的下行应用场景，实现双向对等通信，减少丢包，通信可靠，降低重传，及时掉网判断，最终达到广域覆盖的能力，实现城市级覆盖。

为实现上述技术目的，本发明采取的技术方案为：

一种多路并发下行的物联网LoRa基站，包括LoRa无线数据传输单元、CPU核心处理单元、MCU核心处理单元、以太网数据传输单元和GPS定位单元；

所述LoRa无线数据传输单元设有多路上行信道和多路下行信道，所述LoRa无线数据传输单元与所述CPU核心处理单元通过SPI总线连接，所述CPU核心处理单元连接有以太网数据传输单元，所述CPU核心处理单元与所述GPS定位单元连接，所述CPU核心处理单元与所述MCU核心处理单元连接，所述MCU核心处理单元与所述LoRa无线数据传输单元连接，所述GPS定位单元均与所述MCU核心处理单元和所述LoRa无线数据传输单元连接。

作为本发明进一步改进的技术方案，所述以太网数据传输单元包括无线以太网接口和有线以太网接口。

作为本发明进一步改进的技术方案，所述LoRa无线数据传输单元包括无线扩频芯片SX1301、无线扩频芯片SX1255、无线扩频芯片SX1278、功分器、滤波器、放大器、双工器和射频天线，所述CPU核心处理单元与所述无线扩频芯片SX1301连接，所述无线扩频芯片SX1301与多个所述无线扩频芯片SX1255连接，所述MCU核心处理单元与多个所述无线扩频芯片SX1278连接，多个所述无线扩频芯片SX1278与所述功分器连接，所述功分器与所述滤波器连接，所述滤波器与所述放大器连接，所述放大器和多个所述无线扩频芯片SX1255均与所述双工器连接，所述双工器和所述射频天线连接；

所述无线扩频芯片SX1301和无线扩频芯片SX1255用于通过双工器和射频天线接收终端发送的上行数据包，并发送上行数据包到CPU核心处理单元，所述CPU核心处理单元用于将上行数据包通过无线以太网接口或有线以太网接口上传到后台服务器，所述CPU核心处理单元用于接收后台服务器发送的下行数据包，并将下行数据包传输到MCU核心处理单元，MCU核心处理单元控制多路无线扩频芯片SX1278，并依次通过功分器、滤波器、放大器、双工器和射频天线将下行数据包发送到终端。

作为本发明进一步改进的技术方案，所述无线扩频芯片SX1255为2个，所述无线扩频芯片SX1278为10个。

作为本发明进一步改进的技术方案，所述LoRa无线数据传输单元设有8路上行信道和10路下行信道。

作为本发明进一步改进的技术方案，所述10路下行信道中的1路下行通道为下行广播信道，所述10路下行信道中的另1路下行信道用于发送后台服务器主动发起的下行请求LoRa数据包。

作为本发明进一步改进的技术方案，所述无线以太网接口采用无线网卡，所述有线以太网接口采用有线网卡。

作为本发明进一步改进的技术方案，所述GPS定位单元内包括GPS时钟同步单元，所述GPS时钟同步单元分别与CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元连接从而实现CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元的时钟同步。

作为本发明进一步改进的技术方案，还包括电源管理单元和复位管理单元，所述电源管理单元均与CPU核心处理单元和MCU核心处理单元连接，所述复位管理单元均与CPU核心处理单元和MCU核心处理单元连接。

作为本发明进一步改进的技术方案，所述复位管理单元采用硬件看门狗。

本发明的有益效果为：

（1）本发明多达 10路下行信道，同时发送数据包，下行能力是普通基站的10倍，真正同时满足CLASS-A、CLASS-B、CLASS-C三个应用场景的LoRa基站。

（2）本发明实现双向对称８+8信道，即8条上行信道和8条下行信道，有明确的下行信道，作为上行数据包的应答通道，提供应答服务；本发明还增加了２路下行信道，1路具有广播能力，提供精确的时间信息，提供当前可用信道等信息；1路支持CLASS-B、CLASS-C的下行应用场景，满足后台服务器针对主动发起的LoRa包下行请求。

（3）本发明采用CPU核心处理单元和MCU核心处理单元的双处理器协同工作，高效通信，条理清晰，产品整体性能稳定可靠。

（4）本发明采用无线以太网和有线以太网，平台网络通信的双链路设计，入网方式灵活。

（5）本发明采用的GPS定位单元为基站和终端提供对时，保持严格时间同步。

本发明构思奇巧，方案合理，实际验证效果好。将在低功耗的物联网行业内受到普遍欢迎，具有良好的市场前景，真正实现可用信道检测、动态网络切换，避免偿试入网，及时掉网判断，双向对等通信，减少丢包，降低重传，最终达到广域覆盖的能力，实现城市级覆盖。

附图说明

图1 为本发明的结构示意图。

图2为本发明的电路信号传输示意图。

图3为本发明的LoRa无线数据传输单元的逻辑结构示意图。

具体实施方式

下面根据图1至图3对本发明的具体实施方式作出进一步说明：

参见图1和图2，一种多路并发下行的物联网LoRa基站，包括LoRa无线数据传输单元、CPU核心处理单元、MCU核心处理单元、以太网数据传输单元和GPS定位单元，以太网数据传输单元包括无线以太网接口和有线以太网接口；所述LoRa无线数据传输单元设有多路上行信道和多路下行信道，实现全双工通信，所述LoRa无线数据传输单元与所述CPU核心处理单元通过SPI总线连接，所述CPU核心处理单元用于通过LoRa无线数据传输单元接收终端发送的上行数据包，所述CPU核心处理单元连接有无线以太网接口和有线以太网接口，所述CPU核心处理单元用于通过无线以太网接口和有线以太网接口将上行数据包发送到出去（发送到后台服务器），所述CPU核心处理单元与所述GPS定位单元连接，GPS定位单元向CPU核心处理单元发送UART信号，即提供LoRa基站的准确位置信息；所述CPU核心处理单元与所述MCU核心处理单元连接，CPU核心处理单元用于通过无线以太网接口和有线以太网接口接收下行数据包（后台服务器发送的下行数据包）并发送下行数据包到MCU核心处理单元，所述MCU核心处理单元与所述LoRa无线数据传输单元连接，MCU核心处理单元用于将下行数据包通过LoRa无线数据传输单元发送出去（发送到终端）；所述GPS定位单元均与所述MCU核心处理单元和所述LoRa无线数据传输单元连接，GPS定位单元分别向CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元发送PPS信号从而提供对时，保持严格时钟同步；还可以为LoRa基站与终端提供对时，保持严格时钟同步。LoRa无线数据传输单元连接的2个处理器（CPU核心处理单元、MCU核心处理单元）高度协同工作，LoRa基站具有１路有线、１路无线的双以太网传输通道；具有精准的GIS位置信息和时间信息。

参见图1和图3，本实施例中的所述LoRa无线数据传输单元包括无线扩频芯片SX1301、无线扩频芯片SX1255、无线扩频芯片SX1278、功分器、滤波器、放大器、双工器和射频天线，所述CPU核心处理单元与所述无线扩频芯片SX1301连接，所述无线扩频芯片SX1301与多个所述无线扩频芯片SX1255连接，所述MCU核心处理单元与多个所述无线扩频芯片SX1278连接，多个所述无线扩频芯片SX1278与所述功分器连接，所述功分器与所述滤波器连接，所述滤波器与所述放大器连接，所述放大器和多个所述无线扩频芯片SX1255均与所述双工器连接，所述双工器和所述射频天线连接；无线扩频芯片SX1301和无线扩频芯片SX1255通过双工器和射频天线接收终端发送的上行数据包，并发送上行数据包到CPU核心处理单元，CPU核心处理单元将上行数据包通过无线以太网接口或有线以太网接口上传到后台服务器，CPU核心处理单元接收后台服务器反馈的下行数据包或者后台服务器主动发出的下行数据包，并将下行数据包传输到MCU核心处理单元，MCU核心处理单元控制多路无线扩频芯片SX1278，并依次通过功分器、滤波器、放大器、双工器和射频天线将下行数据包发送到终端。所述无线扩频芯片SX1255为2个，实现８路上行无线接收信道，所述无线扩频芯片SX1278为10个，实现10路下行无线发射信道。本实施例采用10个分立的无线扩频芯片SX1278，使用功分器、滤波器、放大器，将多路发送信号，合并成１路，通过双工器，又进一步的将接收信号与发送信号合在一起，共用1个射频天线。

本实施例中的无线扩频芯片SX1301、SX1255、SX1278，具有抗干扰能力强，传播距离远，功耗低等特点；SX1301与SX1255组合，实现８路上行无线接收信道，多片SX1278的组合，在物理上实现10路下行无线发射信道，其中8路下行无线发射通道与8路上行无线接收信道对应，即在以CLASS-A通信模式应用的场景中，每１个上行包，都可以有１个与之相应的下行应答包。LoRa无线数据传输单元设有8路上行信道和10路下行信道，除去CLASS-A应用中的８路下行包，还有２路下行信道，其中1路下行通道作为下行广播信道，另1路下行信道用于发送后台服务器主动发起的下行请求LoRa数据包，作为后台服务器突发的下行信道，主要面向CLASS-B、CLASS-C的终端应用场景。无线以太网接口采用无线网卡，有线以太网接口采用有线网卡。CPU核心处理单元通过无线以太网接口和有线以太网接口远程连接有后台服务器。

参见图2，所述GPS定位单元内包括GPS时钟同步单元，所述GPS时钟同步单元分别与CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元连接从而实现CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元的时钟同步。GPS时钟同步单元还通过MCU核心处理单元向其中１路下行广播信道发送精确的时间信息，从而使行广播信道将精确的时间信息发送出去。

参见图1，本实施例还包括电源管理单元和复位管理单元，所述电源管理单元均与CPU核心处理单元和MCU核心处理单元连接，所述复位管理单元均与CPU核心处理单元和MCU核心处理单元连接。电源管理单元为CPU核心处理单元和MCU核心处理单元提供电源。复位管理单元为CPU核心处理单元和MCU核心处理单元提供复位功能。所述复位管理单元采用硬件看门狗，硬件看门狗通过自身的定时器检测CPU核心处理单元和MCU核心处理单元中是否出现程序跑飞现象，从而对CPU核心处理单元和MCU核心处理单元进行复位，还可通过检测CPU核心处理单元和MCU核心处理单元是否出现欠压现象，从而对CPU核心处理单元和MCU核心处理单元进行复位。

LoRa下行的无线信道有10路，针对CLASS-A应用，有明确的下行信道，作为上行数据包的应答通道，提供应答服务。除此之外，增加独立的１路下行广播信道，通过GPS时钟同步单元向终端提供精确的时间信息，提供当前可用信道等信息；另开辟１路即时下行信道，针对 CLASS-B、C的应用场景，满足后台服务器针对主动发起的LoRa包下行请求。

本实施例的基站采用CPU+MCU双核心处理单元，CPU核心处理单元通过SPI总线，读取无线扩频芯片SX1301接收到的LoRa上行数据包，通过有线或无线以太网，将LoRa上行数据包上传至后台服务器（应用服务器）。CPU核心处理单元接收后台服务器的下行命令，并转至MCU核心处理单元，MCU核心处理单元控制多路SX1278，执行LoRa数据包的下行发送。双处理器全双工通信，协同工作，实现LoRa数据包的集中处理。本实施例采用CPU+MCU双核处理器协同工作，将LoRa数据包的发送与接收分离，具有有线与无线２路以太网通讯链路，转发LoRa数据包至后台服务器。

本实施例具备（1）GPS定位功能，提供基站的准确位置、时间信息，GPS为基站与终端提供对时，保持严格时钟同步；（2）终端数据端到端的传输——基站黑盒化，用户无须关心数据中间处理环节。（3）优化LoRaWAN协议栈——数据包的基站去重处理，单一的下行接收窗口。（4）多达 10路下行信道，同时发送数据包，下行能力是普通基站的10倍，真正同时满足CLASS-A、B、C三个应用场景的LoRa基站；（5）双处理器协同工作，高效通信，条理清晰，产品整体性能稳定可靠；（6）平台网络通信的双链路设计，入网方式灵活。

本实施例的LoRa基站能够彻底解决当前世面上所有基于LoRa技术的物联网基站无法多路下行的缺陷，尤其是不能多路同时对称下行的缺陷，真正能够实现终端节点在检测到可用基站时，选择最优的基站通信，不盲目的尝试性入网，不在没有可用信道时盲目地上行数据包，极大减少了免授权频段上的无线电干扰，不浪费有限的无线信道资源对基站已接收到的包而无法应答的CONFIRM帧重传，对称信道产生的应答，可以及时快速地作掉网检测。针对CLASS-B、CLASS-C的应用，开辟专用信道，真正实现LoRa的CLASS-B、CLASS-C应用。10路下行信道，大大降低了基站下行调度设计的复杂度，解决了在同一时间片内，唯一的下行信道正在发送时，不能再发送其余的数据包的问题，整个通信网络平稳有序。一对一的下行信道，终端节点无需打开多个RX-WINDOW接收窗口，降低了功耗，延长了电池寿命。多路并发下行的物联网LoRa基站，使得无线信道是个闭环链路，真正具备建设大网，实现城市级覆盖的能力。

本发明的保护范围包括但不限于以上实施方式，本发明的保护范围以权利要求书为准，任何对本技术做出的本领域的技术人员容易想到的替换、变形、改进均落入本发明的保护范围。

Claims (10)

1.一种多路并发下行的物联网LoRa基站，其特征在于：包括LoRa无线数据传输单元、CPU核心处理单元、MCU核心处理单元、以太网数据传输单元和GPS定位单元；

所述LoRa无线数据传输单元设有多路上行信道和多路下行信道，所述LoRa无线数据传输单元与所述CPU核心处理单元通过SPI总线连接，所述CPU核心处理单元连接有以太网数据传输单元，所述CPU核心处理单元与所述GPS定位单元连接，所述CPU核心处理单元与所述MCU核心处理单元连接，所述MCU核心处理单元与所述LoRa无线数据传输单元连接，所述GPS定位单元均与所述MCU核心处理单元和所述LoRa无线数据传输单元连接。

2.根据权利要求1所述的多路并发下行的物联网LoRa基站，其特征在于：所述以太网数据传输单元包括无线以太网接口和有线以太网接口。

3.根据权利要求2所述的多路并发下行的物联网LoRa基站，其特征在于：所述LoRa无线数据传输单元包括无线扩频芯片SX1301、无线扩频芯片SX1255、无线扩频芯片SX1278、功分器、滤波器、放大器、双工器和射频天线，所述CPU核心处理单元与所述无线扩频芯片SX1301连接，所述无线扩频芯片SX1301与多个所述无线扩频芯片SX1255连接，所述MCU核心处理单元与多个所述无线扩频芯片SX1278连接，多个所述无线扩频芯片SX1278与所述功分器连接，所述功分器与所述滤波器连接，所述滤波器与所述放大器连接，所述放大器和多个所述无线扩频芯片SX1255均与所述双工器连接，所述双工器和所述射频天线连接；

所述无线扩频芯片SX1301和无线扩频芯片SX1255用于通过双工器和射频天线接收终端发送的上行数据包，并发送上行数据包到CPU核心处理单元，所述CPU核心处理单元用于将上行数据包通过无线以太网接口或有线以太网接口上传到后台服务器，所述CPU核心处理单元用于接收后台服务器发送的下行数据包，并将下行数据包传输到MCU核心处理单元，MCU核心处理单元控制多路无线扩频芯片SX1278，并依次通过功分器、滤波器、放大器、双工器和射频天线将下行数据包发送到终端。

4.根据权利要求3所述的多路并发下行的物联网LoRa基站，其特征在于：所述无线扩频芯片SX1255为2个，所述无线扩频芯片SX1278为10个。

5.根据权利要求4所述的多路并发下行的物联网LoRa基站，其特征在于：所述LoRa无线数据传输单元设有8路上行信道和10路下行信道。

6.根据权利要求5所述的多路并发下行的物联网LoRa基站，其特征在于：所述10路下行信道中的1路下行通道为下行广播信道，所述10路下行信道中的另1路下行信道用于发送后台服务器主动发起的下行请求LoRa数据包。

7.根据权利要求2所述的多路并发下行的物联网LoRa基站，其特征在于：所述无线以太网接口采用无线网卡，所述有线以太网接口采用有线网卡。

8.根据权利要求1所述的多路并发下行的物联网LoRa基站，其特征在于：所述GPS定位单元内包括GPS时钟同步单元，所述GPS时钟同步单元分别与CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元连接从而实现CPU核心处理单元、MCU核心处理单元和LoRa无线数据传输单元的时钟同步。

9.根据权利要求1所述的多路并发下行的物联网LoRa基站，其特征在于：还包括电源管理单元和复位管理单元，所述电源管理单元均与CPU核心处理单元和MCU核心处理单元连接，所述复位管理单元均与CPU核心处理单元和MCU核心处理单元连接。

10.根据权利要求9所述的多路并发下行的物联网LoRa基站，其特征在于：所述复位管理单元采用硬件看门狗。